CN116346950B - 基于spi控制器的信号处理方法、装置及系统 - Google Patents

基于spi控制器的信号处理方法、装置及系统 Download PDF

Info

Publication number
CN116346950B
CN116346950B CN202310584121.4A CN202310584121A CN116346950B CN 116346950 B CN116346950 B CN 116346950B CN 202310584121 A CN202310584121 A CN 202310584121A CN 116346950 B CN116346950 B CN 116346950B
Authority
CN
China
Prior art keywords
target
waveform
spi
spi controller
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310584121.4A
Other languages
English (en)
Other versions
CN116346950A (zh
Inventor
王瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Semidrive Technology Co Ltd
Original Assignee
Nanjing Semidrive Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Semidrive Technology Co Ltd filed Critical Nanjing Semidrive Technology Co Ltd
Priority to CN202310584121.4A priority Critical patent/CN116346950B/zh
Publication of CN116346950A publication Critical patent/CN116346950A/zh
Application granted granted Critical
Publication of CN116346950B publication Critical patent/CN116346950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本申请提供了一种基于SPI控制器的信号处理方法、装置及系统，所述方法包括：获取针对目标设备的目标指令；确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据；根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；发送所述目标波形至所述目标设备，应用本方法利用SPI控制器，可以通过简单软件编码而实现对至少一路信号的任意编码，从而支持灵活的波形发生。

Description

基于SPI控制器的信号处理方法、装置及系统
技术领域
本申请涉及信号处理技术领域，尤其涉及一种基于SPI控制器的信号处理方法、装置及系统。
背景技术
现有的波形发生器技术的研究方向侧重于如何提高波形发生基于SPI控制器的信号处理方法、装置及系统器在任意波形生成方面的能力，如生成正弦波，方波，锯齿波等任意波形。这类波形发生器通常需要复杂的硬件设备如FPGA或专用的复杂电子器件（ASIC）才能够获得，存在体积巨大基于SPI控制器的信号处理方法、装置及系统，不便携，成本高等缺陷。
且这类波形发生器的波形发生相关的方法或设备都兼顾的是波形性能，并不适合用来作为低速通信设备验证测试的信号产生设备，已有的用于协议调试设备往往支持的协议不够全面，且硬件复杂或更加针对性强，通用性差。
发明内容
本申请实施例提供了一种基于SPI控制器的信号处理方法、装置及系统，以至少解决现有技术中存在的以上技术问题。
根据本申请实施例的第一方面，提供了一种基于SPI控制器的信号处理方法，所述方法包括：获取针对目标设备的目标指令；确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据；根据所述数字波形编码数据，对SPI控制器基于SPI控制器的信号处理方法、装置及系统的原始波形进行调整，得到与所述目标指令对应的目标波形；发送所述目标波形至所述目标设备。
在一可实施方式中，所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，包括：根据所述目标指令确定目标波形通道；根据所述目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和所述目标通信协议确定对应每一个SPI控制器的协议编码数据；根据所述目标指令确定与每一个协议编码数据对应的协议配置数据。
在一可实施方式中，当目标波形通道的数量为N个的情况下，N为正整数且N≥2；所述根据所述目标波形通道确定指定数量的SPI控制器，包括：确定1个主SPI控制器；确定N-1个从SPI控制器；其中，所述N-1个从SPI控制器均挂接于所述主SPI控制器上，所述主SPI控制器和所述从SPI控制器使用同一基准时钟。
在一可实施方式中，所述主SPI控制器的具有一个时钟引脚，所述时钟引脚分别连接至M个从SPI控制器；所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至所述M个从SPI控制器；其中，M为正整数且M≥N。
在一可实施方式中，所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：所述N-1个从SPI控制器通过时钟引脚和时钟引脚获取来自所述主SPI控制器的片选信号和时钟信号；基于所述片选信号和时钟信号对N个原始波形进行相位控制，使所述目标波形处于同一相位；基于所述同一相位，根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形。
在一可实施方式中，所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：根据所述协议编码数据和所述协议配置数据对所述SPI控制器的原始波形进行编码，得到指定协议波形。
在一可实施方式中，所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，还包括：根据所述目标指令确定与所述目标指令对应的特定填充数据。
在一可实施方式中，所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：根据所述特定填充数据编码特定填充波形；将所述指定协议波形和特定填充波形进行整合，得到目标波形。
在一可实施方式中，所述目标通信协议为Lin协议、UART协议、CAN协议、Flexray协议、SPI协议、RS232协议、I2C协议、MII协议的其中一种。
在一可实施方式中，所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，包括：当所述目标通信协议为CAN协议、Lin协议、Flexray协议和RS232协议中的任一项的情况下，根据所述目标通信协议对应的物理层前端的数字信号和所述目标指令确定数字波形编码数据。
在一可实施方式中，所述SPI控制器支持最高发送速率为50M，对应的最小控制精度为20ns。
根据本申请实施例的第二方面，提供了一种基于SPI控制器的信号处理装置，所述装置包括：获取模块，用于获取针对目标设备的目标指令；确定模块，用于确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据；调整模块，用于根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；发送模块，用于发送所述目标波形至所述目标设备。
在一可实施方式中，所述确定模块，包括：根据所述目标指令确定目标波形通道；根据所述目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和所述目标通信协议确定对应每一个SPI控制器的协议编码数据；根据所述目标指令确定与每一个协议编码数据对应的协议配置数据。
在一可实施方式中，当目标波形通道的数量为N个的情况下，N为正整数且N≥2；所述确定模块，包括：确定1个主SPI控制器；确定N-1个从SPI控制器；其中，所述N-1个从SPI控制器均挂接于所述主SPI控制器上，所述主SPI控制器和所述从SPI控制器使用同一基准时钟。
在一可实施方式中，所述主SPI控制器的具有一个时钟引脚，所述时钟引脚分别连接至M个从SPI控制器；所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至所述M个从SPI控制器；其中，M为正整数且M≥N。
在一可实施方式中，所述调整模块，包括：所述N-1个从SPI控制器通过片选引脚和时钟引脚获取来自所述主SPI控制器的片选信号和时钟信号；基于所述片选信号和时钟信号对N个原始波形进行相位控制，使所述目标波形处于同一相位；基于所述同一相位，根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形。
在一可实施方式中，所述调整模块，包括：根据所述协议编码数据和所述协议配置数据对所述SPI控制器的原始波形进行编码，得到指定协议波形。
在一可实施方式中，所述确定模块，还包括：根据所述目标指令确定与所述目标指令对应的特定填充数据。
在一可实施方式中，所述调整模块，包括：根据所述特定填充数据编码特定填充波形；将所述指定协议波形和特定填充波形进行整合，得到目标波形。
根据本申请实施例的第三方面，提供了一种基于SPI控制器的信号处理设备，所述设备包括上位机和下位机，其中，所述上位机用于获取针对目标设备的目标指令，确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据，并发送所述数字波形编码数据至所述下位机；所述下位机用于接收所述数字波形编码数据，并根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，并发送所述目标波形至所述目标设备。
在一可实施方式中，所述上位机设置有主芯片，所述主芯片用于确定所述数字波形编码数据；所述下位机设置有从芯片，所述从芯片包括主SPI控制器和挂接于主SPI控制器上的多个从SPI控制器；所述从芯片用于接收所述数字波形编码数据，并基于所述主芯片的指示对SPI控制器的原始波形进行调整。
根据本申请实施例的第四方面，提供了一种片上系统，包括：至少一个片上SPI控制器；片上DMA控制器，与所述片上SPI控制器通信连接，用于通过所述片上DMA控制器使所述片上SPI控制器执行本申请所述的方法。
根据本申请实施例的第五方面，提供了一种电子设备，所述电子设备包括上述可实施方式中的片上系统。
根据本申请实施例的第六方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使所述计算机执行本申请所述的方法。
本申请实施例提供的一种基于SPI控制器的信号处理方法，根据目标通信协议对通过SPI控制器的原始波形进行编码，从而适配于目标通信协议的目标波形，从而支持灵活的波形发生。
应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本申请实施例一种基于SPI控制器的信号处理方法的实现流程示意图；
图2示出了本申请实施例一种基于SPI控制器的信号处理方法的实现场景示意图；
图3示出了本申请实施例一种基于SPI控制器的信号处理设备的实现场景示意图；
图4示出了本申请实施例一种基于SPI控制器的信号处理设备上位机的实现流程示意图；
图5示出了本申请实施例一种基于SPI控制器的信号处理设备下位机的实现流程示意图；
图6示出了本申请实施例一种基于SPI控制器的信号处理装置的实现模块示意图；
图7示出了本申请实施例一种电子设备的组成结构示意图。
具体实施方式
为使本申请的目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1示出了本申请实施例一种基于SPI控制器的信号处理方法的实现流程示意图。
参加图1，根据本申请实施例的第一方面，提供了一种基于SPI控制器的信号处理方法，方法包括：操作101，获取针对目标设备的目标指令；操作102，确定与目标设备对应的目标通信协议，根据目标通信协议和目标指令确定数字波形编码数据；操作103，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形；操作104，发送目标波形至目标设备。
本申请实施例提供的一种基于SPI控制器的信号处理方法，根据目标通信协议对通过SPI控制器的原始波形进行编码，从而适配于目标通信协议的目标波形，利用SPI控制器，可以通过简单软件编码而实现对至少一路信号的任意编码，从而支持灵活的波形发生。
在本方法操作101中，目标设备为具有特定通信协议接口的设备，通信协议接口可以为Lin接口、UART接口、CAN接口、Flexray接口、SPI接口、RS232接口、I2C接口、MII接口中的至少一种。这类接口均为低速通信接口，其通信速率通常为500k~40M之间。目标指令可以是测试指令、调试指令或其他需要与目标设备进行信息交互的指令。
在本方法操作102和操作103中，对应目标设备的通信协议接口，适用目标设备的目标通信协议可以为Lin协议、UART协议、CAN协议、Flexray协议、SPI协议、RS232协议、I2C协议、MII协议的其中一种。本方法通过产生不同的波形以进行适配不同的目标通信协议，本方法根据SPI控制器的原始波形，基于不同的目标通信协议和目标指令确定与SPI控制器原始波形对应的数字波形编码数据。数字波形编码数据用于对SPI控制器原始波形进行编码以得到适配于目标通信协议的目标波形。
具体的，SPI控制器包括四路信号，分别为片选信号（CS）、时钟信号（SPICLK、SCLK）、从机输入主机输出信号(MOSI)、从机输出主机输入信号(MISO)。数字波形编码数据为针对MOSI或MISO的编码数据，当SPI控制器为主SPI控制器时，数字波形编码数据为针对MOSI的编码数据，当SPI控制器为从SPI控制器时，数字波形编码数据为针对MISO的编码数据。通过数字波形编码数据对MOSI或MISO进行调整，无需复杂硬件，就能够模拟各类目标通信协议的目标波形，实现与目标设备基于目标通信协议的信息传输。
在本方法操作104中，目标波形可以发送至目标设备。本方法适合作为低速通信设备验证测试的信号产生设备，能够全面的支持多种通信协议，聚焦成本低，波形可编程灵活性高，硬件简单且通用性好，容易扩展。
在一可实施方式中，操作102，根据目标通信协议和目标指令确定数字波形编码数据，包括：首先，根据目标指令确定目标波形通道；然后，根据目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和目标通信协议确定对应每一个SPI控制器的协议编码数据；再后，根据目标指令确定与每一个协议编码数据对应的协议配置数据。
基于不同的目标指令，需要选择对应数量的目标波形通道进行波形编码。一个SPI控制器可以提供一个波形通道，本申请提供的方法能够提供的波形通道的最大数量与SOC芯片上的SPI控制器的总数量相关。例如，SOC芯片上的SPI控制器的数量至少在5个，则本申请提供的方法可以支持至少5个通道的波形产生。根据实际的目标指令，本申请可以选择目标数量的SPI控制器进行编码，从而获得目标数量的波形通道，得到目标数量的目标波形，只需满足目标指令所需的目标通道的数量不超过SOC芯片上的SPI控制器的总数量。性能优异的SPI控制器能够支持的最高发送速率为100M，对应的最小控制精度为10ns，进一步的，常规的SPI控制器能够支持的最高发送速率为50Mbps，对应的最小控制精度为20ns，已经能够基本满足低速通信协议对应的波形精度需要。目标波形包含用于满足目标通信协议的协议波形和与目标指令关联的用户输入内容，因此，本申请需要根据目标通信协议确定对应每一个SPI控制器的协议编码数据，根据目标指令确定与协议编码数据相关的协议配置数据，通过整合协议编码数据、协议配置数据和原始波形，以获得最终的目标波形。
其中，协议编码数据用于表征所需目标波形的波形编码方式，协议配置数据用于表征对应波形编码的具体配置数据。对应的协议配置数据包括但不限于：波形重复次数、波形通道数量等。针对不同协议的协议编码数据可以进行存储对应的协议编码模板，以方便使用。
在一可实施方式中，当目标波形通道的数量为N个的情况下，N为正整数且N≥2；根据目标波形通道确定指定数量的SPI控制器，包括：首先，确定1个主SPI控制器；然后，确定N-1个从SPI控制器；其中，N-1个从SPI控制器均挂接于主SPI控制器上，主SPI控制器和从SPI控制器使用同一基准时钟。
本申请实施例通过芯片上的一个SPI控制器作为主SPI控制器，其余的SPI控制器可作为从SPI控制器挂接在同一个主SPI控制器上，每一个SPI控制器可以提供一个波形通道，主SPI控制器的时钟引脚可以连接至每一个从SPI控制器，从而使每个SPI控制器都使用同一个同步时钟工作，不会随着通道数量的增加而出现通道间的同步性能下降，天然支持不同通道间的波形相位控制。
图2示出了本申请实施例一种基于SPI控制器的信号处理方法的实现场景示意图。
参见图2，在一可实施方式中，主SPI控制器201的具有一个时钟引脚（SCLK），时钟引脚分别连接至M个从SPI控制器202；主SPI控制器201具有一个片选引脚（CS），片选引脚分别连接至M个从SPI控制器202；其中，M为正整数且M≥N。
在一种实施场景中，主SPI控制器可以具有多个片选引脚，当一个片选引脚连接一个从SPI控制器，通过不同的片选引脚得到不同的片选信号控制对应的从控制器，能够使本方法支持的波形输出通道就可灵活配置。
在另一种实施场景中，主SPI控制器201也可以只设置一个片选引脚，一个片选引脚连接多个从SPI控制器202，从而使连接在同一个片选引脚的多个从SPI控制器能够实现相同相位的控制。
在一种组合实施场景中，主SPI控制器可以具有多个片选引脚，其中，一部分的片选引脚可以为一个片选引脚连接一个从SPI控制器，另一部分片选引脚可以一个片选引脚连接多个从SPI控制器，从而进一步提高本方法的扩展性和适用性。
在一可实施方式中，操作103，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形，包括：首先，N-1个从SPI控制器通过片选引脚和时钟引脚获取来自主SPI控制器的片选信号和时钟信号；然后，基于片选信号和时钟信号对N个原始波形进行相位控制，使目标波形处于同一相位；再后，基于同一相位，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形。
当主SPI控制器具有一个片选引脚，片选引脚分别连接至M个从SPI控制器。在进行SPI控制器的原始波形调整时，首先根据目标指令从M+1个SPI控制器中确定N个SPI控制器，N个SPI控制器包括1个主SPI控制器，N-1个从SPI控制器，主SPI控制器的一个片选引脚连接至N-1个从SPI控制器，从而使N-1个从SPI控制器能够同时接收来自主SPI控制器的同一片选信号，进而同时获取来自主SPI控制器的同一时钟信号，基于同一时钟信号使N个SPI控制器的原始波形均处于同一相位，在该条件下，基于数字波形编码数据，对SPI控制器的原始波形进行调整，能够得到相位一致的多通道目标波形，保证了多通道波形的同步性能。
在一可实施方式中，操作103，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形，包括：根据协议编码数据和协议配置数据对SPI控制器的原始波形进行编码，得到指定协议波形。
例如，当本方法需要产生UART接口的时序波形的情况下，各个SPI控制器的波形可单独工作，都作为多路UART_TX信号输入设备。
当停止位为1.5位时，SPI控制最高支持25Mbps的通信速率（@50Mbps），而其他值时支持最高50Mbps的通信速率，对应的配置如下：
起始位：1
数据位：8位
校验位：1
停止位：1位 BaudRate@ 9600pbs
此时使用主SPI控制器设置SPI数据位宽为11位，速率设置为9600bps， MOSI（CH0）PIN输出波形即为目标波形。
具体的，当停止位需要支持半个CYCLE的情况下，SPI控制器就需要工作在2倍于UART波特率的速率下，从而实现支持半个UART bit的时序控制；本场景中，支持的波形编码本质是基于SPI通信的，实际也是按bit将数据串行的放在总线上进行传输的，通过对数据内容编码从而得到对应的指定协议波形。
在一可实施方式中，操作102，根据目标通信协议和目标指令确定数字波形编码数据，还包括：根据目标指令确定与目标指令对应的特定填充数据。
操作103，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形，包括：根据特定填充数据编码特定填充波形；将指定协议波形和特定填充波形进行整合，得到目标波形。
在得到指定协议波形后，将用户的目标指令中的指令内容进行编码，得到特定填充波形，然后整合指定协议波形和特定填充波形，从而获得目标波形。
为方便上述实施方式的理解，以下提供一种具体应用场景。
图3示出了本申请实施例一种基于SPI控制器的信号处理设备的实现场景示意图。
参见图3，根据本申请实施例的第三方面，提供了一种基于SPI控制器的信号处理设备，设备包括上位机301和下位机302，其中，上位机301用于获取针对目标设备的目标指令；确定与目标设备对应的目标通信协议，根据目标通信协议和目标指令确定数字波形编码数据；发送数字波形编码数据至下位机；下位机302用于接收数字波形编码数据；并根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形；发送目标波形至目标设备。
图4示出了本申请实施例一种基于SPI控制器的信号处理设备上位机的实现流程示意图。
结合图3和图4，在该场景中，信号处理设备包括上位机301和下位机302。上位机301可以选为具有数据处理功能的电子设备，如计算机。上位机301包括UI模块、编码模块和特定接口。
特定接口可以包括Lin接口、UART接口、CAN接口、Flexray接口、SPI接口、RS232接口、I2C接口、MII接口。上位机根据目标设备的通信协议选择对应的接口与目标设备的接口进行连接。例如，当目标设备使用UART通信协议时，上位机通过UART接口与目标设备连接。
UI模块用于显示波形生成界面，用户可以在波形生成界面选择目标设备的目标通信协议，根据目标通信协议选择对应的接口与目标设备进行连接，上位机根据用户选择的目标通信协议确定与目标通信协议对应的预设的协议编码数据，其中，协议编码数据可以理解为实现目标通信协议必要的、不可修改的编码数据。进一步的，用户还可以在UI模块输入协议配置数据，协议配置数据可以理解为实现目标通信协议必要的、可修改的编码数据，如：配置编码重复次数、配置通道数量等。在用户配置完与目标通信协议相关的数据后，用户可以在波形生成界面进一步填充与目标指令相关的指令内容。
上位机根据预设的协议编码数据、用户输入的协议配置数据和指令内容对指定数量的SPI控制器的原始波形进行编码，得到数字波形编码数据。然后将数字波形编码数据发送至下位机。
下位机为具有SOC芯片的微控制器，SOC芯片包含多个SPI控制器，根据SPI控制器的在SOC芯片上的硬件布局，将其中一个SPI控制器确定为主SPI控制器，将其他SPI控制器确定为从SPI控制器，从SPI控制器的时钟引脚均与主SPI控制器的时钟引脚连接，从SPI控制器的片选引脚连接至主SPI控制器的同一片选引脚上。通过片选信号和时钟信号，使主SPI控制器和从SPI控制器的波形相位保持一致。
主SPI控制器的MOSI作为一路波形输出通道，每一个从SPI控制器的MISO均可以作为一路波形输出通道，波形输出通道用于输出目标波形。在硬件连接的表现上，主SPI控制器的MOSI与从SPI控制器的MISO互不连接。
图5示出了本申请实施例一种基于SPI控制器的信号处理设备下位机的实现流程示意图。
结合图3和图5，下位机初始化后，等待来自上位机的数字波形编码数据，当获取数字波形编码数据时，对数字波形编码数据进行解析，基于解析结果驱动对应的SPI控制器发送目标波形至目标设备，实现对数字波形的输出。
其中，上位机设置有主芯片，主芯片用于确定数字波形编码数据；下位机设置有从芯片，从芯片包括主SPI控制器和挂接于主SPI控制器上的多个从SPI控制器；从芯片用于接收数字波形编码数据，并基于主芯片的指示对SPI控制器的原始波形进行调整。
需要补充的是，当目标通信协议为CAN协议、Lin协议、Flexray协议和RS232协议中的任一项的情况下，根据目标通信协议对应的物理层前端的数字信号和目标指令确定数字波形编码数据。
应用本方法，可以为串行通信协议软硬件的调试验证提供了灵活、方便、低成本、高性能、高可用的通用方法和设备。且应用本方法的设备仅需要一个SOC芯片和少量基础器件即能实现功能，只需要加强上位机的编解码能力就能支持更多的协议类型，具有设备制造容易，成本低的特点。通过使用同一个时钟信号作为同步时钟，能够使多通道间的通道数不受相位同步限制。且可以通过多个芯片级联扩展通道数量避免单一SOC芯片上控制器数量限制，扩展性强。
图6示出了本申请实施例一种基于SPI控制器的信号处理装置的实现模块示意图。
参见图6，根据本申请实施例的第三方面，提供了一种基于SPI控制器的信号处理装置，装置包括：获取模块601，用于获取针对目标设备的目标指令；确定模块602，用于确定与目标设备对应的目标通信协议，根据目标通信协议和目标指令确定数字波形编码数据；调整模块603，用于根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形；发送模块604，用于发送目标波形至目标设备。
在一可实施方式中，确定模块602，包括：根据目标指令确定目标波形通道；根据目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和目标通信协议确定对应每一个SPI控制器的协议编码数据；根据目标指令确定与每一个协议编码数据对应的协议配置数据。
在一可实施方式中，当目标波形通道的数量为N个的情况下，N为正整数且N≥2；确定模块602，包括：确定1个主SPI控制器；确定N-1个从SPI控制器；其中，N-1个从SPI控制器均挂接于主SPI控制器上，主SPI控制器和从SPI控制器使用同一基准时钟。
在一可实施方式中，主SPI控制器的具有一个时钟引脚，时钟引脚分别连接至M个从SPI控制器；主SPI控制器具有一个片选引脚，片选引脚分别连接至M个从SPI控制器；其中，M为正整数且M≥N。
在一可实施方式中，调整模块603，包括：N-1个从SPI控制器通过片选引脚和时钟引脚获取来自主SPI控制器的片选信号和时钟信号；基于片选信号和时钟信号对N个原始波形进行相位控制，使目标波形处于同一相位；基于同一相位，根据数字波形编码数据，对SPI控制器的原始波形进行调整，得到与目标指令对应的目标波形。
在一可实施方式中，调整模块603，包括：根据协议编码数据和协议配置数据对SPI控制器的原始波形进行编码，得到指定协议波形。
在一可实施方式中，确定模块602，还包括：根据目标指令确定与目标指令对应的特定填充数据。
在一可实施方式中，调整模块603，包括：根据特定填充数据编码特定填充波形；将指定协议波形和特定填充波形进行整合，得到目标波形。
根据本申请实施例的第四方面，提供了一种片上系统，包括：至少一个片上SPI控制器；片上DMA控制器，与所述片上SPI控制器通信连接，用于通过所述片上DMA控制器使所述片上SPI控制器执行本申请所述的方法。
根据本申请实施例的第五方面，提供了一种电子设备，所述电子设备包括上述可实施方式中的片上系统。
根据本申请实施例的第五方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行本申请的方法。
根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。
图7示出了可以用来实施本申请的实施例的示例电子设备700的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图7所示，设备700包括计算单元701，其可以根据存储在只读存储器（ROM）702中的计算机程序或者从存储单元708加载到随机访问存储器（RAM）703中的计算机程序，来执行各种适当的动作和处理。在RAM 703中，还可存储设备700操作所需的各种程序和数据。计算单元701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出（I/O）接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705，包括：输入单元706，例如键盘、鼠标等；输出单元707，例如各种类型的显示器、扬声器等；存储单元708，例如磁盘、光盘等；以及通信单元709，例如网卡、调制解调器、无线通信收发机等。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元701可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元701的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元701执行上文所描述的各个方法和处理，例如一种基于SPI控制器的信号处理方法。例如，在一些实施例中，一种基于SPI控制器的信号处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元708。在一些实施例中，计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序加载到RAM 703并由计算单元701执行时，可以执行上文描述的一种基于SPI控制器的信号处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元701可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行一种基于SPI控制器的信号处理方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本申请的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本申请的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种基于SPI控制器的信号处理方法，其特征在于，所述方法包括：
获取针对目标设备的目标指令；
确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据；
根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；
发送所述目标波形至所述目标设备；
所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，包括：
根据所述目标指令确定目标波形通道；
根据所述目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和所述目标通信协议确定对应每一个SPI控制器的协议编码数据；
根据所述目标指令确定与每一个协议编码数据对应的协议配置数据；
所述根据所述目标波形通道确定指定数量的SPI控制器，包括：
当目标波形通道的数量为N个的情况下，N为正整数且N≥2，确定1个主SPI控制器，确定N-1个从SPI控制器；
其中，所述N-1个从SPI控制器均挂接于所述主SPI控制器上，所述主SPI控制器和所述从SPI控制器使用同一基准时钟；
所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：
所述N-1个从SPI控制器通过片选引脚和时钟引脚获取来自所述主SPI控制器的片选信号和时钟信号；
基于所述片选信号和时钟信号对N个原始波形进行相位控制，使所述目标波形处于同一相位；
基于所述同一相位，根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；
其中，所述主SPI控制器具有一个时钟引脚，所述时钟引脚分别连接至每一个从SPI控制器，所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至每一个从SPI控制器。
2.根据权利要求1所述的信号处理方法，其特征在于，所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：
根据所述协议编码数据和所述协议配置数据对所述SPI控制器的原始波形进行编码，得到指定协议波形。
3.根据权利要求2所述的信号处理方法，其特征在于，所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，还包括：
根据所述目标指令确定与所述目标指令对应的特定填充数据。
4.根据权利要求3所述的信号处理方法，其特征在于，所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：
根据所述特定填充数据编码特定填充波形；
将所述指定协议波形和特定填充波形进行整合，得到目标波形。
5.根据权利要求1所述的信号处理方法，其特征在于，所述目标通信协议为Lin协议、UART协议、CAN协议、Flexray协议、SPI协议、RS232协议、I2C协议、MII协议的其中一种。
6.根据权利要求5所述的信号处理方法，其特征在于，所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，包括：
当所述目标通信协议为CAN协议、Lin协议、Flexray协议和RS232协议中的任一项的情况下，根据所述目标通信协议对应的物理层前端的数字信号和所述目标指令确定数字波形编码数据。
7.根据权利要求1所述的信号处理方法，其特征在于，所述SPI控制器支持最高发送速率为50M，对应的最小控制精度为20ns。
8.一种基于SPI控制器的信号处理装置，其特征在于，所述装置包括：
获取模块，用于获取针对目标设备的目标指令；
确定模块，用于确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据；
调整模块，用于根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；
发送模块，用于发送所述目标波形至所述目标设备；
所述确定模块，包括：根据所述目标指令确定目标波形通道；根据所述目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和所述目标通信协议确定对应每一个SPI控制器的协议编码数据；根据所述目标指令确定与每一个协议编码数据对应的协议配置数据；
所述确定模块，还包括：当目标波形通道的数量为N个的情况下，N为正整数且N≥2，确定1个主SPI控制器，确定N-1个从SPI控制器；其中，所述N-1个从SPI控制器均挂接于所述主SPI控制器上，所述主SPI控制器和所述从SPI控制器使用同一基准时钟；
所述调整模块，包括：所述N-1个从SPI控制器通过片选引脚和时钟引脚获取来自所述主SPI控制器的片选信号和时钟信号；基于所述片选信号和时钟信号对N个原始波形进行相位控制，使所述目标波形处于同一相位；基于所述同一相位，根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；其中，所述主SPI控制器具有一个时钟引脚，所述时钟引脚分别连接至每一个从SPI控制器，所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至每一个从SPI控制器。
9.一种基于SPI控制器的信号处理设备，其特征在于，所述设备包括上位机和下位机，其中，
所述上位机用于获取针对目标设备的目标指令，确定与所述目标设备对应的目标通信协议，根据所述目标通信协议和所述目标指令确定数字波形编码数据，并发送所述数字波形编码数据至所述下位机；
所述根据所述目标通信协议和所述目标指令确定数字波形编码数据，包括：
根据所述目标指令确定目标波形通道；
根据所述目标波形通道确定指定数量的SPI控制器，基于每一个SPI控制器的原始波形和所述目标通信协议确定对应每一个SPI控制器的协议编码数据；
根据所述目标指令确定与每一个协议编码数据对应的协议配置数据；
所述根据所述目标波形通道确定指定数量的SPI控制器，包括：
当目标波形通道的数量为N个的情况下，N为正整数且N≥2，确定1个主SPI控制器，确定N-1个从SPI控制器；其中，所述N-1个从SPI控制器均挂接于所述主SPI控制器上，所述主SPI控制器和所述从SPI控制器使用同一基准时钟；
所述下位机用于接收所述数字波形编码数据，并根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，并发送所述目标波形至所述目标设备；
所述根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形，包括：所述N-1个从SPI控制器通过片选引脚和时钟引脚获取来自所述主SPI控制器的片选信号和时钟信号；基于所述片选信号和时钟信号对N个原始波形进行相位控制，使所述目标波形处于同一相位；基于所述同一相位，根据所述数字波形编码数据，对SPI控制器的原始波形进行调整，得到与所述目标指令对应的目标波形；其中，所述主SPI控制器具有一个时钟引脚，所述时钟引脚分别连接至每一个从SPI控制器，所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至每一个从SPI控制器。
10.根据权利要求9所述的信号处理设备，其特征在于，
所述上位机设置有主芯片，所述主芯片用于确定所述数字波形编码数据；
所述下位机设置有从芯片，所述从芯片包括主SPI控制器和挂接于主SPI控制器上的多个从SPI控制器；
所述从芯片用于接收所述数字波形编码数据，并基于所述主芯片的指示对SPI控制器的原始波形进行调整。
11.根据权利要求10所述的信号处理设备，其特征在于，
所述主SPI控制器具有一个时钟引脚，所述时钟引脚分别连接至M个从SPI控制器；
所述主SPI控制器具有一个片选引脚，所述片选引脚分别连接至所述M个从SPI控制器；
其中，M为正整数且M≥N。
12.一种片上系统，其特征在于，包括：
至少一个片上SPI控制器；
片上DMA控制器，与所述片上SPI控制器通信连接，用于通过所述片上DMA控制器使所述片上SPI控制器执行权利要求1-7中任一项所述的方法。
13.一种电子设备，所述电子设备包括权利要求12所述的片上系统。
14.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使计算机执行根据权利要求1-7中任一项所述的方法。
CN202310584121.4A 2023-05-23 2023-05-23 基于spi控制器的信号处理方法、装置及系统 Active CN116346950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310584121.4A CN116346950B (zh) 2023-05-23 2023-05-23 基于spi控制器的信号处理方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310584121.4A CN116346950B (zh) 2023-05-23 2023-05-23 基于spi控制器的信号处理方法、装置及系统

Publications (2)

Publication Number Publication Date
CN116346950A CN116346950A (zh) 2023-06-27
CN116346950B true CN116346950B (zh) 2023-09-29

Family

ID=86889752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310584121.4A Active CN116346950B (zh) 2023-05-23 2023-05-23 基于spi控制器的信号处理方法、装置及系统

Country Status (1)

Country Link
CN (1) CN116346950B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195702B1 (en) * 1997-12-01 2001-02-27 Advanced Micro Devices, Inc. Modem for maintaining connection during loss of controller synchronism
CN111009111A (zh) * 2019-12-12 2020-04-14 上海龙旗科技股份有限公司 一种基于spi总线的数据编码调制方法与系统
CN111817924A (zh) * 2020-09-01 2020-10-23 深圳芯邦科技股份有限公司 一种测试方法及相关设备
CN114489233A (zh) * 2022-01-24 2022-05-13 上海华力集成电路制造有限公司 一种相位可调任意波形发生器
CN115412193A (zh) * 2022-08-29 2022-11-29 北京百度网讯科技有限公司 光信号的传输方法、装置、设备以及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013066821A2 (en) * 2011-10-28 2013-05-10 Decision Sciences International Corporation Spread spectrum coded waveforms in ultrasound imaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195702B1 (en) * 1997-12-01 2001-02-27 Advanced Micro Devices, Inc. Modem for maintaining connection during loss of controller synchronism
CN111009111A (zh) * 2019-12-12 2020-04-14 上海龙旗科技股份有限公司 一种基于spi总线的数据编码调制方法与系统
CN111817924A (zh) * 2020-09-01 2020-10-23 深圳芯邦科技股份有限公司 一种测试方法及相关设备
CN114489233A (zh) * 2022-01-24 2022-05-13 上海华力集成电路制造有限公司 一种相位可调任意波形发生器
CN115412193A (zh) * 2022-08-29 2022-11-29 北京百度网讯科技有限公司 光信号的传输方法、装置、设备以及存储介质

Also Published As

Publication number Publication date
CN116346950A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US20180039595A1 (en) System, apparatus and method for expanding communication port
CN102904550A (zh) 基于ad9959的多通道同步波形发生器
CN111090556A (zh) 一种片上系统及usb物理层测试方法
CN202929519U (zh) 一种多通道相位可调的信号发生器
CN113254284B (zh) 芯片测试方法、装置、设备、存储介质以及程序产品
US10474604B2 (en) Transmitting universal serial bus (USB) data over alternate mode connection
CN109032860A (zh) 一种arinc429总线通用仿真系统及仿真方法
CN110769002A (zh) 基于LabVIEW的报文解析方法、系统、电子设备和介质
CN105207848A (zh) 一种基于嵌入式芯片的SerDes误码率检测方法及系统
CN103606367A (zh) 一种信号级联传输方法及信号级联装置
CN116346950B (zh) 基于spi控制器的信号处理方法、装置及系统
CN104734900B (zh) 一种通信协议测试的发送控制方法
CN117009283A (zh) 一种多核多芯片数据处理方法、装置、芯片及存储介质
CN107804479B (zh) 一种舵系统测试方法、装置及其使用的舵系统测试设备
CN107144751B (zh) 一种多信道矢量网络参数分析系统及方法
CN109462491B (zh) 用于测试服务器功能的系统、方法和装置
CN115481594B (zh) 计分板实现方法、计分板、电子设备及存储介质
CN111026590B (zh) 接口电路的数据验证方法及平台
CN115525495A (zh) 一种高速串行总线的余量测试方法、装置、设备及介质
CN111290987B (zh) 一种超高速spi接口实现装置及方法
CN111522770B (zh) 基于fpga的参数化配置的spi控制器及使用方法
KR101365428B1 (ko) 솔리드 스테이트 드라이브 테스터에서 고속 메모리 테스트장치
EP1890385A1 (en) Method and apparatus for transferring signals between devices
CN100589094C (zh) 通用串行总线接口装置及方法
CN116028427B (zh) 参数的配置系统、方法及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant