CN116344506A - 封装结构及形成方法 - Google Patents
封装结构及形成方法 Download PDFInfo
- Publication number
- CN116344506A CN116344506A CN202310240586.8A CN202310240586A CN116344506A CN 116344506 A CN116344506 A CN 116344506A CN 202310240586 A CN202310240586 A CN 202310240586A CN 116344506 A CN116344506 A CN 116344506A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film layer
- chip
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了封装结构及形成方法,其中,封装结构包括:再布线结构和芯片,再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一图案化金属层具有布线线路和形成电感线圈的电感线路;再布线结构还包括磁性薄膜层,在再布线结构厚度方向上,磁性薄膜层设置于电感线圈的至少一侧;芯片设置于再布线结构沿厚度方向的一侧并与布线线路电性连接。本发明的实施例将电感线圈与再布线工艺结合,使电感线圈封装在再布线结构的绝缘体内,从而实现了电感线圈与芯片封装结构的集成,通过磁性薄膜层的设置消除了电感线圈在集成设置后性能的减弱,提高了封装结构的集成度,减少了封装后封装结构的尺寸。
Description
技术领域
本发明涉及芯片封装技术领域,特别是封装结构及形成方法。
背景技术
随着先进封装技术的不断演进,chiplet(芯粒)封装越来越得到广泛的应用。通过chiplet技术,可以把异质或者同质芯片进行组合,最终实现功能叠加或者微系统集成。
在chiplet封装时,电感类器件一般作为分立器件贴附在基板或印刷电路板上,这种电感类器件的安装方式浪费封装面积,使封装后的封装结构的尺寸增大。
发明内容
本发明的目的是提供一种封装结构,以解决现有技术中的不足,它能够在不影响电感线圈性能的前提下将电感线圈与芯片的再布线工艺进行结合,从而提升了芯片封装结构的集成度,减少了封装结构的整体尺寸。
本发明提供的封装结构,包括:再布线结构,具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一所述图案化金属层具有布线线路和形成电感线圈的电感线路;所述再布线结构还包括磁性薄膜层,在再布线结构厚度方向上,所述磁性薄膜层设置于电感线圈的至少一侧;
芯片,设置于所述再布线结构沿厚度方向的一侧并与所述布线线路电性连接。
进一步的,在再布线结构的厚度方向上,所述电感线圈的位置与所述磁性薄膜层位置相对。
进一步的,所述磁性薄膜层嵌设于所述绝缘体内,所述磁性薄膜层与所述电感线圈之间通过部分所述绝缘体分隔。
进一步的,所述绝缘体具有背向设置的第一表面和第二表面;所述磁性薄膜层设置于所述第一表面、所述第二表面中的至少一个。
进一步的,所述磁性薄膜层设置有至少两层,所述电感线圈设置在两层所述磁性薄膜层之间。
进一步的,所述电感线圈也设置有至少两层;
在再布线结构厚度方向上,所述电感线圈与所述磁性薄膜层交替设置。
进一步的,所述磁性薄膜层为含铁金属薄膜层、或含镍金属薄膜层、或含钴金属薄膜层、或含铁镍合金薄膜层、或含铁钴合金薄膜层、或含镍钴合金薄膜层、或含铁镍钴合金薄膜层中的一种或多种的叠加。
进一步的,所述封装结构还具有金属凸块,所述金属凸块设置在所述再布线结构背离所述芯片的一侧,所述金属凸块与所述布线线路电性连接;
所述封装结构还具有电感凸块,所述电感凸块设置在所述再布线结构背离所述芯片的一侧,所述电感凸块与所述电感线圈电性连接;所述电感线圈与所述布线线路之间通过部分所述绝缘体分隔。
进一步的,所述芯片包括并列设置在所述再布线结构一侧的第一芯片和第二芯片;
所述封装结构还包括:
桥接芯片,设置在所述再布线结构背离所述芯片的一侧并分别与所述第一芯片、所述第二芯片电性连接;
桥接芯片保护层,设置在所述绝缘体的第二表面并覆盖所述桥接芯片,所述桥接芯片保护层上设置有贯穿所述桥接芯片保护层的保护层通孔;
导电凸块,设置在所述保护层通孔内并电性连接所述布线线路。
进一步的,所述封装结构还具有金属凸块,所述金属凸块设置在所述桥接芯片保护层背离所述绝缘体的一侧,所述金属凸块与所述导电凸块电性连接。
进一步的,所述封装结构还包括:
底部再布线层,设置在所述桥接芯片保护层背离所述绝缘体的一侧,并具有底绝缘层和设置在底绝缘层内的底金属层;
所述金属凸块与所述导电凸块相对设置在所述底部再布线层的两侧并通过所述底金属层电性连接。
本发明另一实施例还公开了一种所述的封装结构的形成方法,包括如下步骤:
提供承载基板,并在所述承载基板的一侧设置结合层;
在所述结合层背离所述承载基板的一侧形成所述再布线结构,其中,所述再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一所述图案化金属层包括布线线路和形成电感线圈的电感线路;
将芯片与所述布线线路电性连接;
去除所述承载基板及所述结合层。
附图说明
图1是本发明第一种类型的封装结构的结构示意图;
图2是本发明第二种类型的封装结构的结构示意图;
图3A-3E是本发明第一种类型的封装结构的形成过程示意图;
图4A-4G是本发明第二种类型的封装结构的形成过程示意图;
附图标记说明:附图标记说明:1-再布线结构,11-绝缘体,111-第一表面,112-第二表面,12-图案化金属层,121-布线线路,122-电感线圈,123-线圈连接部,13-磁性薄膜层,
2-芯片,21-第一芯片,22-第二芯片,
3-金属凸块,4-电感凸块,5-导电柱,6-填充层,7-第一保护层,8-桥接芯片,9-桥接芯片保护层,90-保护层通孔,10-导电凸块,20-底部再布线层,201-底绝缘层,202-底金属层,
100-承载基板,200-结合层。
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然,这些实施例仅作为范例,而不该以此限定本公开的范围。对于空间相关用语,例如“上”、“下”及类似的用语,是为了便于描述图示中一个元件或特征与另一个元件或特征之间的关系。除了在附图中绘示的方位外,这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位),则在此使用的空间相关词也可依此相同解释。
本发明公开了一种封装结构,该封装结构能够将电感类器件的被动元件集成在封装结构的再布线结构上,从而实现了电感类器件与芯片封装结构的集成化设置,相比于,现有技术中将电感类器件贴附在封装基板外表面的封装方案,使整体封装后的尺寸减小,在本发明实施例中电感类器件包括电感线圈。
具体的,图1为本发明第一种实施例的封装结构在封装完成后的完整结构。图2为本发明第二种实施例的封装结构在封装完成后的完整结构。如图3A-3E所示是本发明第一种实施例公开的封装结构形成的流程结构示意图。如图4A-4G所示是本发明第二种实施例公开的封装结构形成的流程结构示意图。其中,第二种实施例中的封装结构为堆叠式芯片封装结构。
如图1所示,在本发明第一种实施例中公开的封装结构包括再布线结构1和与再布线结构1电性连接的芯片2;
所述再布线结构1包括绝缘体11、嵌入在所述绝缘体11内的若干图案化金属层12;若干图案化金属层12沿再布线结构1的厚度方向排列并相互电性连接。可以理解的是,不同的图案化金属层12在不同的高度延伸设置,相互电性连接的图案化金属层12可以是上下相邻的两层图案化金属层12电性连接,也可以是跨层的两层图案化金属层12实现电性连接。再布线结构1中的不同图案化金属层12的具体连接方式及设计方式根据实际需要进行,在此不做过多限制。
具体实施例中至少一图案化金属层12具有布线线路121和形成电感线圈122的电感线路。在若干图案化金属层12中部分图案化金属层12中形成有电感线路,未设置电感线路的图案化金属层12则整层形成布线线路。
不同的图案化金属层12的布线线路121之间相互电性连接,且布线线路121与芯片2的焊盘电性连接。所述芯片2的数量可以设置有多个,多个芯片并列排布并位于再布线结构1的同侧。
所述再布线结构1还包括磁性薄膜层13,在再布线结构1厚度方向上,所述磁性薄膜层13设置于电感线圈122的至少一侧,以使至少部分磁性薄膜层13与至少部分电感线圈122在再布线结构1的厚度方向上位置相对;
磁性薄膜层13可以在所述电感线圈122的一侧进行设置,当然磁性薄膜层13也可以在电感线圈122的两侧同时设置。
具体实施例中电感线圈122设置成与图案化金属层12同时成型,使电感线圈122作为图案化金属层12的一部分,提高了电感线圈与再布线结构1的集成度。
本发明的实施例将电感线圈122与再布线工艺结合,使电感线圈122封装在再布线结构1的绝缘体11内,从而实现了电感线圈122与芯片封装结构的集成,通过在电感线圈122的一侧设置磁性薄膜层13实现对电感线圈122的信号放大,从而在不影响电感线圈122性能的前提下,将电感线圈122集成在再布线结构1,消除了电感线圈122在集成设置后性能的减弱,提高了封装结构的集成度,减少了封装后封装结构的尺寸。
相比于现有技术中电感线圈122作为独立的器件装配到封装基板上,本发明实施例将电感线圈122与再布线结构进行集成设置,提高了器件的集成度。
在具体实施例中,在再布线结构1的厚度方向上,所述电感线圈122的位置与所述磁性薄膜层13位置相对。磁性薄膜层13与电感线圈122位置相对后能够对电感线圈122的信号起到放大作用,从而增强电感线圈122的工作效果。
在具体实施例中,所述磁性薄膜层13位于电感线圈122的正上方或者正下方;在再布线结构1的厚度方向上,所述磁性薄膜层13朝电感线圈122所在平面的投影图案完全覆盖所述电感线圈122所在的位置。
具体的,所述磁性薄膜层13的尺寸可以设置成与所述电感线圈122的尺寸相同,此时,所述磁性薄膜层13与所述电感线圈122在再布线结构1的厚度方向上位置完全相对。
当然,所述磁性薄膜层13的尺寸也可以设置成大于电感线圈122的尺寸,这样结构的设置能更好的实现磁性薄膜层13的作用,从而在再布线结构1的厚度方向上,实现磁性薄膜层13对电感线圈122信号的完全覆盖,使每一处电感线圈122都有相应的磁性薄膜层13与之相对,以使磁性薄膜层13对相应位置的电感线圈122产生作用。
在具体实施例中,所述磁性薄膜层13整体呈片状,并垂直于再布线结构1厚度方向设置,所述电感线圈122也呈片状,并垂直于再布线结构1的厚度方向设置,所述磁性薄膜层13所在平面与所述电感线圈122所在平面平行设置。在其他实施例中也可以使磁性薄膜层13延展平面设置成与电感线圈122延展平面斜交。
在其他实施例中,所述磁性薄膜层13与所述电感线圈122在再布线结构1的厚度方向上可以部分位置相对。沿再布线结构1的厚度方向,磁性薄膜层13朝电感线圈122所在平面的投影图案部分落入到电感线圈122所在位置。在这种情况下磁性薄膜层13只是部分位置起到放大电感线圈122信号的作用。
在一种实施例中所述磁性薄膜层13嵌设于所述绝缘体11内,绝缘体11包裹所述磁性薄膜层13,且所述磁性薄膜层13与所述电感线圈122之间通过部分所述绝缘体11分隔。
由于电感线圈122和磁性薄膜层13都嵌入在绝缘体11内,为了避免磁性薄膜层13与电感线圈122之间产生短路,所述磁性薄膜层13不能直接设置在电感线圈122的表面,两者之间需要有其他部件分隔以形成间隔设置。
对于非堆叠式封装结构如图1所示,一般形成有一层再布线结构1,此时,对电感线圈122形成包裹的绝缘体11同时对所述磁性薄膜层13形成包裹,也就是电感线圈122和磁性薄膜层13设置于相同的绝缘体11内。
对于堆叠式封装结构,如图2所示,一般由多层芯片堆叠,此时设置有多层再布线结构1,相应的,绝缘体11也设置有多个。由于设置有多个绝缘体11,包裹所以电感线圈122的绝缘体11可以同时包裹所述磁性薄膜层13(图2所示),当然也可以使包裹电感线圈122的绝缘体11与包裹磁性薄膜层13的绝缘体11是两个不同的绝缘体(图未示),也就是电感线圈122和磁性薄膜层13可以设置于不同的再布线结构1。
为了更好的提升电感线圈122的性能,磁性薄膜层13尽可能的设置在靠近电感线圈122的位置,也就是即便设置有多个再布线结构,包裹电感线圈122的绝缘体11与包裹磁性薄膜层13的绝缘体11尽可能的设置为同一绝缘体11。
无论电感线圈122和磁性薄膜层13是否设置在同一绝缘体11内,都有部分所述磁性薄膜层13与部分所述电感线圈122在再布线结构1的厚度方向上位置相对,从而使磁性薄膜层13与电感线圈122形成配合。
在具体实施例中,当磁性薄膜层13与电感线圈122设置在同一再布线结构1的时候,磁性薄膜层13与电感线圈122可以通过部分绝缘体分隔。在其他实施例中当磁性薄膜层13与电感线圈122设置在不同的再布线结构的时候磁性薄膜层13与电感线圈122之间还可以通过绝缘体、塑封层等进行分隔。
在另一种实施例中所述绝缘体11具有背向设置的第一表面111和第二表面112;所述磁性薄膜层13设置于所述第一表面111、所述第二表面112中的至少一个。
在所述磁性薄膜层13嵌设于所述绝缘体11内的时候,磁性薄膜层13可以与一所述图案化金属层12同时形成。在所述磁性薄膜层13设置在所述绝缘体11的表面的时候,磁性薄膜层13可以采用贴附的方式形成。
所述磁性薄膜层13可以为金属软磁材料,在具体实施例中所述磁性薄膜层13为含铁钴镍等元素之一的金属薄膜层,具体为含铁金属薄膜、或含镍金属薄膜、或含钴金属薄膜、或含铁镍合金薄膜、或铁钴合金薄膜、或含镍钴合金薄膜、或含铁镍钴合金薄膜。
金属软磁材料具有高饱和磁化强度,高磁导率,低矫顽力,并且其可以通过溅射、蒸发或电镀来制备,能较好的与当前封装工艺很好的兼容。
本发明实施例公开的再布线结构1采用典型的再布线技术形成,采用具有感光性能的多层聚酰亚胺胶膜层作为绝缘层并在多层绝缘层堆叠设置的过程中形成所述绝缘体11。
所述绝缘层包括或由一或多种聚合物材料制成。聚合物材料可以包括聚苯恶唑(polybenzoxazole,PBO)、聚酰亚胺(polyimide,PI)、环氧基树脂、一种或多种其他合适的聚合物材料或其组合。在具体实施例中,绝缘层所使用的聚合物材料是光敏性的。因此,可以使用光刻工艺在绝缘层中形成线路图形。
在一些其他实施例中,部分或全部的绝缘层还包括或由聚合物材料以外的介电材料制成。介电材料可以包括氧化硅、碳化硅、氮化硅、氮氧化硅、一种或多种其他合适的材料或其组合。
在具体形成过程中,可以通过涂覆、沉积等方法形成所述绝缘层,然后刻蚀目标区域的绝缘层以在目标位置形成绝缘开窗,以绝缘层内的所有绝缘开窗形成线路图形,然后采用电镀等的方式在线路图形内或者在相应的绝缘层上表面设置所以图案化金属层12;整个再布线结构1需要在光刻工艺过程中通过多次的涂覆、刻蚀、电镀等工艺步骤最终形成。
以相邻的第一绝缘层和第二绝缘层为例,其中第二绝缘层设置在第一绝缘层的上表面,先设置第一绝缘层,在第一绝缘层的目标区域开设第一线路图形,第一线路图形贯穿所述第一绝缘层,然后设置第一图案化金属层,第一图案化金属层设置在第一绝缘层的上表面,且部分第一图案化金属层填充在第一线路图形内;
在第一绝缘层的上表面设置第二绝缘层,在第二绝缘层的目标区域设置第二线路图形,第二线路图形贯穿第二绝缘层,部分第一图案化金属层自第二线路图形向外暴露;在第二绝缘层上表面设置第二图案化金属层,部分第二图案化金属层设置在第二线路图形内并与第一图案化金属层电性连接。
可以理解的是在设置图案化金属层的时候,如果采用电镀方式,在电镀前还需要在绝缘层上表面设置种子层以及在种子层上表面涂覆光阻层,然后对设置金属层的区域所对应的光阻层进行曝光显影,以形成光阻窗格,在光阻窗格内电镀形成所述图案化金属层12。
在某一绝缘层上设置线路图形的时候,可以在该绝缘层上同时设置线圈开窗以形成电感线路,电感线圈122最终设置在线圈开窗内。当然在其他实施例中也可以直接将电感线圈122设置在绝缘层的第一表面,无需在相应的绝缘层设置线路图形。
电感线圈122的厚度可以与所对应的绝缘层的图案化金属层12的布线线路121厚度相同,在绝缘层上开设的线圈开窗与所述线路图形的深度可以设置成一致,可以同时设置电感线圈122与布线线路121。
当然电感线圈122的厚度也可以小于所对应的图案化金属层12中布线线路121的厚度,此时在设置电感线圈122的时候绝缘层上开设的线圈开窗的深度可以小于该绝缘层上线路图形的深度,线路图形内用于成型布线线路121。当然也可以使线路图形的深度与线圈开窗的深度一致,但在设置电感线圈122的时候,由于电感线圈122的厚度小于布线线路121的厚度,在线圈开窗内位于电感线圈122的上侧还留有空间,该空间内可以通过绝缘材料进行填充。
当然在其它实施例中由于电感线圈122的厚度非常薄无需在绝缘层内开设线圈开窗,因此,可以在绝缘层的第一表面直接设置所述电感线圈122。电感线圈122可以采用贴附的方式设置在绝缘层的第一表面,此时电感线圈122在该绝缘层所对应的布线线路121形成后再设置。
相应的,在具体实施例中所述绝缘体11包裹磁性薄膜层13,磁性薄膜层13也可以设置在再布线结构1形成过程中的任一绝缘层内或者设置在任意两个绝缘层之间,
磁性薄膜层13延展平面与相应绝缘层内的图案化金属层12延展平面位于同一平面,磁性薄膜层13可以与相应位置的图案化金属层12同时设置,绝缘层设置线路图形的时候同时在绝缘层上设置薄膜开窗,在设置图案化金属层12的时候同时在薄膜开窗内设置磁性薄膜层13。
当然在其它实施例中由于磁性薄膜层13的厚度非常薄无需在绝缘层内开设薄膜开窗,因此,可以在绝缘层的第一表面直接设置所述磁性薄膜层13。具体的,磁性薄膜层13可以采用贴附的方式设置在绝缘层的第一表面,此时磁性薄膜层13在该绝缘层所对应的图案化金属层12设置后再设置。
在具体实施例中电感线圈122和所述磁性薄膜层13均在相应的绝缘层设置后设置,电感线圈122与磁性薄膜层13之间可以通过绝缘层分隔。为了更好的实现增强效果,所述电感线圈122被设置成与磁性薄膜层13紧邻,电感线圈122与磁性薄膜层13之间仅设置一层绝缘层。
磁性薄膜层13的数量可以设置有至少两层,在绝缘体11的第一表面111和第二表面112都可以设置所述磁性薄膜层13。此时电感线圈122相对设置在两个磁性薄膜层13之间,电感线圈122和磁性薄膜层13沿再布线结构1的厚度方向排列。
所述电感线圈122可以设置一层也可以设置两层,甚至可以设置成多层,在电感线圈122设置成两层的时候需要在两层图案化金属层12形成过程中设置电感线路。同样的,在电感线圈122设置多层的时候需要在每一相应的图案化金属层12形成过程中都设置电感线路。
在电感线圈122设置有两层或多层时,所述电感线圈122与所述磁性薄膜层13交替设置。这里的交替设置可以是一层电感线圈122上设置一层磁性薄膜层13,然后再在磁性薄膜层13上形成另一层电感线圈12,以上述规律沿再布线的厚度方向排列。
具体的,在本发明的实施例中所述电感线圈122则设置有两层,两层电感线圈122相互平行,两层电感线圈122分别是在再布线结构1的厚度方向上排布的第一线圈和第二线圈。第一线圈和第二线圈之间通过部分绝缘体11分隔。所述磁性薄膜层13也设置有两层,两层电感线圈122设置在两层磁性薄膜层13之间。
当然在其他实施例中也可以使两层电感线圈122与两层磁性薄膜层13相互穿插设置,以使两层磁性薄膜层13之间相对设置一层电感线圈122,两层电感线圈122之间相对设置一层磁性薄膜层13。
在其他实施例中还可以设置成两层磁性薄膜层13与一层电感线圈122配合的方式,两层磁性薄膜层13可以相对设置在电感线圈122的相对两侧,也可以设置在电感线圈122的同一侧。
当然在其他实施例中还可以设置成三层磁性薄膜层13与两层电感线圈122配合的方式,具体的,三层磁性薄膜层13间隔设置,两层电感线圈122穿插在三层磁性薄膜层13之间。
在本发明中电感线圈122所在绝缘层的厚度与磁性薄膜层13所在绝缘层的厚度之间的比值范围在0.5-2之间,这样结构的设置使封装结构能够在不改变现有形成工艺及形成设备的前提下形成,从而避免对形成工艺造成太大的影响,避免了生产成本的增加。
所述封装结构还具有金属凸块3,所述金属凸块3设置在所述再布线结构1背离所述芯片2的一侧,金属凸块3与所述布线线路121电性连接。当然在其他实施例中再布线结构1背离芯片2的一侧可以设置有其他的电联结构,如其他再布线层。
电感线圈122可以设置成与所在图案化金属层12的布线线路121电性连接。在电感线圈122与所在图案化金属层12的布线线路121电性连接的时候,电感线圈122需要借助布线线路121向外传导电流信号,布线线路121最终借助金属凸块3向外传导电流信号。
在其他实施例中还可设置单独的电感凸块4以用于与电感线圈122电性连接,具体的,电感凸块4设置在所述再布线结构1的第二表面并与所述电感线圈122电性连接。所述电感凸块4用于将电感线圈122引出,电感凸块4与金属凸块3可以采用相同结构及相同工艺形成。
在具体实施例中芯片2为裸芯片,所述芯片2与再布线结构1之间通过多个导电柱5电性连接,导电柱5位于再布线结构与芯片2之间,实现芯片2与再布线结构1的电性连接。
所述封装结构还具有填充层6,所述填充层6填充于再布线结构1、芯片2之间的区域,且填充层6包围所述导电柱5。填充层6为整层结构,填充于多个芯片2与再布线结构1之间。在相邻的两个芯片2之间也填充有所述填充层6。
设置的填充层6以包围和保护芯片2与再布线结构1之间的导电柱5,此外,填充层6的设置还能够强化芯片2与再布线结构1之间的连接。填充层6可以包括或由绝缘材料制成,例如可以是热固胶。
所述封装结构还包括第一保护层7,第一保护层7覆盖所述芯片2并对芯片2形成保护。第一保护层7可以为塑封层,构成第一保护层7的材料可以为环氧树脂胶粘剂通过膜封工艺制备形成。其中,构成第一保护层7的材料的弹性模量大于构成填充层的材料的弹性模量。
在第二种实施例是堆叠式的封装结构,如图2所示,所述芯片2包括并列设置在所述再布线结构一侧的第一芯片21和第二芯片22;所述封装结构还包括桥接芯片8、桥接芯片保护层9和导电凸块10,所述桥接芯片8设置在所述再布线结构1背离所述芯片2的一侧并分别与所述第一芯片21、所述第二芯片22电性连接;
桥接芯片保护层9设置在所述绝缘体11的第二表面112并覆盖所述桥接芯片8,所述桥接芯片保护层9上设置有贯穿所述桥接芯片保护层9的保护层通孔90;
导电凸块10设置在所述保护层通孔90内并电性连接所述布线线路121。
所述封装结构还具有金属凸块3,所述金属凸块3设置在所述桥接芯片保护层9背离所述绝缘体11的一侧,所述金属凸块3与所述导电凸块10电性连接。
所述封装结构还包括底部再布线层2020,所述底部再布线层2020设置在所述桥接芯片保护层9背离所述绝缘体11的一侧,并具有底绝缘层201和设置在底绝缘层201内的底金属层202;
所述金属凸块3与所述导电凸块10相对设置在所述底部再布线层2020的两侧并通过所述底金属层202电性连接。
上述实施例公开的封装结构的形成方法包括如下步骤:
提供承载基板,并在所述承载基板的一侧设置结合层;
在所述结合层背离所述承载基板的一侧形成所述再布线结构,其中,所述再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一所述图案化金属层包括布线线路和形成电感线圈的电感线路;所述再布线结构还包括在再布线结构厚度方向上设置于电感线圈至少一侧的磁性薄膜层;
将芯片与所述布线线路电性连接;
去除所述承载基板及所述结合层。
结合具体实施例,本申请的第一种方式的封装结构的形成方式如下:
S100:如图3A所示,提供承载基板100,并在所述承载基板100第一表面设置结合层200;
所述承载基板100可以是玻璃载体或可适用于封装结构的制造方法的任何合适的载体;在具体实施例中,所述承载基板100是硅基板,承载基板100在封装结构设置的时候用于辅佐,后期需要将承载基板100去除;
为了更好的实现再布线结构1在承载基板100上的设置,在承载基板100第一表面设置结合层200,结合层200也作为再布线结构1形成过程的辅助层,在封装完成后需要去除;所述结合层200可以为胶层。
S200:如图3B所示,在所述结合层200背离所述承载基板100的表面设置再布线结构1,在再布线结构1设置的过程中在再布线结构内形成电感线圈122;同时,在再布线结构1形成过程中在再布线结构1内设置磁性薄膜层13;其中,所述磁性薄膜层13设置在所述电感线圈122在厚度方向的一侧;
对于第一种实施例由于再布线结构1包裹磁性薄膜层13且再布线结构1也同时包裹电感线圈122,因此在形成再布线结构1的时候可以在再布线结构1内设置所述磁性薄膜层13,在形成再布线结构1的时候也同时在再布线结构1内设置电感线圈122;磁性薄膜层13可以采用电镀的方式与图案化金属层12同时形成;
S300:如图3C所示,通过导电柱5将芯片2与所述再布线结构1电性连接;本发明实施例中芯片2采用覆晶封装的方式结合到再布线结构1上,导电柱5可以为铜柱,铜柱设置在再布线结构1的第一表面并朝向芯片2的一侧;导电柱5与再布线结构1内的图案化金属层12位置相对并电性连接;
S400:如图3D所示,去除所述承载基板100及所述结合层200,并在再布线结构1背离所述芯片2的一侧设置金属凸块3(图3E所示)。
在其他实施例中,如果磁性薄膜层13设置在再布线结构1的第一表面或第二表面,与上述实施例不同的是在所述结合层200背离所述承载基板100的一侧设置再布线结构1,并在设置再布线结构1的过程中设置电感线圈122以使电感线圈122设置在再布线结构1内,具体的,电感线圈122设置在绝缘体11内;同时,在设置再布线结构1之后设置磁性薄膜层13,以使磁性薄膜层13设置在再布线结构1背离结合层200的第一表面,具体的,磁性薄膜层13设置在绝缘体11的第一表面;
上述实施例中所述磁性薄膜层13是在再布线结构1形成后;磁性薄膜层13具体可以采用贴附的方式直接贴附在再布线结构1的第一表面,当然也可以采用电镀的方式设置,在电镀之前可以在再布线结构1背离结合层200的第一表面设置绝缘层,并在绝缘层开设薄膜开窗,磁性薄膜层13电镀成型在薄膜开窗内;
在其他实施例中还可以在再布线结构1设置之前在所述结合层200上设置磁性薄膜层13;具体的,在所述结合层200背离所述承载基板100的第一表面设置再布线结构1,并在设置再布线结构1的过程中设置电感线圈122以使电感线圈122设置在再布线结构1内,具体的,电感线圈122设置在绝缘体11内;同时,在设置再布线结构1之前,在结合层200背离所述承载基板100的第一表面设置磁性薄膜层13;同样的,磁性薄膜层13可以采用贴附的方式直接贴附在结合层200的第一表面,当然也可以采用电镀的方式设置,在电镀之前可以在结合层200背离承载基板的第一表面设置绝缘层,并在绝缘层开设薄膜开窗,磁性薄膜层13电镀成型在薄膜开窗内。
其中,S200:中“在所述结合层背离所述承载基板的一侧形成所述再布线结构”具体包括如下步骤:
如图3E所示,在结合层200上依次堆叠若干绝缘层,在每一绝缘层的目标区域刻蚀出线路图形,在相邻绝缘层之间设置图案化金属层12,部分图案化金属层12设置在线路图形内以与相邻的图案化金属层12电性连接;
在某一绝缘层上设置线路图形的同时,在该绝缘层上设置线圈开窗,在线路图形内设置图案化金属层12的同时,在线圈开窗内设置电感线圈122;需要说明的是线路图形和线圈开窗均沿垂直于绝缘层延展平面的方向贯穿所在的绝缘层,线路图形和线圈开窗都可以采用刻蚀工艺形成。
在位于电感线圈122上侧的某一绝缘层内的图案化金属层12设置的同时设置磁性薄膜层13;或者在位于电感线圈122下侧的某一绝缘层内的图案化金属层12设置的时候,同时设置磁性薄膜层13。
在“S300:通过电连接件将芯片2与所述再布线结构1电性连接”之后还包括在芯片2与再布线结构1之间设置填充层6;在芯片2背离再布线结构1的表面及再布线结构1的第一表面111设置第一保护层7,第一保护层7覆盖所述芯片2及所述再布线结构1。
如图4A-4G所示,第二种实施例中的封装结构的形成方法包括如下步骤:
S100:如图4A所示,提供承载基板100,并在所述承载基板100第一表面设置结合层200;
S200:如图4A所示,在所述结合层200第一表面设置底绝缘层201,刻蚀所述底绝缘层201以形成线路图形,在线路图形内设置底部金属层202,以形成底部再布线层20;在所述底部金属层202上设置导电凸块10,导电凸块10凸伸出所述底绝缘层的第一表面;导电凸块10作为电连接再布线结构1和底部再布线层20;导电凸块10可以采用焊接的方式设置在相应的底部金属层202上,当然导电凸块10也可以采用常规的电镀方式设置。在具体实施例中底绝缘层201由一层绝缘材料形成,底金属层202由一层金属层堆叠;当然在其他实施例中,底绝缘层201还可以由多层绝缘层堆叠形成,相应的,底部金属层202也相应的由多层金属层堆叠形成;可以理解的是,可以根据实际需要对底部再布线层20中堆叠的绝缘层的数量进行设置;
S300:如图4B所示,在底绝缘层上设置桥接芯片8,其中,桥接芯片8的焊盘朝背离底绝缘层201的方向设置;且桥接芯片8的焊盘上设置有芯片凸块;桥接芯片8可以采用胶体贴附在所述底绝缘层201之上;
S400:如图4B所示,在桥接芯片8及所述底部再布线层20第一表面设置桥接芯片保护层9,桥接芯片保护层9对桥接芯片8形成覆盖,同时桥接芯片保护层9对底部再布线层20形成覆盖,去除部分桥接芯片保护层9以使芯片凸块及所述导电凸块10自所述桥接芯片保护层9的第一表面向外暴露;具体的,可以采用研磨工艺去除桥接芯片保护层9的顶面部分以使芯片凸块及导电凸块10齐平并同时向外暴露;桥接芯片保护层9可以为塑封层,具体结构和材质与所述第一保护层7相一致,在此不再赘述。
S500:如图4C-4D所示,在所述桥接芯片保护层9的第一表面先设置一层绝缘层;刻蚀目标区域的所述绝缘层以在该绝缘层形成线路图形;在线路图形内设置图案化金属层12且部分图案化金属层12覆盖在绝缘层的第一表面,多层绝缘层堆叠及多层金属层交错堆叠后形成所述再布线结构1;
在形成所述再布线结构1的过程中在某一绝缘层设置线路图形的同时,在该绝缘层同时设置线圈开窗,在线路图形内设置布线线路121的同时在线圈开窗内设置电感线圈122;
在位于电感线圈122上侧某一绝缘层内的图案化金属层12设置的时候同时设置磁性薄膜层13;或者在位于电感线圈122下侧的某一绝缘层内的图案化金属层12设置的时候,同时设置磁性薄膜层13;
对于具体实施例在桥接芯片保护层9的第一表面设置绝缘层,在刻蚀绝缘层形成线路图形的时候,在该绝缘层上还同时开设有薄膜开窗;在线路图形内设置图案化金属层12的时候,同时在薄膜开窗内设置磁性薄膜层13,之后按照上述方式设置电感线圈122,在电感线圈122设置后在电感线圈122的上侧在设置磁性薄膜层13,通过两层磁性薄膜层13的设置以增强电感线圈122的使用稳定性。
S600:如图4E所示,通过导电柱5将芯片2与再布线结构1电性连接;
S700:如图4F所示,在芯片2与再布线结构1之间设置填充层6;
S800:如图4F所示,在再布线结构1的第一表面设置第一保护层7,以将所述芯片2及所述再布线结构1塑封;
S900:如图4G所示,去除所述承载基板100及所述结合层200,并在底绝缘层的第二表面设置金属凸块3,金属凸块3与底部金属层202电性连接。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。
Claims (12)
1.一种封装结构,其特征在于,包括:
再布线结构,具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一所述图案化金属层具有布线线路和形成电感线圈的电感线路;所述再布线结构还包括磁性薄膜层,在再布线结构厚度方向上,所述磁性薄膜层设置于电感线圈的至少一侧;
芯片,设置于所述再布线结构沿厚度方向的一侧并与所述布线线路电性连接。
2.根据权利要求1所述的封装结构,其特征在于,在再布线结构的厚度方向上,所述电感线圈的位置与所述磁性薄膜层位置相对。
3.根据权利要求1所述的封装结构,其特征在于,所述磁性薄膜层嵌设于所述绝缘体内,所述磁性薄膜层与所述电感线圈之间通过部分所述绝缘体分隔。
4.根据权利要求1所述的封装结构,其特征在于,所述绝缘体具有背向设置的第一表面和第二表面;所述磁性薄膜层设置于所述第一表面、所述第二表面中的至少一个。
5.根据权利要求1至4任一项所述的封装结构,其特征在于,所述磁性薄膜层设置有至少两层,所述电感线圈设置在两层所述磁性薄膜层之间。
6.根据权利要求5所述的封装结构,其特征在于,所述电感线圈也设置有至少两层;
在再布线结构厚度方向上,所述电感线圈与所述磁性薄膜层交替设置。
7.根据权利要求1至4任一项所述的封装结构,其特征在于,所述磁性薄膜层为含铁金属薄膜层、或含镍金属薄膜层、或含钴金属薄膜层、或含铁镍合金薄膜层、或含铁钴合金薄膜层、或含镍钴合金薄膜层、或含铁镍钴合金薄膜层中的一种或多种的叠加。
8.根据权利要求1所述的封装结构,其特征在于,所述封装结构还具有金属凸块,所述金属凸块设置在所述再布线结构背离所述芯片的一侧,所述金属凸块与所述布线线路电性连接;
所述封装结构还具有电感凸块,所述电感凸块设置在所述再布线结构背离所述芯片的一侧,所述电感凸块与所述电感线圈电性连接;所述电感线圈与所述布线线路之间通过部分所述绝缘体分隔。
9.根据权利要求1所述的封装结构,其特征在于,所述芯片包括并列设置在所述再布线结构一侧的第一芯片和第二芯片;
所述封装结构还包括:
桥接芯片,设置在所述再布线结构背离所述芯片的一侧并分别与所述第一芯片、所述第二芯片电性连接;
桥接芯片保护层,设置在所述绝缘体的第二表面并覆盖所述桥接芯片,所述桥接芯片保护层上设置有贯穿所述桥接芯片保护层的保护层通孔;
导电凸块,设置在所述保护层通孔内并电性连接所述布线线路。
10.根据权利要求9所述的封装结构,其特征在于,所述封装结构还具有金属凸块,所述金属凸块设置在所述桥接芯片保护层背离所述绝缘体的一侧,所述金属凸块与所述导电凸块电性连接。
11.根据权利要求10所述的封装结构,其特征在于,所述封装结构还包括:
底部再布线层,设置在所述桥接芯片保护层背离所述绝缘体的一侧,并具有底绝缘层和设置在底绝缘层内的底金属层;
所述金属凸块与所述导电凸块相对设置在所述底部再布线层的两侧并通过所述底金属层电性连接。
12.一种如权利要求1至11任一项所述的封装结构的形成方法,其特征在于,包括如下步骤:
提供承载基板,并在所述承载基板的一侧设置结合层;
在所述结合层背离所述承载基板的一侧形成所述再布线结构,其中,所述再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层,至少一所述图案化金属层包括布线线路和形成电感线圈的电感线路;
将芯片与所述布线线路电性连接;
去除所述承载基板及所述结合层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310240586.8A CN116344506A (zh) | 2023-03-13 | 2023-03-13 | 封装结构及形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310240586.8A CN116344506A (zh) | 2023-03-13 | 2023-03-13 | 封装结构及形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116344506A true CN116344506A (zh) | 2023-06-27 |
Family
ID=86887094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310240586.8A Pending CN116344506A (zh) | 2023-03-13 | 2023-03-13 | 封装结构及形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116344506A (zh) |
-
2023
- 2023-03-13 CN CN202310240586.8A patent/CN116344506A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102067310B (zh) | 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法 | |
JP4441328B2 (ja) | 半導体装置及びその製造方法 | |
KR100523495B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7656013B2 (en) | Multilayer wiring substrate, method of manufacturing the same, and semiconductor device | |
KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
KR100443954B1 (ko) | 반도체장치 | |
US7868462B2 (en) | Semiconductor package including transformer or antenna | |
KR100585226B1 (ko) | 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지 | |
JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
TWI508244B (zh) | 具有內嵌半導體以及內建定位件之連線基板及其製造方法 | |
US20030199118A1 (en) | Wire bonding method for a semiconductor package | |
US20010012643A1 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
US20060246624A1 (en) | Semiconductor device with semiconductor chip and rewiring layer and method for producing the same | |
JPH11204720A (ja) | 半導体装置及びその製造方法 | |
KR20020009605A (ko) | 적층 가능한 가요성 회로 ic 패키지 및 그 제조 방법 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
JP2002110898A (ja) | 半導体装置 | |
KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
CN104916623A (zh) | 半导体封装和制造半导体封装基底的方法 | |
CN114823651B (zh) | 一种带有滤波器的射频系统模块封装结构及方法 | |
TWI724339B (zh) | 內建電子零件之構造體 | |
CN218385219U (zh) | 半导体器件 | |
KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
CN116344506A (zh) | 封装结构及形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |