CN116344479A - 包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装 - Google Patents

包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装 Download PDF

Info

Publication number
CN116344479A
CN116344479A CN202211471492.3A CN202211471492A CN116344479A CN 116344479 A CN116344479 A CN 116344479A CN 202211471492 A CN202211471492 A CN 202211471492A CN 116344479 A CN116344479 A CN 116344479A
Authority
CN
China
Prior art keywords
die
package
circuitry
passive
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211471492.3A
Other languages
English (en)
Inventor
D·马利克
O·卡尔哈德
N·德什潘德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116344479A publication Critical patent/CN116344479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了包括具有贯穿基板过孔的电‑热‑机械管芯(ETMD)的复合IC管芯封装。多管芯复合封装包括直接接合的IC管芯以及至少一个电‑热‑机械管芯(ETMD)。ETMD区别于有源IC管芯，因为ETMD是缺少任何半导体装置(例如晶体管)的无源管芯。在示例性实施例中，ETMD包括例如可以是晶体半导体材料的基板、以及穿过基板的厚度的一个或多个贯穿基板过孔(TSV)。TSV可以使得ETMD能够将复合封装的(有源)IC管芯电互连到封装的另一IC管芯或者电互连到封装主体。

Description

包括具有贯穿基板过孔的电-热-机械管芯(ETMD)的复合IC管 芯封装
背景技术
单片集成电路(IC)制作具有可能限制最终产品的性能的局限性，并且因此正在研究不同版本的IC管芯集成(或者分解)。然而迄今为止，这些技术和架构一般遭受到某些缺点，例如高成本、较低的插入效率和增加的z高度。
IC管芯分解技术依赖于封装级的多管芯集成的进步。在电子设备制造中，IC封装是半导体装置制作的一个阶段，其中，已经被单片地制作在包括半导体材料的芯片(或管芯)上的IC被组装到“封装”中，该“封装”可以保护IC芯片免受物理损坏，并且支撑将IC连接到缩放的主体部件(例如有机封装基板或印刷电路板)的电接触部。多个芯片可以类似地组装在一起，例如，组装到多芯片封装(MCP)中。
多芯片封装可以有利地将来自异质硅工艺的IC芯片组合和/或来自相同硅工艺的小的解聚芯片组合。然而，将多个IC管芯集成到这样的芯片规模的单元中存在许多挑战。例如，由于居间的下级管芯，管芯堆叠体内的上级管芯可能难以电互连到下级的主体界面。常规地，穿过与下级管芯相邻的区域内的封装绝缘体来制作到上级管芯的互连。例如，可以穿过与下级管芯相邻的封装绝缘体材料来形成贯穿模制物过孔(TMV)或更一般的贯穿电介质过孔(TDV)。然而，TDV使得封装制作复杂化，并且封装绝缘体的热导率可能相对较差。
因此，替代性多管芯复合IC管芯封装架构以及与那些封装架构相关联的能够将上级管芯与封装主体界面进行互连的组装技术具有商业上的优势。
附图说明
在附图中通过示例的方式而非通过限制的方式示出了本文中描述的材料。为了说明的简单和清楚，附图中所示的元件不一定按比例绘制。例如，为了清楚，一些元件的尺寸可能相对于其他元件被夸大。此外，当认为合适时，已在附图中重复使用附图标记来指示对应的或相似的元件。在附图中：
图1示出了根据一些实施例的用于对包括电-热-机械管芯(ETMD)的复合多管芯封装进行组装的方法的流程图；
图2示出了根据一些实施例的被布置用于接合到复合IC管芯封装中的有源IC管芯和ETMD的横截面图；
图3示出了根据一些实施例的在图2中所示的管芯的混合接合之后的复合IC管芯封装的横截面图；
图4示出了根据一些实施例的在沉积湿气密封物之后的图3中所示的复合IC管芯封装的横截面图；
图5示出了根据一些实施例的在封装绝缘体模制工艺之后的图4中所示的复合IC管芯封装的横截面图；
图6示出了根据一些实施例的在形成封装第一级互连(FLI)特征和封装单个化(singulation)之后的图5中所示的复合IC管芯封装的横截面图；
图7示出了根据一些实施例的包括附接到具有FLI特征的主体部件的图6中所示的复合IC管芯封装的系统；
图8A和图8B示出了根据一些替代性实施例的将有源IC管芯和ETMD混合接合到复合IC管芯封装中的横截面图；
图9示出了根据一些替代性实施例的将有源IC管芯和ETMD混合接合到复合IC管芯封装中的横截面图；
图10示出了根据一些实施例的采用复合IC管芯封装的移动计算平台和数据服务器机器；并且
图11示出了根据一些实施例的电子计算装置的功能框图。
具体实施方式
参考附图描述了实施例。虽然详细地描绘并讨论了具体的构造和布置，但是应当理解的是，这仅是为说明的目的而作出的。相关领域的技术人员将认识到，在不脱离说明书的精神和范围的情况下，其他构造和布置是可能的。对于相关领域的技术人员而言将是显而易见的是，本文中描述的技术和/或布置可以用于除了本文中详细描述的系统和应用之外的多种其他系统和应用中。
以下具体实施方式引用了附图，附图形成具体实施方式的一部分并且示出了示例性实施例。此外，应当理解的是，在不脱离所要求保护的主题的范围的情况下，可以利用其他实施例并且可以作出结构和/或逻辑改变。还应当注意的是，方向和引用(例如，上、下、顶部、底部等)可以仅用来便于描述附图中的特征。因此，不应从限制性的意义上理解以下具体实施方式，并且所要求保护的主题的范围仅由所附权利要求及其等同物来限定。
在以下描述中，阐述了众多细节。然而，对于本领域技术人员将是显而易见的是，可以在没有这些具体细节的情况下实施实施例。在一些实例中，公知的方法和装置以框图形式示出而非详细地示出，从而避免使实施例难以理解。整个说明书中对“实施例”或“一个实施例”或“一些实施例”的引用表示结合实施例描述的特定特征、结构、功能或特性包括在至少一个实施例中。因此，整个说明书中多处出现短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指同一实施例。此外，可以在一个或多个实施例中以适当方式将特定特征、结构、功能或特性进行组合。例如，可以将第一实施例与第二实施例进行组合，只要与这两个实施例相关联的特定特征、结构、功能或特性不是相互排斥的。
如在说明书和所附的权利要求书中所使用的，除非上下文另外清楚地指示，否则单数形式“一”和“所述”也意在包括复数形式。还将理解的是，如本文所使用的术语“和/或”指的是并且涵盖相关联的所列项目中的一个或多个项目的任何和所有可能的组合。
术语“耦合”和“连接”连同它们的派生词在本文中可以用于描述部件之间的功能或结构关系。应当理解的是，这些术语并非旨在作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多元件彼此直接物理、光或电接触。“耦合”可以用于指示两个或更多元件彼此直接或者间接(在它们之间具有其他居间元件)物理或电接触，和/或两个或更多元件彼此协作或相互作用(例如，如处于因果关系)。
如本文中所使用的术语“之上”、“之下”、“在……之间”和“在……上”是指一个部件或材料相对于其他部件或材料的相对位置(在这样的物理关系值得注意的地方)。例如，在材料的语境下，位于另一材料之上或之下的一个材料或层可以直接接触或者可以具有一个或多个居间材料或层。此外，两个材料或层之间的一个材料可以与两个材料/层直接接触或者可以具有一个或多个居间材料/层。对比之下，在第二材料或层“上”的第一材料或层与该第二材料/层直接接触。在部件组件的语境中将作出类似的区分。
如整个说明书和权利要求书中所使用的，由术语“……中的至少一个”或“……中的一个或多个”结合的项目的列表可以表示所列项目的任何组合。例如，短语“A、B或C中的至少一个”可以表示A；B；C；A和B；A和C；B和C；或者A、B和C。
除非在具体的使用语境中另外指明，否则术语“大多数”表示多于50％或多于一半。例如，大多数是第一组分的成分表示多于一半的成分是第一组分(例如，>50％(原子百分比))。术语“主要”表示最多或最大的部分。例如，主要是第一组分的成分表示成分具有比任何其他组分多的第一组分。主要是第一组分和第二组分的成分表示成分具有比任何其他组分多的第一组分和第二组分。术语“基本上”表示只存在偶然的变化。例如，基本上是第一组分的成分表示成分还可以包括<1％的任何其他组分。基本上是第一组分和第二组分的成分表示成分还可以包括<1％的替代第一组分或第二组分的任何组分。
本文中描述了包括直接接合的IC管芯的多管芯复合封装。封装被称为“复合物”，因为至少管芯中的一些管芯直接彼此接合，而不是采用连结材料(例如焊料)互连。所描述的复合IC管芯封装示例包括至少一个电-热-机械管芯(ETMD)。ETMD不同于有源IC管芯，因为ETMD缺少任何半导体装置，例如晶体管。虽然完全无源，但是ETMD包括穿过管芯的厚度的电互连。在示例性实施例中，ETMD包括基板，例如，基板可以是晶体半导体材料，并且一个或多个贯穿基板过孔(TSV)穿过基板的厚度。TSV使得ETMD能够将复合封装的(有源)IC管芯电互连到封装的另一IC管芯或者电互连到封装主体。
可以选择ETMD的基板材料，使得其具有超过典型的有机和无机电介质材料的体热导率。根据本文中的一些实施例的ETMD还可以改进复合封装的(有源)IC管芯与封装的另一IC管芯或封装主体之间的热互连。还可以选择ETMD的基板材料，使得其具有与(有源)IC管芯的机械性能匹配得很好的良好机械性能。例如，ETMD可以具有与(有源)IC管芯的体热膨胀系数(CTE)基本上相同的体热膨胀系数。因此，ETMD可以改进IC管芯到封装的另一IC管芯或者到封装主体的机械互连。
利用制作到ETMD中的导电特征，可以采用管芯接合技术将嵌入IC管芯的绝缘体内的金属特征接合到ETMD的金属特征。在ETMD和IC管芯的金属特征和绝缘体两者被融合的情况下，由此产生的复合结构包括冶金互扩散金属和化学接合绝缘体两者的混合接合界面。在接合之前，可以在单片工艺中彼此分隔地制作每个(有源)IC管芯和ETMD。这样，可以采用相同或不同的晶圆制作技术制作ETMD和每个IC管芯。类似地，在组装之前，可以制作每个IC管芯，从而支持与另一IC管芯的面对面、面对背或背对背的接合。
可以实践多种不同的组装和/或制作方法从而形成具有本文中描述的特征或属性中的一个或多个特征或属性的复合IC管芯封装。图1示出了根据一些示例性实施例的用于对包括ETMD的复合IC管芯封装进行组装的方法100的流程图。方法100在输入110处开始，其中制作或接收作为已经在方法100的上游制作出的预制物的ETMD。例如，可以由基板(例如玻璃或硅(例如，单晶硅)的初始晶圆)单片地制作多个这样的ETMD。例如，可以通过将针对形成晶体管的前端工序操作去除来修改包括形成贯穿基板过孔的任何IC管芯制作工艺，从而制作ETMD。
方法100在框115处继续，其中ETMD的第一侧混合接合到在输入112处接收的(有源)IC管芯的第一侧。在输入112处接收的IC管芯在本文中被称为“上级”管芯，因为它将至少通过ETMD与封装主体分隔开。在一些实施例中，框115需要“面对面”混合接合，其中上级IC管芯的前侧上的特征接合到ETMD的前侧上的特征。在替代性实施例中，框115需要“面对背”或“背对面”混合接合，其中上级IC管芯的背侧上的特征接合到ETMD的前侧上的特征。
方法100在框120处继续，其中上级IC管芯的第一侧还接合到在输入118处接收的另一(有源)IC管芯的第一侧。在输入118处接收的IC管芯在本文中被称为“下级”管芯，因为它将被定位在上级管芯和任何适当的封装主体之间。在一些实施例中，框120需要“面对面”混合接合，其中上级IC管芯的前侧上的特征接合到下级IC管芯的前侧上的特征。在替代性实施例中，框120需要“面对背”或“背对面”混合接合，其中下级IC管芯的背侧上的特征接合到上级管芯的前侧上的特征。在其他实施例中，例如，在ETMD和上级管芯处于“面对背”或“背对面”构造的情况下，可以在框120处执行“背对背”混合接合工艺。
图2是根据一些实施例的被对准以用于接合到复合IC管芯封装中的上级IC管芯201、ETMD202以及两个下级IC管芯203和204的横截面图。虽然仅示出了一个IC管芯201，但是IC管芯201可以是单片晶圆或适合于晶圆级或面板级组装的重组面板中的多个这样的IC管芯中的一个IC管芯。如图所示，IC管芯200具有包括基板材料211的背侧205。在一些示例中，基板材料211是硅。在其他示例中，基板材料211是替代性晶体材料，例如但不限于锗、SixGe1-x、GexSn1-x或碳化硅。在其他示例中，基板材料211是玻璃，其可以具有大约等于晶体基板的平坦度的平坦度，但是成本更低。
在示例性实施例中，IC管芯201是“有源的”，并且包括制作在基板材料211中或基板材料211上的装置层210。装置层210可以与基板材料211同质，或者不同质(例如，转移的基板)。IC管芯装置层210(和同质的IC管芯基板材料211)可以包括任何半导体材料，例如但不限于以硅(例如，基本上纯的Si)材料为主、以锗(例如，基本上纯的Ge)材料为主或者包括IV族多数组分的化合物材料(例如，SiGe合金、GeSn合金)。在其他实施例中，IC装置层210是包括III族多数组分和IV族多数组分的III-V族材料(例如，InGaAs、GaAs、GaSb、InGaSb)。例如，IC管芯装置层210可以具有100-1000nm的厚度。IC管芯装置层210不需要是半导体材料的连续层，而是可以包括由隔离电介质的场区域围绕的半导体材料的有源区域。
在一些实施例中，装置层210内的有源装置是具有80nm或更小的装置间距的场效应晶体管(FET)。FET可以是任何架构(例如，平面、非平面、单栅极、多栅极、堆叠纳米片等)的。在一些实施例中，FET端子具有20-40nm的特征间距。另外，或者替代性地，IC管芯装置层210可以包括除FET之外的有源装置。例如，IC管芯装置层210可以包括电子存储器结构，例如磁隧道结(MTJ)、电容器等。
在替代性实施例中，IC管芯201是“无源的”，没有任何装置层210，并且缺少任何晶体管。不管IC管芯201是有源的还是无源的，IC管芯201都可以包括无源装置，例如电阻器、电容器或电感器(未描绘)。
IC管芯201具有包括一个或多个后端工序(BEOL)金属化层级215的前侧221。在示例性实施例中，金属化层级215包括嵌入绝缘体218内的金属化特征220。虽然金属化特征220可以具有足够电导率的任何(多个)成分，但是在示例性实施例中，金属化特征220是以铜(Cu)为主。在其他示例中，金属化特征220是以除Cu之外的成分为主，例如但不限于以Ru为主或者以W为主。金属化层级215中的最上面的一个层级包括“可接合的”金属化特征220，金属化特征220具有适合于直接接合到另一管芯的互补导电特征的关联的特征间距。例如，该特征间距的范围可以从100nm到几微米。
绝缘体218可以类似地具有适合作为电绝缘体的任何(多个)成分。在示例性实施例中，绝缘体218是具有已知适合作为单片集成电路系统的绝缘体的任何材料成分的无机层间电介质(ILD)材料，例如但不限于二氧化硅、氮化硅、氮氧化硅或具有低于3.5的相对介电常数的低k材料。在一些实施例中，金属化层级215之间的ILD材料在成分上不同，其中下部ILD材料层包括低k电介质材料，并且最上面的ILD材料层包括常规电介质材料(例如，具有大约3.5或更大的介电常数)。以这种方式对远离接合界面的低k电介质材料进行限定可以有利地改进接合强度和/或质量。在低k电介质材料能够形成强接合界面的其他实施例中，绝缘体218的所有ILD材料层都可以是低k材料(例如，具有1.5-3.0的相对介电常数)。
如图2中进一步示出的，ETMD 202类似地包括基板材料211，其可以是上文描述的材料中的任何材料，并且在一些示例性实施例中，具有与IC管芯201的基板相同的成分。例如，基本上如上文针对IC管芯201描述的，ETMD 202还包括嵌入绝缘体218中的BEOL金属化层级215。BEOL金属化层级215终止于可接合的金属化特征230处，金属化特征230具有适合于直接接合到IC管芯201的互补导电特征的关联的特征间距。例如，该特征间距的范围可以从100nm到几微米。
ETMD 202缺少任何装置层。ETMD 202的BEOL金属化层级215替代地耦合到贯穿基板过孔(TSV)235，而不是耦合到装置层的装置(例如，晶体管)。TSV 235从可接合的金属特征230穿过基板材料211的厚度延伸到ETMD 202的相对(例如，背)侧205。对于ETMD 202的基板材料211是玻璃的实施例，TSV 235可以更具体地被称为贯穿玻璃过孔(TGV)。TSV 235可以包括足够电导率的任何材料，并且可以例如是以Cu为主。每个TSV 235与金属化层级215中的一个或多个金属化特征电耦合。
在所示的实施例中，TSV 235终止在从背侧205延伸的互连界面240处。因此，与嵌入绝缘体218内的可接合的金属化特征230相对比，互连界面240是从基板材料211延伸一定高度的柱。可以根据半加成工艺(SAP)制作互连界面240，例如，采用在镀覆掩模内电镀Cu，并且在镀覆之后去除镀覆掩模。然而，其他金属化也是可能的。
连同ETMD 202，一个或多个有源IC管芯将被类似地混合接合为下级管芯。图2示出了两个下级IC管芯203和204。IC管芯203和204中的每个IC管芯可以具有任何尺寸和任何功能性。在输入112处接收的IC管芯可以是全功能的ASIC，或者可以是具有对一个或多个其他IC管芯的功能进行补充的更有限的功能性的小芯片或贴片。例如，小芯片或贴片可以是无线无线电电路、微处理器核心、电子存储器电路、浮点门阵列(FPGA)、功率管理和/或电源电路中的任何一种，或者包括MEMS装置。在一些其他示例中，IC管芯203或204包括一组或多组的有源中继器电路系统，以改进多芯片封装互连(例如，片上网络架构)。例如，中继器组可以在0.4mm2的IC管芯面积内支持2000+个信号。在其他示例中，IC管芯203或204包括时钟发生器电路系统或温度感测电路系统。在其他示例中，IC管芯203或204包括一个或多个ESD组。在其他示例中，IC管芯203或204包括逻辑电路系统，其连同上级IC管芯201实施3D逻辑电路系统(例如，网状片上网络架构)。
如图2中所示，IC管芯203和204均包括基板材料211之上的装置层210和前侧221上的BEOL金属化层级215。装置层210、基板材料211和金属化层级215可以具有上文针对上级IC管芯201描述的性质中的任何一种性质。在所示的组装中，IC管芯203和204的前侧221将以面对面构造与前侧221接合。IC管芯203和204还包括延伸穿过基板材料211并将BEOL金属化层级215互连到背侧205上的互连界面240的TSV 235。
图2中的箭头代表上级IC管芯101的第一侧上的可接合的金属特征与ETMD 202与下级IC管芯203、204的第一侧上的对应的金属特征的对准。接合界面处的特征间距容纳对准不精确。因此，可以基于特定的接合器的对准能力预先确定IC管芯和ETMD上的金属特征的特征间距。
图3示出了在上级IC管芯201混合接合到ETMD 202、下级IC管芯203和IC管芯204中的每个之后的复合IC管芯封装301的横截面图。管芯201-204的混合接合表面基本上共面。ETMD 202具有基本上等于下级IC管芯203、204的厚度的预先确定的厚度T1。虽然厚度T1可能随实施方式变化，但是在一些示例性实施例中，厚度T1处于50μm和200μm之间。因此，ETMD202和IC管芯203、204中的每个的互连界面240基本上全部沿平面P1共面。在IC管芯封装301内，ETMD 202可以将在互连界面240处接收的电信号和/或功率传送到IC管芯201的BEOL金属化层级215和装置层210。在所示的示例中，下级IC管芯203、204中的每个下级IC管芯也耦合，从而通过互连界面240接收信号和/或功率。然而，由ETMD 202传送的电信号和/或功率还可以被布线到IC管芯203和204中的任一者(或两者)中。
复合IC管芯封装301可以是由适合于IC管芯和ETMD的任何对准和接合工艺产生的。例如，根据拾取和放置管芯组装方法和系统，可以处理具有相对大的边缘尺寸的IC管芯，并将其对准到主体IC晶圆上的目标位置。许多这样的方法和系统能够处理薄至100μm并且具有从几十毫米向下到～200μm的边缘长度的物体。管芯附接还可以包括一种或多种微装置组装技术，其包括所谓的转移印刷方法，该转移印刷方法能够处理薄至1μm并且具有几十微米的横向尺寸的物体。这样的微装置组装技术可能依赖于包括数百或者甚至数千个管芯附接点的MEMS微工具。例如，可以采用适合于无机LED(iLED)技术的微装置组装方法和系统，从而将多个IC小芯片同时从源IC管芯基板转移到排列在晶圆或面板内的多个内插器。可以实践相同的技术从而接合ETMD 202。
可以采用任何高分辨率对准工具(例如，在通过EVG、SUSS或TEL商业上可获得的晶圆级或芯片级接合工具上找到的类型)将IC管芯203、204和ETMD 202对准到IC管芯201上的目标位置。对准能力在继续进步，近年来已经从+/-5μm改进到+/-0.2μm。一旦充分对准，就可以实践适合于管芯和界面的任何(多个)直接接合技术。例如，IC管芯201到ETMD 202和IC管芯203、204中的每个的直接接合可以是金属到金属，在其期间金属化特征烧结。在一些实施例中，在金属化特征(例如，经由金属互扩散)之间以及电介质材料(例如，经由Si-O-Si缩合接合)之间两者之间形成混合接合。热压接合可以在低温(例如，低于互连的熔化温度，并且更具体地低于100℃)下进行。室温下的直接接合(即，仅压缩)也是可能的。在接合之前，可以对ETMD 202或IC管芯201、203、204中的任何一个进行预处理(例如采用等离子体清洗)，从而激活它们的表面以用于进行接合。在接合之后，可以执行选择性加热，从而使接合永久化(例如，通过互扩散将范德华接合转化成烧结的Cu-Cu接合)。对于选择性加热，可以采用激光器来限制对ETMD 200或IC管芯203、204中的特定一个的加热。
在一些实施例中，IC管芯201和ETMD 202(和/或IC管芯203、204)的导电特征之间的横向(例如，x轴)错位或失准小于0.2μm。例如，单片IC管芯内的一个导电特征(例如，线或迹线)与另一导电特征(例如，过孔)之间的横向错位可以比接合的导电特征之间的横向错位小至少一个数量级。接合界面处的金属化特征的横向尺寸足够大，以容纳这样的横向偏移。在多个管芯(例如，ETMD 202以及IC管芯203和204)单独地接合到IC管芯201的情况下，横向偏移的幅度可以在管芯之间变化。
回到图1，方法100继续进一步处理复合IC管芯封装。可选地，在框130处，在接合界面之上沉积湿气密封涂层。例如，通过化学气相沉积(CVD)或等离子体增强CVD(PECVD)有利地共形沉积密封涂层。由于密封涂层将气密密封接合界面，因此密封涂层的厚度可以随成分变化。图4示出了根据一些实施例的在基本上共形地沉积湿气密封物405之后的复合IC管芯封装301的横截面图。虽然成分可以随实施方式变化，但是在示例性实施例中，湿气密封物405是包括氮的无机电介质材料。在一个示例中，湿气密封物405是氮化硅。如图所示，湿气密封物405与IC管芯201的前侧接触，并且更具体地与IC管芯201上的没有接合到ETMD202或IC管芯203、204的接合界面的区域接触。湿气密封物405还与ETMD 202和IC管芯203、204的侧壁接触。
回到图1，方法100在框135处继续，其中采用可以是无机材料或有机材料的封装绝缘体填充ETMD和下级IC管芯之间的空间或空腔。例如，可以采用模制工艺或者采用干膜层压工艺施加封装绝缘体。随后，在框140处暴露下级IC管芯的第二侧上的导电特征。
图5示出了根据一些实施例的在对封装绝缘体505进行模制之后的复合IC管芯封装301的横截面图。如图所示，封装绝缘体505基本上填充ETMD 202和下级IC管芯203、204之间的空间和/或空腔。在示例性实施例中，封装绝缘体505是有机材料，例如具有一个或多个填充物的环氧树脂。在其他实施例中，封装绝缘体505是无机电介质材料，例如主要包括硅和氧。在所示的示例中，已经执行了研磨、抛光或其他平坦化工艺，从而去除模制工艺的任何过量部分(overburden)。研磨工艺还去除了湿气密封物405，从而暴露导电互连界面240的表面。
回到图1，在输出145处完成方法100，其中第一级互连(FLI)形成在复合IC管芯封装的导电特征的暴露的表面上，为下一级的组装做准备。在示例性实施例中，焊料特征形成为FLI。然后，可以根据已知适合于堆叠管芯封装的任何技术对复合IC管芯封装进行单个化。图6示出了在形成封装FLI特征610和沿虚线S进行封装单个化之后的复合IC管芯封装301的横截面图。在示例性实施例中，FLI特征610是焊料(例如，SAC)微凸块，但是其他互连特征也是可能的。
图7示出了包括通过回流FLI特征610附接到主体部件705的复合IC管芯封装301的系统。在一些实施例中，主体部件705主要是硅。主体部件705还可以包括已知适合作为内插器或封装基板的一种或多种替代性材料(例如，环氧树脂预制物、有芯或无芯的层压板等)。主体部件705可以包括嵌入电介质材料内的一个或多个金属化重分布层级(未描绘)。主体部件705还可以包括嵌入其中的一个或多个IC管芯。例如，IC互连桥(未描绘)可以嵌入主体部件705的金属化重分布层级内，例如从而将复合IC管芯封装301电耦合到另一IC(例如存储器IC管芯(未描绘)或另一复合IC管芯封装(未描绘))。
如图7中进一步示出的，主体部件705(例如，封装基板)可以通过第二级互连(SLI)720进一步耦合到另一主体，例如母板或其他PCB。SLI 720可以包括适合于给定主体板架构(例如，表面安装FR4等)的任何焊料(球、凸块等)。如虚线所示，可以进一步将一个或多个散热片和/或散热器750耦合到IC管芯201的背侧，例如，在IC管芯201包括一个或多个CPU核心的情况下，这可能是有利的。
虽然图2-图9示出了方法100的示例性面对面接合实施例，但是也可以实践方法100从而以其他的复合IC管芯封装架构形成。如上所述，下级IC管芯可以与上级IC管芯以除面对面构造之外的构造接合。例如，图8A和图8B示出了根据一些替代性背对面实施例的将下级IC管芯和ETMD混合接合到复合IC管芯封装801中的横截面图。如图8A中所示，IC管芯203和204两者相对于它们在图2中的取向是反向的。因此，下级IC管芯203、204中的每个下级IC管芯包括在管芯背侧205上的可接合的导电特征230，并且适合于与FLI特征界面连接的互连界面240位于IC管芯前侧221上。在该示例中，TSV 235再次将前侧互连界面240与背侧特征230互连。然而，在其他实施例中，IC管芯203和/或204可能缺少任何TSV，在这种情况下，所有的IC管芯可能依赖于通过ETMD202传送功率和/或信号。
在IC管芯对准和混合接合之后，可以基本上按如上描述对IC管芯封装801进行处理，例如，采用封装绝缘体505填充下级IC管芯之间的空间。虽然下级IC管芯203、204两者与IC管芯201背对面接合，但是下级IC管芯的一个子集可以背对面接合，而另一子集面对面接合。虽然ETMD 202再次与IC管芯201面对面接合，但是ETMD 202可以类似地背对面接合。
在其他实施例中，复合IC管芯封装的上级IC管芯还可以包括TSV，其允许上级IC管芯与图2-图8B中所示的取向相反。图9示出了根据一些替代性实施例的将有源IC管芯和ETMD混合接合到复合IC管芯封装901中的横截面图。在该示例中，上级IC管芯201包括TSV235，其可以基本上如上文针对下级IC管芯203和204所描述的。IC管芯201还包括基板211的背侧上的可接合的特征，该可接合的特征直接接合到下级IC管芯203、204的背侧上的那些可接合的特征。在该背对背构造中，上级IC管芯201具有(例如在面对面或面对背构造中)可用于接合额外的IC管芯的前侧221。如图9中的省略号所代表的，可以在IC管芯201之上堆叠一个或多个管芯。例如，可以将另一IC管芯201接合，或者可以将另一组IC管芯203和204接合到复合IC管芯封装901中。对于一些实施例，例如，另一ETMD可以接合在IC管芯201之上从而将功率和/或电信号从上级IC管芯201传送到下一更高一级的IC管芯。因此，图9中的省略号可以代表ETMD 202和下级IC管芯203、204的镜像。然后，一个或多个额外的IC管芯可以接合在ETMD 202和下级IC管芯203、204的该第二示例之上。
图10示出了采用例如如本文中其他地方所描述的包括ETMD的复合IC管芯封装的移动计算平台1005和数据服务器机器1006。服务器机器1006可以是任何商用服务器，例如包括设置在机架内并联网在一起以进行电子数据处理的任何数量的高性能计算平台，在示例性实施例中，其包括例如如本文中其他地方所描述的包括ETMD的双侧复合封装400。移动计算平台1005可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每一种的任何便携式装置。例如，移动计算平台1005可以是平板电脑、智能电话、膝上型计算机等中的任何一种，并且可以包括显示屏(例如，电容式触摸屏、电感式触摸屏、电阻式触摸屏或光学触摸屏)、集成系统1010以及电池1015。
如展开图1020中所示的，双侧复合封装400还与一个或多个存储器IC 1035一起耦合到主体部件905。存储器IC 1035通过硅桥1030互连到复合封装400。功率管理集成电路(PMIC)1030或包括宽带RF(无线)发射机和/或接收机的RF(无线)集成电路(RFIC)1025中的一个或多个还可以耦合到主体部件905。PMIC 1030可以执行电池功率调节、DC-DC转换等，并且因此具有耦合到电池1015的输入且具有向其他功能模块提供电流源的输出。如进一步所示的，在示例性实施例中，RFIC 1025具有耦合到天线(未示出)从而实施多个无线标准或协议中的任何无线标准或协议的输出，该无线标准或协议包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G或更高版本的任何其他无线协议。
图11是根据本发明的实施例的电子计算装置1100的功能框图。例如，可以在移动计算平台1005或服务器机器1006内部找到计算装置1100。装置1100还包括容纳多个部件(例如但不限于处理器1104(例如，应用处理器))的母板1102。处理器1104可以物理和/或电耦合到母板1102。在一些示例中，处理器1104位于例如如本文中其他地方所描述的包括ETMD的复合IC管芯封装内。处理器1104可以采用复合IC管芯封装的任何或所有IC管芯中的电路系统来实施。通常，术语“处理器”或“微处理器”可以指对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以进一步被存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
在各种示例中，一个或多个通信芯片1106还可以物理和/或电耦合到母板1102。在另外的实施方式中，通信芯片1106可以是处理器1104的部分。取决于其应用，计算装置1100可以包括可以物理和电耦合到母板1102或者可以不物理和电耦合到母板1102的其他部件。这些其他部件包括但不限于：易失性存储器(例如，DRAM 1132)、非易失性存储器(例如，ROM1135)、闪速存储器(例如，NAND或NOR)、磁存储器(MRAM 1130)、图形处理器1122、数字信号处理器、加密处理器、芯片组1112、天线1125、触摸屏显示器1115、触摸屏控制器1165、电池1116、音频编码解码器、视频编码解码器、功率放大器1121、全球定位系统(GPS)装置1140、罗盘1145、加速度计、陀螺仪、扬声器1120、相机1141以及大容量存储装置(例如硬盘驱动器、固态驱动器(SSD)、压缩光盘(CD)、数字多功能光盘(DVD)等)等。在一些示例性实施例中，上文所述的功能块中的至少两个功能块位于例如如本文中其他地方所描述的包括ETMD的复合IC管芯封装结构内。例如，处理器1104可以采用上级IC管芯中的电路系统来实施，并且电子存储器(例如，MRAM 1130或DRAM1132)可以采用接合到上级IC管芯的下级IC管芯中的电路系统来实施。与电子存储器管芯相邻的ETMD可以将功率和/或电信号传送给处理器1104。
通信芯片1106可以实现用于向和从计算装置1100传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固态介质来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不含有任何导线，尽管在一些实施例中，它们可能不含有。通信芯片706可以实施多种无线标准或协议中的任何无线标准或协议。如所讨论的，计算装置700可以包括多个通信芯片706。例如，第一通信芯片可以专用于较短程的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长程的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他。
虽然已经参照各种实施方式描述了本文所阐述的某些特征，但是本说明书不旨在从限制的意义上来被理解。因此，本文中所描述的实施方式的各种修改以及对于本公开所属领域的技术人员而言是显而易见的其他实施方式被认为在本公开的精神和范围之内。
将要认识到的是，本发明并不限于所描述的实施例，而是可以采用修改和更改来实践而不脱离所附权利要求的范围。例如，以上实施例可以包括如下文进一步提供的特征的特定组合。
在第一示例中，一种集成电路(IC)管芯封装包括：第一IC管芯，以及直接接合到第一IC管芯的第一侧的第一部分的无源管芯。无源管芯缺少装置层，但是包括位于第一侧上的布线金属化部以及延伸到无源管芯的第二侧上的对应的互连界面的一个或多个贯穿过孔。IC管芯封装还包括：与无源管芯相邻并且直接接合到第一IC管芯的第一侧的第二部分的第二IC管芯。
在第二示例中，对于第一示例中的任何第一示例，第二IC管芯包括：耦合到第二IC管芯的第二侧上的对应的第二互连界面的贯穿过孔，并且互连界面与第二互连界面基本上共面。
在第三示例中，对于第一示例至第二示例中的任何示例，IC封装还包括：与第一IC管芯的第一侧的第三部分接触的无机电介质，第三部分位于第一部分和第二部分之间。
在第四示例中，对于第三示例中的任何示例，无机电介质包括：包括氮的化合物。
在第五示例中，对于第一示例至第四示例中的任何示例，IC封装还包括：基本上填充无源管芯和第二IC管芯之间的空间的封装绝缘体材料。
在第六示例中，一种系统包括主体部件和集成电路(IC)管芯封装。IC管芯封装包括：第一IC管芯，以及直接接合到第一IC管芯的第一侧的第一部分的无源管芯，其中，无源管芯缺少装置层，但是包括位于第一侧上的布线金属化部以及延伸到无源管芯的第二侧上的对应的互连界面的一个或多个贯穿过孔。IC管芯封装还包括：与无源管芯相邻并且直接接合到第一IC管芯的第一侧的第二部分的第二IC管芯。第二IC管芯包括：耦合到第二IC管芯的第二侧上的对应的第二互连界面的贯穿过孔。系统包括：将主体部件互连到互连界面和第二互连界面的焊料特征。
在第七示例中，对于第六示例中的任何示例，系统包括：耦合到主体部件从而通过无源管芯发送功率的电源。
在第八示例中，对于第六示例至第七示例中的任何示例，第一IC管芯是微处理器核心电路系统、无线无线电电路系统、浮点门阵列(FPGA)电路系统、功率管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统的第一IC管芯。第二IC管芯是微处理器核心电路系统、无线无线电电路系统、浮点门阵列(FPGA)电路系统、功率管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统的第二IC管芯。
在第九示例中，一种对集成电路(IC)封装进行组装的方法包括：接收无源管芯，无源管芯具有位于无源管芯的第一侧上的布线金属化部以及延伸到无源管芯的第二侧上的对应的互连界面的一个或多个贯穿过孔。方法包括：将无源管芯的第一侧直接接合到第一IC管芯的第一侧的第一部分，将第二IC管芯的第一侧直接接合到第一IC管芯的第一侧的第二部分。
在第十示例中，对于第九示例中的任何示例，第二IC管芯包括：耦合到第二IC管芯的第二侧上的对应的第二互连界面的贯穿过孔。将无源管芯和第二IC管芯直接接合到第一IC管芯使互连界面与第二互连界面基本上共面。
在第十一示例中，对于第十示例中的任何示例，方法还包括：沉积与第一IC管芯的第一侧的第三部分接触的无机电介质，第三部分位于第一部分和第二部分之间。
在第十二示例中，对于第十一示例中的任何示例，沉积无机电介质包括：沉积包含氮的化合物。
在第十三示例中，对于第九示例至第十二示例中的任何示例，方法包括：采用封装绝缘体材料基本上填充无源管芯和第二有源IC管芯之间的空间。
在第十四示例中，对于第十三示例中的任何示例，基本上填充空间包括：对围绕无源管芯和第二有源IC管芯的有机电介质进行模制。
在第十五示例中，对于第十三示例至第十四示例中的任何示例，方法还包括：执行平坦化工艺从而去除封装绝缘体材料并且暴露互连界面和第二互连界面两者。
在第十六示例中，对于第十示例至第十五示例中的任何示例，方法包括：在互连界面和第二互连界面两者上沉积互连特征。
在第十七示例中，对于第九示例至第十六示例中的任何示例，方法包括：通过对互连特征进行回流来将互连特征附接到主体部件。
在第十八示例中，对于第九示例至第十七示例中的任何示例，将无源管芯的第一侧直接接合到第一IC管芯的第一侧的第一部分包括：在嵌入位于第一IC管芯上的第一电介质材料内的第一金属特征和嵌入位于无源管芯上的第二电介质材料内的第二金属特征之间形成混合接合。
在第十九示例中，对于第十八示例中的任何示例，围绕第一金属特征的第一电介质材料与围绕第二金属特征的第二电介质材料直接接触，并且其中，互扩散冶金接合将第一金属特征连结到第二金属特征。
在第二十示例中，对于第十八示例至第十九示例中的任何示例，将第二IC管芯的第一侧直接接合到第一IC管芯的第一侧的第二部分包括：在嵌入位于第二IC管芯上的第三电介质材料内的第三金属特征和嵌入位于第一IC管芯上的第一电介质材料内的第一金属特征之间形成混合接合。
然而，以上实施例并不限于此，并且在各种实施方式中，以上实施例可以包括仅采取这样的特征的子集、采取这样的特征的不同顺序、采取这样的特征的不同组合和/或采取与明确列出的那些特征相比的额外的特征。因此，本发明的范围应当参考所附的权利要求连同被赋予这样的权利要求的等同物的全部范围来确定。

Claims (20)

1.一种集成电路(IC)管芯封装，包括：
第一IC管芯；
无源管芯，所述无源管芯直接接合到所述第一IC管芯的第一侧的第一部分，其中，所述无源管芯缺少装置层，但是包括位于第一侧上的布线金属化部以及延伸到所述无源管芯的第二侧上的对应的互连界面的一个或多个贯穿过孔；以及
第二IC管芯，所述第二IC管芯与所述无源管芯相邻并且直接接合到所述第一IC管芯的所述第一侧的第二部分。
2.根据权利要求1所述的集成电路(IC)管芯封装，其中，所述第二IC管芯包括耦合到所述第二IC管芯的第二侧上的对应的第二互连界面的贯穿过孔，并且其中，所述互连界面与所述第二互连界面共面。
3.根据权利要求1-2中的任何一项所述的集成电路(IC)管芯封装，还包括：无机电介质，所述无机电介质与所述第一IC管芯的所述第一侧的第三部分接触，所述第三部分位于所述第一部分和所述第二部分之间。
4.根据权利要求3所述的集成电路(IC)管芯封装，其中，所述无机电介质包括：包括氮的化合物。
5.根据权利要求1-2中的任何一项所述的集成电路(IC)管芯封装，还包括：封装绝缘体材料，所述封装绝缘体材料基本上填充所述无源管芯和所述第二IC管芯之间的空间。
6.一种系统，包括：
主体部件；
根据权利要求1所述的集成电路(IC)管芯封装；以及
焊料特征，所述焊料特征将所述主体部件互连到所述互连界面和第二互连界面。
7.根据权利要求6所述的系统，还包括：
电源，所述电源耦合到所述主体部件从而通过所述无源管芯发送功率。
8.根据权利要求6-7中的任何一项所述的系统，其中：
所述第一IC管芯是微处理器核心电路系统、无线无线电电路系统、浮点门阵列(FPGA)电路系统、功率管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第一种；并且
所述第二IC管芯是微处理器核心电路系统、无线无线电电路系统、浮点门阵列(FPGA)电路系统、功率管理电路系统、有源中继器电路系统、时钟发生器电路系统、存储器电路系统或输入/输出缓冲电路系统中的第二种。
9.一种对集成电路(IC)封装进行组装的方法，所述方法包括：
接收无源管芯，所述无源管芯具有位于所述无源管芯的第一侧上的布线金属化部以及延伸到所述无源管芯的第二侧上的对应的互连界面的一个或多个贯穿过孔；
将所述无源管芯的所述第一侧直接接合到第一IC管芯的第一侧的第一部分；以及
将第二IC管芯的第一侧直接接合到所述第一IC管芯的所述第一侧的第二部分。
10.根据权利要求9所述的方法，其中：
所述第二IC管芯包括耦合到所述第二IC管芯的第二侧上的对应的第二互连界面的贯穿过孔；并且
将所述无源管芯和所述第二IC管芯直接接合到所述第一IC管芯将所述互连界面定位为与所述第二互连界面基本上共面。
11.根据权利要求10所述的方法，还包括：沉积与所述第一IC管芯的所述第一侧的第三部分接触的无机电介质，所述第三部分位于所述第一部分和所述第二部分之间。
12.根据权利要求11所述的方法，其中，沉积所述无机电介质包括：沉积包括氮的化合物。
13.根据权利要求9-12中的任何一项所述的方法，还包括：采用封装绝缘体材料基本上填充所述无源管芯和所述第二有源IC管芯之间的空间。
14.根据权利要求13所述的方法，其中，基本上填充所述空间包括：对围绕所述无源管芯和所述第二有源IC管芯的有机电介质进行模制。
15.根据权利要求13所述的方法，还包括：执行平坦化工艺从而去除所述封装绝缘体材料并且暴露所述互连界面和所述第二互连界面两者。
16.根据权利要求9-12中的任何一项所述的方法，还包括：在所述互连界面和所述第二互连界面两者上沉积互连特征。
17.根据权利要求16所述的方法，还包括：通过对所述互连特征进行回流来将所述互连特征附接到主体部件。
18.根据权利要求9-12中的任何一项所述的方法，其中，将所述无源管芯的所述第一侧直接接合到所述第一IC管芯的所述第一侧的所述第一部分包括：在嵌入位于所述第一IC管芯上的第一电介质材料内的第一金属特征与嵌入位于所述无源管芯上的第二电介质材料内的第二金属特征之间形成混合接合。
19.根据权利要求18所述的方法，其中，围绕所述第一金属特征的所述第一电介质材料与围绕所述第二金属特征的所述第二电介质材料直接接触，并且其中，互扩散冶金接合将所述第一金属特征连结到所述第二金属特征。
20.根据权利要求18所述的方法，其中，将所述第二IC管芯的所述第一侧直接接合到所述第一IC管芯的所述第一侧的第二部分包括：在嵌入位于所述第二IC管芯上的第三电介质材料内的第三金属特征与嵌入位于所述第一IC管芯上的所述第一电介质材料内的所述第一金属特征之间形成混合接合。
CN202211471492.3A 2021-12-23 2022-11-23 包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装 Pending CN116344479A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/560,609 US20230207471A1 (en) 2021-12-23 2021-12-23 Composite ic die package including an electro-thermo-mechanical die (etmd) with through substrate vias
US17/560,609 2021-12-23

Publications (1)

Publication Number Publication Date
CN116344479A true CN116344479A (zh) 2023-06-27

Family

ID=86693475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211471492.3A Pending CN116344479A (zh) 2021-12-23 2022-11-23 包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装

Country Status (3)

Country Link
US (1) US20230207471A1 (zh)
CN (1) CN116344479A (zh)
DE (1) DE102022133617A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230253380A1 (en) * 2022-02-10 2023-08-10 Xilinx, Inc. Chip package with near-die integrated passive device

Also Published As

Publication number Publication date
US20230207471A1 (en) 2023-06-29
DE102022133617A1 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
US11791277B2 (en) Microelectronic assemblies
US9391013B2 (en) 3D integrated circuit package with window interposer
TWI734455B (zh) 多晶片封裝件及其製造方法
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
TW202013652A (zh) 微電子總成
CN102299143B (zh) 半导体元件
US11749649B2 (en) Composite IC chips including a chiplet embedded within metallization layers of a host IC chip
US20230034737A1 (en) Composite ic die package including ic die directly bonded to front and back sides of an interposer
CN116344479A (zh) 包括具有贯穿基板过孔的电-热-机械管芯（etmd）的复合ic管芯封装
US20230141447A1 (en) Semiconductor package, and method of manufacturing the same
CN115842005A (zh) 包括焊料和非焊料互连的微电子组件
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
TW202115858A (zh) 多晶片封裝件及其製造方法
US20240063180A1 (en) Ic die composites with inorganic inter-die fill structures
US20230207525A1 (en) Ic die stacking with mixed hybrid and solder bonding
EP4203005A2 (en) Through-mold-interconnect structure on an ic die directly bonded to another ic die
US20240194608A1 (en) Low z-height, glass-reinforced package with embedded bridge
US20230197637A1 (en) Moisture seal coating of hybrid bonded stacked die package assembly
US20240063071A1 (en) Inorganic material deposition for inter-die fill in multi-chip composite structures
US20230197678A1 (en) Inorganic fill material for stacked die assembly
TW202329391A (zh) 包括電橋的微電子組件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication