CN116344335A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN116344335A CN116344335A CN202310320091.6A CN202310320091A CN116344335A CN 116344335 A CN116344335 A CN 116344335A CN 202310320091 A CN202310320091 A CN 202310320091A CN 116344335 A CN116344335 A CN 116344335A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- side wall
- flash memory
- memory device
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000007667 floating Methods 0.000 claims abstract description 178
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 50
- 239000007789 gas Substances 0.000 claims description 21
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 101100065878 Caenorhabditis elegans sec-10 gene Proteins 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存器件及其制造方法，去除硬掩膜层之后，进行浮栅材料层的刻蚀工艺，在第一侧墙的下方形成浮栅，并使所述浮栅中远离所述源线的侧壁的顶部形成浮栅尖端。本发明优化闪存器件的工艺流程，取消了在第一侧墙的形成步骤之前进行的浮栅材料层的刻蚀步骤，并使浮栅尖端形成于浮栅的远离源线的侧壁的顶部，减小了浮栅的厚度变化对浮栅尖端的尖锐程度的影响，为进一步缩小闪存器件的尺寸提供了便利。进一步地，本发明通过缩短第一侧墙的厚度使所述浮栅尖端暴露，优化了所述闪存器件的擦除效果。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种闪存器件及其制造方法。
背景技术
闪存器件作为一种非易变性存储器，通过改变晶体管或存储单元的临界电压来控制门极通道的开关，从而达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。在现有的闪存器件中，浮栅尖端的尖锐程度会影响浮栅在编程及擦写时耦合的电压，从而影响闪存器件在编程及擦写时的性能。因此，精确控制浮栅的尖端对于控制闪存的性能具有很强的现实意义。
在现有的闪存器件的制造过程中，浮栅尖端的尖锐程度通常与浮栅层的厚度有关。当所述浮栅层的厚度较薄时(即所述浮栅层的厚度小于
例如为/>
)，后续形成的浮栅所具有的浮栅尖端较钝，这会对闪存器件的耐压性能产生负面影响。
为了避免上述问题，所述浮栅层的厚度通常会增加到
左右(例如为
)。然而，所述浮栅层的厚度限制影响了闪存器件的进一步缩小。当所述浮栅层的厚度过厚时，还会影响后续形成的浅沟槽隔离(Shallow Trench Isolation，STI)结构的深宽比，从而影响浅沟槽隔离结构中沉积材料的效果，严重时甚至会导致浅沟槽隔离结构内填充的材料层出现空洞缺陷。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法，减小了浮栅厚度对浮栅尖端的尖锐程度的影响。
为了达到上述目的，本发明提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底上依次形成有浮栅材料层和硬掩膜层，所述硬掩膜层中形成有暴露所述浮栅材料层的开口；
在所述开口的侧壁上形成第一侧墙，并去除所述开口暴露的浮栅材料层，以暴露所述开口下方的衬底；
在所述开口的侧壁及底部形成第二侧墙，并在所述开口内形成源线；
去除所述硬掩膜层，以暴露所述硬掩膜层下方的浮栅材料层；以及，
去除所暴露的所述浮栅材料层，以在所述第一侧墙的下方形成浮栅，且所述浮栅中远离所述源线的侧壁的顶部具有浮栅尖端。
可选的，采用各向异性的干法刻蚀工艺去除所暴露的所述浮栅材料层，以形成所述浮栅和所述浮栅尖端。
可选的，所述各向异性的干法刻蚀工艺包括两个阶段，其中：
第一阶段的工艺参数包括：腔室压力为10mTorr～14mTorr，源功率为250W～300W，偏置电压为-195V～-155V，工艺气体包括四氟化碳和二氟甲烷，且所述工艺气体的气体流量为25sccm～35sccm，工艺时间为6sec～10sec；
第二阶段的工艺参数包括：腔室压力为10mTorr～15mTorr，源功率为180W～220W，偏置电压为-280V～-240V，工艺气体包括氯气、溴化氢和氧气，其中，氯气的气体流量为13sccm～17sccm，溴化氢的气体流量为95sccm～105sccm，氧气的气体流量为8sccm～12sccm，工艺时间为10sec～14sec。
可选的，在形成所述浮栅之后，还包括：
减小所述第一侧墙的宽度，使所述浮栅尖端的顶部被暴露出来；
形成第三侧墙，所述第三侧墙覆盖所述浮栅尖端、所述浮栅的远离所述源线一侧的侧壁以及至少部分所述第一侧墙；以及，
在所述第三侧墙的远离所述浮栅的一侧形成字线。
可选的，采用湿法刻蚀工艺缩短所述第一侧墙的宽度。
可选的，在形成所述第二侧墙之后，形成所述源线之前，还包括：
在所述开口底部的衬底内形成源区。
可选的，所述衬底和所述浮栅材料层之间还形成有浮栅介质层，所述源线的表面还形成有保护层。
相应的，本发明还提供一种闪存器件，采用所述闪存器件的制造方法制成，包括：
衬底；
源线，设置于所述衬底的表面；
浮栅，设置于所述源线两侧的衬底表面，所述浮栅的远离所述源线的侧壁的顶部具有浮栅尖端；
第一侧墙，设置于所述浮栅的表面，且所述第一侧墙暴露所述浮栅尖端；以及，
第二侧墙，设置于所述源线和所述浮栅之间、所述源线和所述衬底之间，以及所述源线和所述第一侧墙之间。
可选的，所述闪存器件还包括：
字线，设置于所述浮栅的远离所述源线一侧的衬底上，所述字线与所述浮栅之间设置有第三侧墙；
源区，设置于所述源线下方的衬底内；
浮栅介质层，设置于所述衬底和所述浮栅之间；
保护层，设置于所述源线的表面。
可选的，所述闪存器件为分栅式存储器。
综上所述，本发明提供了一种闪存器件及其制造方法，去除硬掩膜层之后，进行浮栅材料层的刻蚀工艺，在第一侧墙的下方形成浮栅，并使所述浮栅中远离所述源线的侧壁的顶部形成浮栅尖端。本发明优化闪存器件的工艺流程，取消了在第一侧墙的形成步骤之前进行的浮栅材料层的刻蚀步骤，并使浮栅尖端形成于浮栅的远离源线的侧壁的顶部，减小了浮栅的厚度变化对浮栅尖端的尖锐程度的影响，为进一步缩小闪存器件的尺寸提供了便利。
进一步地，本发明通过缩短第一侧墙的厚度使所述浮栅尖端暴露，优化了所述闪存器件的擦除效果。
附图说明
图1为本发明一实施例提供的闪存器件的制造方法的流程图；
图2至图12为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图；
图13为一闪存器件的结构示意图；
其中，附图标记如下：
100-衬底；101-源区；110-浮栅材料层；111-浮栅介质层；112-浮栅；112a-浮栅尖端；120-硬掩膜层；130-开口；131-第一侧墙；132-第二侧墙；133-第三侧墙；140-源线；141-保护层；150-字线；
10-浮栅；11-浮栅尖端；20-源线。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例提供的闪存器件的制造方法的流程图。参阅图1，本实施例所述的闪存器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有浮栅材料层和硬掩膜层，所述硬掩膜层中形成有暴露所述浮栅材料层的开口；
步骤S02：在所述开口的侧壁上形成第一侧墙，并去除所述开口暴露的浮栅材料层，以暴露所述开口下方的衬底；
步骤S03：在所述开口的侧壁及底部形成第二侧墙，并在所述开口内形成源线；
步骤S04：去除所述硬掩膜层，以暴露所述硬掩膜层下方的浮栅材料层；以及，
步骤S05：去除所暴露的所述浮栅材料层，以在所述第一侧墙的下方形成浮栅，且所述浮栅中远离所述源线的侧壁的顶部具有浮栅尖端。
图2至图12为本实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图，且图2至图12均为所述闪存器件的沿垂直源线的延伸方向的截面结构示意图。下面结合图2至图12详细说明本实施例所述的闪存器件的制造方法。
首先，参阅图2和图3，执行步骤S01，提供衬底100，所述衬底100上依次形成有浮栅材料层110和硬掩膜层120，所述硬掩膜层120中形成有暴露所述浮栅材料层的开口130。
示例性的，形成所述开口130的过程包括：参阅图2，提供衬底100，在所述衬底100上分别沉积形成浮栅材料层110和硬掩膜层120；接着，参阅图3，对所述硬掩膜层120进行图形化处理，在所述硬掩膜层120上形成图案化的光刻胶层(图中未示出)，并以所述图案化的光刻胶层为掩模刻蚀所述硬掩膜层120，以在所述硬掩膜层120上形成开口130。可选的，在形成所述开口130后，通过去胶工艺去除所述图案化的光刻胶层。可选的，采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)分别形成所述浮栅材料层110和所述硬掩膜层120。
本实施例中，所述衬底100为硅衬底，所述浮栅材料层110为多晶硅层，所述硬掩膜层为氮化硅层。可选的，所述衬底100和所述浮栅材料层110之间还形成有浮栅介质层111，所述浮栅介质层111为氧化硅层。在本发明的其他实施例中，所述衬底100、所述硬掩膜层120和所述浮栅介质层111的材料和结构可以根据实际需要进行调整，例如，所述硬掩膜层120可以调整为氧化硅层或氧化硅层和氮化硅层组合而成的叠层结构，所述浮栅介质层111的材料可以替换为其他氧化材料(例如正硅酸乙酯)，本发明对此不作限制。
接着，参阅图4和图5，执行步骤S02，在所述开口130的侧壁上形成第一侧墙131，并去除所述开口130暴露的浮栅材料层110，以暴露所述开口130下方的衬底100。
示例性的，形成所述第一侧墙131并去除所述开口130下方的浮栅材料层110的过程包括：首先，参阅图4，在所述开口130内沉积第一侧墙材料层(图中未示出)，所述第一侧墙材料层延伸覆盖所述开口130两侧的硬掩膜层120，刻蚀去除所述开口130底部及所述硬掩膜层120表面的所述第一侧墙材料层，以在所述开口130的侧壁上形成所述第一侧墙131；接着，参阅图5，以所述硬掩膜层120和所述第一侧墙131为掩模刻蚀所述开口130暴露的浮栅材料层110及所述开口130下方的浮栅材料层111，以使所述开口130下方的衬底100暴露。可选的，所述第一侧墙131为氧化硅层。
随后，参阅图6至图8，执行步骤S03，在所述开口130的侧壁及底部形成第二侧墙132，并在所述开口130内形成源线140。
示例性的，形成所述源线140的过程包括：首先，参阅图6，在所述开口130的侧壁及底部沉积第二侧墙材料层(图中未示出)，所述第二侧墙材料层延伸覆盖所述开口130两侧的硬掩膜层120，进行平坦化处理，去除所述开口130以外的所述第二侧墙材料层，以形成覆盖所述第一侧墙131、所述浮栅材料层110的侧壁以及所述衬底100的表面的第二侧墙132；接着，参阅图7，进行离子注入工艺，在所述开口130底部的衬底100内形成源区101；随后，参阅图8，在所述开口130内以及所述硬掩膜层120上沉积多晶硅层，进行平坦化处理，去除所述硬掩膜层120上的多晶硅层，并使所述多晶硅层的表面与所述硬掩膜层120的表面齐平，从而在所述开口130内形成源线140。可选的，采用化学机械研磨工艺(ChemicalMechanical Polishing，CMP)进行平坦化处理。
本实施例中，所述源线140的表面还形成有保护层141，以保护所述源线140在后续的多道刻蚀工艺中不受损伤。可选的，所述第二侧墙132为氧化硅层、氮化硅层或其二者组合而成的叠层结构。可选的，所述保护层141可以为氧化硅层和/或氮化硅层。
接着，参阅图9，执行步骤S04，去除所述硬掩膜层120，以暴露所述硬掩膜层120下方的浮栅材料层110。本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层120，在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述硬掩膜层120，所述硬掩膜层120的去除方法可以根据实际的工艺要求进行选择，本发明对此不作限制。
随后，参阅图10，执行步骤S05，去除所暴露的所述浮栅材料层110，以在所述第一侧墙131的下方形成浮栅112，且所述浮栅112中远离所述源线140的侧壁的顶部具有浮栅尖端112a。
本实施例中，采用各向异性的干法刻蚀工艺去除所暴露的所述浮栅材料层110。示例性的，所述各向异性的干法刻蚀工艺包括两个阶段，其中：第一阶段的工艺参数包括：腔室压力为10mTorr～14mTorr，源功率为250W～300W，偏置电压为-195V～-155V，工艺气体包括四氟化碳和二氟甲烷，且所述工艺气体的气体流量为25sccm～35sccm，工艺时间为6sec～10sec；第二阶段的工艺参数包括：腔室压力为10mTorr～15mTorr，源功率为180W～220W，偏置电压为-280V～-240V，工艺气体包括氯气、溴化氢和氧气，其中，氯气的气体流量为13sccm～17sccm，溴化氢的气体流量为95sccm～105sccm，氧气的气体流量为8sccm～12sccm，工艺时间为10sec～14sec。
继续参阅图10本实施例中，所述浮栅尖端112a在垂直所述源线140的延伸方向的截面中呈锐角形貌，使最终形成的浮栅112呈上宽下窄的形貌，且所述浮栅112的远离所述源线140一侧的侧壁呈向内凹陷的弧形。
此外，参阅图11和图12，在形成所述浮栅112之后，本实施例所述的闪存器件的制造方法还包括：减小所述第一侧墙131的宽度，使所述浮栅尖端112a的顶部被暴露出来；形成第三侧墙133，所述第三侧墙133覆盖所述浮栅尖端112a、所述浮栅112的远离所述源线140一侧的侧壁以及至少部分所述第一侧墙131；以及，在所述第三侧墙133的远离所述浮栅112的一侧形成字线150。
示例性的，形成所述字线150的过程包括：参阅图11，刻蚀所述第一侧墙131，使所述第一侧墙131的宽度减小，并使所述浮栅尖端112a暴露；接着，参阅图12，在所述衬底100、所述浮栅112的侧壁及所述浮栅尖端112a表面、所述第一侧墙131的远离所述源线140一侧的侧壁以及所述保护层141的表面沉积第三侧墙材料层(图中未示出)，并在所述第三侧墙材料层上沉积形成字线材料层(图中未示出)，刻蚀去除所述衬底100表面和所述保护层141表面的第三侧墙材料层和字线材料层，以形成所述第三侧墙133和所述字线150。可选的，采用湿法刻蚀工艺减小所述第一侧墙131的宽度，且所述湿法刻蚀工艺的刻蚀剂为氢氟酸溶液(HF)。在本发明的其他实施例中，所述闪存器件中各个膜层的具体形成方法可以根据实际需要进行调整，本发明对此不作限制。
本实施例中，所述第三侧墙133可以为氧化硅层、氮化硅层或其二者组合而成的叠层结构，本发明对此不作限制。需要说明的是，所述第一侧墙131的宽度减小使得所述浮栅尖端112a暴露，从而提高了所述闪存器件的擦除(Erase)能力，优化了器件性能。
相应的，继续参阅图12，本发明还提供一种闪存器件，采用所述闪存器件的制造方法制成，包括：
衬底100；
源线140，设置于所述衬底100的表面；
浮栅112，设置于所述源线140两侧的衬底100表面，所述浮栅112的远离所述源线140的侧壁的顶部具有浮栅尖端112a；
第一侧墙131，设置于所述浮栅112的表面，且所述第一侧墙131暴露所述浮栅尖端112a；以及，
第二侧墙132，设置于所述源线140和所述浮栅112之间、所述源线140和所述衬底110之间，以及所述源线140和所述第一侧墙131之间。
本实施例中，在垂直所述源线140的延伸方向上的截面(即图12)中，所述浮栅112呈上宽下窄的形貌，且所述浮栅112的远离所述源线140一侧的侧壁呈向内凹陷的弧形。可选的，所述浮栅112的厚度范围为
例如可以为/>
本实施例中，所述闪存器件还包括字线150、源区101和漏区(图中未示出)，其中，所述字线150设置于所述浮栅112的远离所述源线140一侧的衬底100上，所述字线150与所述浮栅112之间设置有第三侧墙133，所述源区101设置于所述源线140下方的衬底100内，所述漏区设置于所述字线150的远离所述浮栅112一侧的衬底100内。可选的，所述衬底100和所述浮栅112之间还设置有浮栅介质层111。可选的，所述源线140的表面设置有保护层141，以保护所述源线140不受损伤。
本实施例中，所述闪存器件为分栅式存储器，在本发明的其他实施例中，所述闪存器件可以为其他结构相同或相似的半导体器件，所述闪存器件的制造方法可以用于制造其他结构相同或相似的半导体器件，使半导体器件中的浮栅尖端形成于浮栅的远离源线的侧壁的顶部，从而达到减薄浮栅的目的，本发明对此不作限制。
图13为一现有闪存器件的结构示意图。参阅图13，现有的闪存器件中，浮栅尖端11位于浮栅10的远离源线20一侧的表面，因此，当浮栅10的厚度减薄时，浮栅尖端11的尖锐程度会受到浮栅11的厚度变化的影响，浮栅10越薄，浮栅尖端11越钝。参阅图12，本实施例所述的闪存器件中，浮栅尖端112a位于于浮栅112的远离源线140的侧壁的顶部，因此，浮栅112的厚度变化对于浮栅尖端112a的尖锐程度的影响较小，从而可以在保证浮栅尖端112a足够尖锐的前提下减薄浮栅112的厚度，为闪存器件尺寸的进一步缩小提供了可能。此外，本实施例所述的闪存器件的制造方法对现有闪存的制造方法进行了优化，去除了第一侧墙的制备步骤之前进行的浮栅材料层的刻蚀步骤，提高了生产效率。
综上所述，本发明提供了一种闪存器件及其制造方法，去除硬掩膜层之后，进行浮栅材料层的刻蚀工艺，在第一侧墙的下方形成浮栅，并使所述浮栅中远离所述源线的侧壁的顶部形成浮栅尖端。本发明优化闪存器件的工艺流程，取消了在第一侧墙的形成步骤之前进行的浮栅材料层的刻蚀步骤，并使浮栅尖端形成于浮栅的远离源线的侧壁的顶部，减小了浮栅的厚度变化对浮栅尖端的尖锐程度的影响，为进一步缩小闪存器件的尺寸提供了便利。
进一步地，本发明通过缩短第一侧墙的厚度使所述浮栅尖端暴露，优化了所述闪存器件的擦除效果。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有浮栅材料层和硬掩膜层，所述硬掩膜层中形成有暴露所述浮栅材料层的开口；
在所述开口的侧壁上形成第一侧墙，并去除所述开口暴露的浮栅材料层，以暴露所述开口下方的衬底；
在所述开口的侧壁及底部形成第二侧墙，并在所述开口内形成源线；
去除所述硬掩膜层，以暴露所述硬掩膜层下方的浮栅材料层；以及，
去除所暴露的所述浮栅材料层，以在所述第一侧墙的下方形成浮栅，且所述浮栅中远离所述源线的侧壁的顶部具有浮栅尖端。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，采用各向异性的干法刻蚀工艺去除所暴露的所述浮栅材料层，以形成所述浮栅和所述浮栅尖端。
3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述各向异性的干法刻蚀工艺包括两个阶段，其中：
第一阶段的工艺参数包括：腔室压力为10mTorr～14mTorr，源功率为250W～300W，偏置电压为-195V～-155V，工艺气体包括四氟化碳和二氟甲烷，且所述工艺气体的气体流量为25sccm～35sccm，工艺时间为6sec～10sec；
第二阶段的工艺参数包括：腔室压力为10mTorr～14mTorr，源功率为180W～220W，偏置电压为-280V～-240V，工艺气体包括氯气、溴化氢和氧气，其中，氯气的气体流量为13sccm～17sccm，溴化氢的气体流量为95sccm～105sccm，氧气的气体流量为8sccm～12sccm，工艺时间为10sec～14sec。
4.如权利要求1、2或3所述的闪存器件的制造方法，其特征在于，在形成所述浮栅之后，还包括：
减小所述第一侧墙的宽度，使所述浮栅尖端的顶部被暴露出来；
形成第三侧墙，所述第三侧墙覆盖所述浮栅尖端、所述浮栅的远离所述源线一侧的侧壁以及至少部分所述第一侧墙；以及，
在所述第三侧墙的远离所述浮栅的一侧形成字线。
5.如权利要求4所述的闪存器件的制造方法，其特征在于，采用湿法刻蚀工艺减小所述第一侧墙的宽度。
6.如权利要求1所述的闪存器件的制造方法，其特征在于，在形成所述第二侧墙之后，形成所述源线之前，还包括：
在所述开口底部的衬底内形成源区。
7.如权利要求1所述的闪存器件的制造方法，其特征在于，所述衬底和所述浮栅材料层之间还形成有浮栅介质层，所述源线的表面还形成有保护层。
8.一种闪存器件，采用如权利要求1～7中任一项所述的闪存器件的制造方法制成，其特征在于，包括：
衬底；
源线，设置于所述衬底的表面；
浮栅，设置于所述源线两侧的衬底表面，所述浮栅的远离所述源线的侧壁的顶部具有浮栅尖端；
第一侧墙，设置于所述浮栅的表面，且所述第一侧墙暴露所述浮栅尖端；以及，
第二侧墙，设置于所述源线和所述浮栅之间、所述源线和所述衬底之间，以及所述源线和所述第一侧墙之间。
9.如权利要求8所述的闪存器件，其特征在于，所述闪存器件还包括：
字线，设置于所述浮栅的远离所述源线一侧的衬底上，所述字线与所述浮栅之间设置有第三侧墙；
源区，设置于所述源线下方的衬底内；
浮栅介质层，设置于所述衬底和所述浮栅之间；
保护层，设置于所述源线的表面。
10.如权利要求8所述的闪存器件，其特征在于，所述闪存器件为分栅式存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310320091.6A CN116344335A (zh) | 2023-03-29 | 2023-03-29 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310320091.6A CN116344335A (zh) | 2023-03-29 | 2023-03-29 | 闪存器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116344335A true CN116344335A (zh) | 2023-06-27 |
Family
ID=86885433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310320091.6A Pending CN116344335A (zh) | 2023-03-29 | 2023-03-29 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116344335A (zh) |
-
2023
- 2023-03-29 CN CN202310320091.6A patent/CN116344335A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384846B2 (en) | Method of fabricating semiconductor device | |
| US7297593B2 (en) | Method of manufacturing a floating gate of a flash memory device | |
| KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| CN101211770B (zh) | 形成半导体器件栅极的方法 | |
| KR20050026319A (ko) | 리세스 채널을 가지는 트랜지스터 제조 방법 | |
| JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| JP2008118110A (ja) | 半導体素子の製造方法 | |
| JP5131804B2 (ja) | フラッシュメモリ素子の製造方法 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| JP5331141B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| KR100645195B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN116344335A (zh) | 闪存器件及其制造方法 | |
| US20060154439A1 (en) | Method of fabricating semiconductor device | |
| CN116206964A (zh) | 闪存器件的制造方法 | |
| US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
| US20070141769A1 (en) | Method of manufacturing flash memory device | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100799056B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116847655A (zh) | 闪存器件的制造方法 | |
| KR100912992B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| CN116568040A (zh) | 闪存器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |