CN116340241B - 串行通信保护方法、装置、设备及存储介质 - Google Patents
串行通信保护方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116340241B CN116340241B CN202310564956.3A CN202310564956A CN116340241B CN 116340241 B CN116340241 B CN 116340241B CN 202310564956 A CN202310564956 A CN 202310564956A CN 116340241 B CN116340241 B CN 116340241B
- Authority
- CN
- China
- Prior art keywords
- serial communication
- target
- stage
- level signal
- emergency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本申请公开串行通信保护方法、装置、设备及存储介质,涉及通信领域,控制串口通讯周期依次进入ADDR、CMD、DATA和CRC校验阶段,将目标寄存器在CMD阶段update到串口。当接收到突发事件的有效电平信号时,将串口模块内部设置的Lock信号拉高,对目标寄存器的值进行锁存;阻止在CRC校验完且遇到对目标寄存器执行清零操作时将目标寄存器值清零,保证目标寄存器因突发事件产生的变化在下一个通讯周期时在串口总线上体现,避免检测不到突发事件而导致系统崩溃的情况。该方案可以在底层硬件上检测识别并保护串口通信,无需通过设置串口通信的等待时间进行软件规避,提高串行通信的传输效率。
Description
技术领域
本申请实施例涉及通信领域,特别涉及一种串行通信保护方法、装置、设备及存储介质。
背景技术
芯片与芯片之间的通信协议可以按照通信方式分为并行接口通信和串行接口通信两种。串行接口通信的优势是使用的数据线少,在远距离通信中可以节约通信成本和节约芯片引脚资源,缺点是要牺牲通信周期,且传输速率较低。
串行接口访问寄存器数据时根据数据通信格式分为四个通信阶段,依次为ADDR阶段、CMD阶段、DAT阶段和CRC阶段。ADDR阶段对应通信周期的地址阶段,CMD阶段对应通信周期内寄存器的数据更新操作,DATA阶段对应通信周期的寄存器数据传递,CRC阶段对应通信周期的校验阶段。 对于串行Slaver接口而言,寄存器被访问的通信周期是随机的,当该Slaver接口在执行目标指令期间又发生突发事件导致有效电平信号翻转,且突发事件在update之后出现,就会出现隐患。因为对于一些特殊的读/写操作,目标指令在通信阶段完成后会再次更新有效电平信号,结果就会导致因突发事件产生的有效电平信号翻转被抵消,从而影响检测是否发生突发事件。若突发事件对应的有效电平信号翻转对芯片或系统是必须要检测的,那出现这种情形会造成芯片或系统崩溃的危险。在一些实际工程应用中,往往是从软件层面上debug,让芯片在工作时给Slaver接口的通信周期设置等待时间。这种软件层面的设置在流水通信过程会拉低串行通信效率。
发明内容
本申请实施例提供一种串行通信保护方法、装置、设备和存储介质,解决串口在通信过程因突发事件导致系统出现隐患,以及通过软件设置等待时间影响通信效率的问题。
本申请提供一种串行通信保护方法,所述方法用于串行通信接口模块,所述方法包括:
基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,并将所述串行通信接口模块通信的目标寄存器在所述CMD阶段进行数据更新update到所述串行通信接口;
所述目标寄存器在update之后,当接收到突发事件对所述目标寄存器的有效电平信号时,将所述串行通信接口模块内部设置的Lock信号同步拉高,对所述有效电平信号进行锁存;所述有效电平信号对应所述目标寄存器的目标比特位;
当所述CRC校验阶段完成时,判断所述有效电平信号是否满足电平翻转条件,并在结束本通信周期后将所述Lock信号拉低失效;所述Lock信号在满足电平翻转条件时锁定有效电平信号,阻止清零操作,将出现突发事件和满足翻转条件的情况记录到所述串行通信接口模块内部设置的Lock状态寄存器中保存;所述有效电平信号的电平翻转条件用于表征对所述目标比特位执行清除操作,所述Lock状态寄存器的记录操作用于表征在对所述目标比特位执行清除操作前发生突发事件;
当所述CRC校验阶段完成,且所述Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作,在下一通信周期内,基于该清除操作对所述目标比特位清零;其中,所述目标指令执行周期内,所述有效电平信号锁存期间的清除操作无效,本周期结束后解除锁定。
具体的,所述ADDR阶段、所述CMD阶段、所述DATA阶段和所述CRC校验阶段构成一个通信周期;
当所述串行通信接口模块未接收所述目标指令时,所述串行通信接口处于IDLE状态,接收到所述目标指令时,进入ADDR阶段。
具体的,
基于所述目标指令的清除操作对应为读清操作或写清操作;
当执行所述目标指令不含读清和写清操作时,在所述CRC校验阶段完成后,不改变所述有效电平信号;当执行所述目标指令包含有读清操作或写清操作时,在所述CRC校验阶段完成后,所述有效电平信号解除锁存,本执行周期内读清或写清操作无效。
具体的,当突发事件在update之前到达,控制所述有效电平信号和所述Lock信号在所述DATA阶段和所述CRC校验阶段内维持低电平。
具体的,当所述CRC校验阶段完成,且所述Lock状态寄存器未执行记录操作时,直接根据记录的所述有效电平信号值响应突发事件。
另一方面,本申请提供一种串行通信保护装置,所述装置用于串行通信接口模块,所述装置包括:
第一执行模块,基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,并将所述串行通信接口模块通信的目标寄存器在所述CMD阶段进行数据更新update到所述串行通信接口;
第二执行模块,用于所述目标寄存器在update之后,当接收到突发事件对所述目标寄存器的有效电平信号时,将所述串行通信接口模块内部设置的Lock信号同步拉高,对所述有效电平信号进行锁存;所述有效电平信号对应所述目标寄存器的目标比特位;
记录模块,用于当所述CRC校验阶段完成时,判断所述有效电平信号是否满足电平翻转条件,并在结束本通信周期后将所述Lock信号拉低失效;所述Lock信号在满足电平翻转条件时锁定有效电平信号,阻止清零操作,将出现突发事件和满足翻转条件的情况记录到所述串行通信接口模块内部设置的Lock状态寄存器中保存;所述有效电平信号的电平翻转条件用于表征对所述目标比特位执行清除操作,所述Lock状态寄存器的记录操作用于表征在对所述目标比特位执行清除操作前发生突发事件;
执行模块,用于当所述CRC校验阶段完成,且所述Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作;其中,所述目标指令执行周期内,所述有效电平信号锁存期间的清除操作无效,本周期结束后解除对所述有效电平信号的锁定,在下一通信周期内,基于该清除操作对所述目标比特位清零。
又一方面,本申请提供一种计算机设备,所述计算机设备包括处理器和存储器,所述存储器存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述任一方面所述的串行通信保护方法。
又一方面,一种计算机可读存储介质,所述计算机可读存储介质存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述任一方面所述的串行通信保护方法。
本申请实施例提供的技术方案带来的有益效果至少包括:通过对传统的串行通信进行改进,在模块内加入跟随有效电平信号同步触发的Lock信号,将其在发生突发事件时及时锁存,在通信结束对目标比特位执行清除操作时,锁住寄存器目标比特位信号,禁止其发生翻转。从寄存器角度来看,能够让寄存器在一个通信周期结束后仅检测到一次信号翻转。同时配合在模块内加入的Lock状态寄存器记录发生突发事件后有无对目标比特位清零的情况,以此输出正确的寄存器信号,维持芯片和系统的正常运行,该过程从底层硬件出发进行设置,在不改变芯片架构的情况下,消除了通过上层软件设置串行通信的等待时间,从而提升了串行通信效率。
附图说明
图1是串行通信过程目标有效电平信号值变化情况示意图;
图2是相关技术中采用软件调制等待时间进行串行通信的原理示意图;
图3 是本申请实施例提供的串行通信保护方法的流程图;
图4是一种加入Lock信号后目标有效电平信号值变化情况示意图;
图5是另一种加入Lock信号后目标有效电平信号值变化情况示意图;
图6是该串行通信保护方法的算法流程图;
图7是本申请实施例提供的串行通信保护装置的结构图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
在本文中提及的“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
图1是串行通信过程目标有效电平信号值变化情况示意图,假设串行通信接口模块在接收目标寄存器后执行相应的四个通信周期,且在执行到CMD阶段时目标寄存器进行update数据更新(update数据更新是目标寄存器相应数据必须执行的一项操作步骤,基于ADDR阶段确定操作地址,然后对目标寄存器地址进行数据更新,然后才能进入到DATA阶段时,按位执行串行通信的数据读写操作)。若串行通信接口在执行到DATA阶段过程中出现突发事件,则有效电平信号Reg_data x会发生信号翻转,也就是从低电平变为高电平。突发事件可以是任何引发有效电平信号变化的事件,且Reg_data x信号对应的是目标寄存器的某个目标比特位。例如检测到电源电压满足异常检测标准,在系统满足电源电压检测异常条件时(也即条件1满足),32位寄存器的第x位产生触发信号,也即Reg_data x产生变化。因为在update之后发生,目标寄存器已更新到串行通信接口,虽然该触发信号不会对DATA阶段和CRC阶段产生影响(实际上二者彼此独立,互不干扰)。但是在对该目标指令的通信收尾时,可能会将该Reg_data x信号清零(也就是条件2满足),该条件2基于目标指令决定,在执行目标指令时包含有对该Reg_data x信号清零的操作时,就会在CRC校验阶段完成时执行。从通信周期上看,该Reg_data x信号在一个通信周期内进行了两次信号翻转,突发事件产生的有效电平信号翻转被抵消。而对于该目标寄存器来说,该目标寄存器在这个通信周期结束后并未发现该别该Reg_data x信号发生翻转迹象,也就等同于图1中Reg_data x’的信号变化曲线,表现为并未发现电源电压异常事件。但事实上,若该突发事件是芯片或系统必须要处理的重要操作,图1中出现Reg_data x’信号变化曲线的情况则是致命的,例如导致芯片电源模块损坏或导致芯片或系统死机。
在一些芯片系统工程中,都未对底层串口模块进行改动,而是设置上层软件来阶段并调试硬件的通信进程。在突发事件发生后由软件接管决策,确定该事件到达目标寄存器的时间,若串行通信接口和目标寄存器正在进行数据通信,则在一个通信周期完成(完成当前CRC校验阶段)后设置等待时间,该等待时间是为了让程突发事件到达,触发对应的Reg_data x信号,可以让目标寄存器有选择的处理该突发事件。如图2所示,在T1时刻发生突发事件并告知上层软件,此时串行通信执行到DATA阶段,在T2时刻完成一个通信周期。该突发事件在T3时刻送达目标寄存器,并引起Reg_data x信号翻转,同时设置T2到T4的等待时间,确保能够记录或响应该突发事件。T4时刻后执行下一个指令的通信周期(进入ADDR阶段)。T2到T4的时间长度由上层软件设置,例如xxxx软件设置的等待时间为10ms。这种等待突发事件发生后,再发起特殊的读/写操作,避免突发事件产生的有效电平信号翻转被抵消,但是将通信周期割裂增加时隙,影响了整体通信效率。
基于上述情况存在的问题,本申请对串行通信模块串行通信接口模块进行改进,具体是在模块内部设置锁存有效电平信号的Lock信号,以及记录同时满足条件1(突发事件)和条件2(清除操作)情况的Lock状态寄存器。
如图3所示,是本申请实施例提供的串行通信保护方法的流程图,包括如下步骤:
步骤301,基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,且与串行通信接口模块通信的目标寄存器在CMD阶段进行数据更新到串行通信接口。
串行通信根据协议分成ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,这些执行阶段在时间上连续,构成一个完整的通信周期。当串行通信接口模块未接目标指令时,串行通信接口(芯片)处于IDLE状态,接收到目标指令时,进入ADDR阶段。
在串行通信接口模块执行目标指令过程中,会控制串行通信接口按照规定的通信协议执行,且目标寄存器在CMD阶段将数据update到串口通信接口,同时会将与之相关的有效电平信号进行清零。若突发事件在update之前到来,目标寄存器的各个触发信号位还可以正常进行数据或信号传递,并不会影响寄存器接收,这样在update之后的有效电平信号时钟保持低电平状态,寄存器始终都处于正常运作状态。以下内容将以update之后发生突发事件进行说明。
步骤302,目标寄存器在update之后,响应于接收到突发事件的有效电平信号,将串行通信接口模块内部设置的Lock信号同步拉高,对有效电平信号进行锁存。
Lock信号单独设立在串行通信接口模块中,基于突发事件产生高电平信号判断,所以在模块接收到有效电平信号时同步拉高Lock信号的信号值,具体参见图4中Lock信号。Lock信号存在的意义是为了条件2的产生对目标比特位造成影响,所以将其锁住,确保其不发生改变。当然,若整个通信周期内都不发生突发信号时,则各个电平信号不发生改变。此处所说的突发事件泛指在通信过程中目标寄存器的某个或多个目标比特位基于一些信号发生变化。
步骤303,当于CRC校验阶段完成时,结束本次通信,判断有效电平信号是否满足电平翻转条件,并将Lock信号拉低失效;在满足电平翻转条件时,将出现突发事件和满足翻转条件的情况记录到串行通信接口模块内部设置的Lock状态寄存器中保存。
Lock信号始于有效电平信号并终于通信周期结束,也就是在CRC校验完成后自动拉低成为低电平失效,而Reg_data x信号是基于Lock信号的上升沿锁存,即使在Lock信号在下降沿拉低后仍然保持Reg_data x信号的锁存状态。
本方案中在Lock信号拉低失效时,也即CRC校验阶段收尾时判断寄存器触发信号是否满足电平翻转条件,电平翻转条件基于目标指令的执行状态决定。当执行目标指令包含有对目标比特位执行读清操作或写清操作时,在CRC校验阶段完成后,必然会拉低寄存器触发信号。对于Lock信号来说,因为是周期性设置的,所以在本次通信周期结束后自动拉低失效。
同理的,如图5所示,当执行目标指令不含读清或写清操作时,在CRC校验阶段完成后,Lock信号照常拉低失效。这样达到的效果是,无论是发生或不发生目标比特位执行清除操作。在Lock信号拉高有效时,即已经在本通信周期内update之后检测到突发事件,目标比特位的电平信号已经翻转,需要锁存住目标比特位的电平信号,不管当前执行的目标指令是否包含有对目标比特位执行读清操作或写清操作。而在Lock信号拉低失效时,不会对目标寄存器产生任何影响。
事实上,对于突发事件是必须要被检测到的情况,在发生突发事件,同时又在该通信结束时发生清零操作的情况是有安全隐患的,为了确保数据通信过程准确记录该并响应该突事件,还在串行通信接口模块内部设置了Lock状态寄存器,该Lock状态寄存器的记录操作用于记录本通信周期内update之后是否发生了突发事件,且需要对目标比特位的清零操作。芯片或系统可以通过该Lock状态寄存器的记录操作确定输出的寄存器信号变化值。
步骤304,当CRC校验阶段完成,且Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作,在下一通信周期内,基于该清除操作对目标比特位清零。
当CRC校验阶段完成,且Lock状态寄存器未执行记录操作时,直接根据记录的有效电平信号值响应突发事件。
当CRC校验阶段完成,且Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及读清操作或写清操作,并在CRC校验完成后执行该读清操作或写清操作,以及响应突发事件。
在采用上述方案设置的串行通信保护方法后,对于当前通信周期发生突发事件造成的有效电平信号锁存问题,锁存期间的读清或写清无效,而在通信结束后并未执行真正的清零操作,所以读清操作或写清操作可以在下一次通信周期内恢复,基于目标指令再次发起读清操作或写清操作,就能对目标比特位清零。
图6是该串行通信保护方法的算法流程图,用于串行通信接口模块。当模块未接收目标指令时,接口处于IDLE状态,在接口接收到目标指令并执行后,依次经历ADDR阶段、CMD阶段(该阶段update)、DATA阶段。在DATA阶段过程中需要监测条件1(突发事件对应有效电平信号的电平状态),在发生时间Reg_data x翻转,同时拉高Lock信号;若不发生则继续进入到CRC校验阶段。在CRC校验阶段监测是否需要执行读清或写清操作(条件2),在不发生条件2时直接拉低Lock信号,将其失效;在发生条件2时,进一步判断当前Lock信号的电平状态,当Lock=1高电平时,将其记录到状态寄存器Reg_status,然后拉低Lock信号,将其失效,否则直接判断CRC校验结果。在CRC校验阶段,只有在校验正确时才会在结束时进行条件2的判断,若校验失败则判断接口处于error状态,直接拉低lock信号结当前通信周期。
综上所述,本申请通过对传统的串行通信进行改进,在模块内加入跟随有效电平信号同步触发的Lock信号,将其在发生突发事件时及时锁存,在通信结束对目标比特位执行清除操作时,锁住有效电平信号,禁止其发生翻转。保证目标寄存器因突发事件产生的变化在下一个通讯周期时在串口总线上体现,避免检测不到突发事件而导致系统崩溃的情况。从寄存器角度来看,能够让寄存器在一个通信周期结束后仅检测到一次信号翻转。同时配合在模块内加入的Lock状态寄存器记录操作在对目标比特位执行清除操作时发生突发事件的情况进行记录,以此输出正确的寄存器信号,维持芯片和系统的正常运行,该过程从底层硬件出发进行设置,在不改变芯片架构的情况下,消除了通过上层软件设置串行通信的等待时间,从而提升了串行通信效率。
图7是本申请实施例提供的串行通信保护装置的结构图,所述装置包括:
第一执行模块701,用于基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,并将所述串行通信接口模块通信的目标寄存器在所述CMD阶段进行数据更新update到所述串行通信接口;
第二执行模块702,用于所述目标寄存器在update之后,当接收到突发事件对所述目标寄存器的有效电平信号时,将所述串行通信接口模块内部设置的Lock信号同步拉高,对所述有效电平信号进行锁存;所述有效电平信号对应所述目标寄存器的目标比特位;
记录模块703,用于当所述CRC校验阶段完成时,判断所述有效电平信号是否满足电平翻转条件,并在结束本通信周期后将所述Lock信号拉低失效;所述Lock信号在满足电平翻转条件时锁定有效电平信号,阻止清零操作,将出现突发事件和满足翻转条件的情况记录到所述串行通信接口模块内部设置的Lock状态寄存器中保存;所述有效电平信号的电平翻转条件用于表征对所述目标比特位执行清除操作,所述Lock状态寄存器的记录操作用于表征在对所述目标比特位执行清除操作前发生突发事件;
执行模块704,用于当所述CRC校验阶段完成,且所述Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作;其中,所述目标指令执行周期内,所述有效电平信号锁存期间的清除操作无效,本周期结束后解除对所述有效电平信号的锁定,在下一通信周期内,基于该清除操作对所述目标比特位清零。
本申请还提供一种计算机设备,所述计算机设备包括处理器和存储器,所述存储器存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述任一方面所述的串行通信保护方法。
本申请还提供一种计算机可读存储介质,所述计算机可读存储介质存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现上述任一方面所述的串行通信保护方法。
以上对本发明的较佳实施例进行了描述;需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容;因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种串行通信保护方法,其特征在于,所述方法用于串行通信接口模块,所述方法包括:
基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,并将所述串行通信接口模块通信的目标寄存器在所述CMD阶段进行数据更新update到所述串行通信接口;
所述目标寄存器在update之后,当接收到突发事件对所述目标寄存器的有效电平信号时,将所述串行通信接口模块内部设置的Lock信号同步拉高,对所述有效电平信号进行锁存;所述有效电平信号对应所述目标寄存器的目标比特位;
当所述CRC校验阶段完成时,判断所述有效电平信号是否满足电平翻转条件,并在结束本通信周期后将所述Lock信号拉低失效;所述Lock信号在满足电平翻转条件时锁定有效电平信号,阻止清零操作,将出现突发事件和满足翻转条件的情况记录到所述串行通信接口模块内部设置的Lock状态寄存器中保存;所述有效电平信号的电平翻转条件用于表征对所述目标比特位执行清除操作,所述Lock状态寄存器的记录操作用于表征在对所述目标比特位执行清除操作前发生突发事件;
当所述CRC校验阶段完成,且所述Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作,在下一通信周期内,基于该清除操作对所述目标比特位清零;其中,所述目标指令执行周期内,所述有效电平信号锁存期间的清除操作无效,本周期结束后解除锁定。
2.根据权利要求1所述的串行通信保护方法,其特征在于,所述ADDR阶段、所述CMD阶段、所述DATA阶段和所述CRC校验阶段构成一个通信周期;
当所述串行通信接口模块未接收所述目标指令时,所述串行通信接口处于IDLE状态,接收到所述目标指令时,进入ADDR阶段。
3.根据权利要求1所述的串行通信保护方法,其特征在于,基于所述目标指令的清除操作对应为读清操作或写清操作;
当执行所述目标指令不含读清和写清操作时,在所述CRC校验阶段完成后,不改变所述有效电平信号;当执行所述目标指令包含有读清操作或写清操作时,在所述CRC校验阶段完成后,所述有效电平信号解除锁存,本执行周期内读清或写清操作无效。
4.根据权利要求1所述的串行通信保护方法,其特征在于,当突发事件在update之前到达,控制所述有效电平信号和所述Lock信号在所述DATA阶段和所述CRC校验阶段内维持低电平。
5.根据权利要求3所述的串行通信保护方法,其特征在于,当所述CRC校验阶段完成,且所述Lock状态寄存器未执行记录操作时,根据记录的所述有效电平信号值响应突发事件。
6.一种串行通信保护装置,其特征在于,所述装置用于串行通信接口模块,所述装置包括:
第一执行模块,基于目标指令控制串行通信接口依次进入ADDR阶段、CMD阶段、DATA阶段和CRC校验阶段,并将所述串行通信接口模块通信的目标寄存器在所述CMD阶段进行数据更新update到所述串行通信接口;
第二执行模块,用于所述目标寄存器在update之后,当接收到突发事件对所述目标寄存器的有效电平信号时,将所述串行通信接口模块内部设置的Lock信号同步拉高,对所述有效电平信号进行锁存;所述有效电平信号对应所述目标寄存器的目标比特位;
记录模块,用于当所述CRC校验阶段完成时,判断所述有效电平信号是否满足电平翻转条件,并在结束本通信周期后将所述Lock信号拉低失效;所述Lock信号在满足电平翻转条件时锁定有效电平信号,阻止清零操作,将出现突发事件和满足翻转条件的情况记录到所述串行通信接口模块内部设置的Lock状态寄存器中保存;所述有效电平信号的电平翻转条件用于表征对所述目标比特位执行清除操作,所述Lock状态寄存器的记录操作用于表征在对所述目标比特位执行清除操作前发生突发事件;
执行模块,用于当所述CRC校验阶段完成,且所述Lock状态寄存器执行记录操作时,基于执行记录操作确定突发事件及待执行的清除操作;其中,所述目标指令执行周期内,所述有效电平信号锁存期间的清除操作无效,本周期结束后解除对所述有效电平信号的锁定,在下一通信周期内,基于该清除操作对所述目标比特位清零。
7.一种计算机设备,其特征在于,所述计算机设备包括处理器和存储器;所述存储器存储有至少一条指令,所述至少一条指令用于被所述处理器执行以实现如权利要求1至5任一所述的串行通信保护方法。
8.一种计算机可读存储介质,其特征在于,所述存储介质存储有至少一条指令,所述至少一条指令用于被处理器执行以实现如权利要求1至5任一所述的串行通信保护方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310564956.3A CN116340241B (zh) | 2023-05-19 | 2023-05-19 | 串行通信保护方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310564956.3A CN116340241B (zh) | 2023-05-19 | 2023-05-19 | 串行通信保护方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116340241A CN116340241A (zh) | 2023-06-27 |
CN116340241B true CN116340241B (zh) | 2023-08-01 |
Family
ID=86882606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310564956.3A Active CN116340241B (zh) | 2023-05-19 | 2023-05-19 | 串行通信保护方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116340241B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220585A (en) * | 1991-02-07 | 1993-06-15 | Nec Corporation | Serial clock generating circuit |
CN103209023A (zh) * | 2013-04-15 | 2013-07-17 | 浙江工业大学 | 可自动锁定和控制突发发光的智能化onu光收发模块 |
CN205959200U (zh) * | 2016-06-20 | 2017-02-15 | 昆山龙腾光电有限公司 | 用于i2c总线数据传输的锁存电路 |
CN107844068A (zh) * | 2016-09-18 | 2018-03-27 | 北京航空航天大学 | 仿真转台信号处理装置和方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6765851B2 (ja) * | 2016-05-13 | 2020-10-07 | キヤノン株式会社 | データ処理装置および画像形成装置 |
-
2023
- 2023-05-19 CN CN202310564956.3A patent/CN116340241B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220585A (en) * | 1991-02-07 | 1993-06-15 | Nec Corporation | Serial clock generating circuit |
CN103209023A (zh) * | 2013-04-15 | 2013-07-17 | 浙江工业大学 | 可自动锁定和控制突发发光的智能化onu光收发模块 |
CN205959200U (zh) * | 2016-06-20 | 2017-02-15 | 昆山龙腾光电有限公司 | 用于i2c总线数据传输的锁存电路 |
CN107844068A (zh) * | 2016-09-18 | 2018-03-27 | 北京航空航天大学 | 仿真转台信号处理装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116340241A (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5203967B2 (ja) | メモリ障害を処理するために、センサーネットワークで使用可能な方法及びシステム | |
US7085959B2 (en) | Method and apparatus for recovery from loss of lock step | |
WO2019136595A1 (zh) | 处理i2c总线死锁的方法、电子设备和通信系统 | |
US20090144524A1 (en) | Method and System for Handling Transaction Buffer Overflow In A Multiprocessor System | |
US20210342234A1 (en) | Error recovery method and apparatus | |
JP2006164277A (ja) | プロセッサにおけるエラー除去装置および方法,プロセッサ | |
CN111104272B (zh) | 一种基于rx和tx的can总线控制器测试方法 | |
CN111007763B (zh) | 一种iic总线解锁的控制方法 | |
CN116340241B (zh) | 串行通信保护方法、装置、设备及存储介质 | |
US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
US7500021B2 (en) | Operation mode control circuit, microcomputer including the same, and control system using the microcomputer | |
US20090049336A1 (en) | Processor controller, processor control method, storage medium, and external controller | |
CN115576734B (zh) | 一种多核异构日志存储方法和系统 | |
JP2001202295A (ja) | サブシステム | |
US20040219739A1 (en) | Electronic circuit assembly comprising means for decontaminating error-contaminated parts | |
US11249872B1 (en) | Governor circuit for system-on-chip | |
US7243257B2 (en) | Computer system for preventing inter-node fault propagation | |
JP3139738B2 (ja) | 論理回路 | |
US10983879B1 (en) | System and method for managing recovery of multi-controller NVMe drives | |
JP2002229811A (ja) | 論理分割システムの制御方法 | |
JP2001005720A (ja) | 共有メモリアクセス管理装置 | |
JPH09160840A (ja) | バス通信装置 | |
US7568121B2 (en) | Recovery from failure in data storage systems | |
JP3951371B2 (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
JP2000172575A (ja) | メモリーバックアップシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |