CN116325493A - 多赫蒂放大器 - Google Patents

多赫蒂放大器 Download PDF

Info

Publication number
CN116325493A
CN116325493A CN202080105811.1A CN202080105811A CN116325493A CN 116325493 A CN116325493 A CN 116325493A CN 202080105811 A CN202080105811 A CN 202080105811A CN 116325493 A CN116325493 A CN 116325493A
Authority
CN
China
Prior art keywords
delay circuit
phase delay
output
circuit
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105811.1A
Other languages
English (en)
Inventor
佐佐木善伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116325493A publication Critical patent/CN116325493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

一种多赫蒂放大器，通过第一输入相位延迟电路(2)、载波放大器(4)和第二输出相位延迟电路(7)的路径的通过相位、与通过第二输入相位延迟电路(3)、峰值放大器(5)和第二输出相位延迟电路(7)的路径的通过相位在工作频带上相同。从第一晶体管(10)观察第一晶体管(10)的漏极侧的寄生电容与第一输出相位延迟电路(6)在工作频带的中心频率处构成90度线路。从第二晶体管(12)观察第二晶体管(12)的漏极侧的寄生电容与第二输出相位延迟电路(7)在中心频率处构成0度线路。峰值放大器(5)截止时从合成点(13)观察的由第二晶体管(12)和第二输出相位延迟电路(7)构成的电路的电纳除以频率得到的值相对于频率具有正的斜率。

Description

多赫蒂放大器
技术领域
本公开涉及小型且能够进行宽频带工作的多赫蒂放大器。
背景技术
在近年的地面微波通信以及移动体通信中，多使用信号的多重化、多个信道的公共放大。在该情况下，由于对信号进行放大的放大器的饱和输出功率与信号的峰值功率之差增加，因此信号失真增加，放大器的工作效率降低。因此，为了在峰值功率与平均功率之差较大的情况下也使放大器高效率地工作，有时使用以多赫蒂放大器为代表的负载调制放大器。
在多赫蒂放大器中，输入的高频输入信号被分配为两个信号，一方被输入载波放大器，另一方被输入峰值放大器。载波放大器例如以A级或AB级偏置进行工作，始终对输入信号进行放大。另一方面，峰值放大器以C级偏置进行工作，对规定功率以上的输入信号进行放大。在输入信号较小时，峰值放大器不进行工作，因此从合成点观察的峰值放大器的阻抗大致开放。此时，载波放大器的输出阻抗通过相位延迟电路来调制而成为数倍，饱和输出变低，但高效率地工作。
另外，由于在高输出时峰值放大器也工作，因此可以观察作在合成点的阻抗被分割为载波放大器侧和峰值放大器侧。因此，载波放大器侧的在合成点的阻抗变高。伴随于此，晶体管的输出阻抗变低，因此输出功率变大。
最近，随着移动体通信的进一步发展，出现了如以5G为代表那样使多个放大器在天线的一个面上排列进行工作的系统，因此进一步要求小型且宽频带的多赫蒂放大器。例如提出有通过积极地使用晶体管的漏极侧的寄生电容来减少构成要素个数，由此实现了小型化的多赫蒂放大器(例如参照专利文献1)。另外，为了实现宽频带工作，还提出了在峰值放大器的输出电路中从漏电极观察配置有n×180度的线路，并在载波放大器的输出电路配置有(n-1)×180+90度的线路的多赫蒂放大器。
专利文献1：日本特开2010-50611号公报
在使用了晶体管的寄生电容的现有的多赫蒂放大器中，由于电路要素少，因此难以实现宽频带工作。另外，在峰值放大器侧和载波放大器侧配置有线路的多赫蒂放大器中，电路尺寸非常大。因此，以往难以得到小型且宽频带的多赫蒂放大器。
发明内容
本公开是为了解决上述那样的课题所做出的，其目的在于得到小型且能够进行宽频带工作的多赫蒂放大器。
本公开的多赫蒂放大器的特征在于，具备：分配器，其将输入信号分配为第一以及第二输入信号；第一输入相位延迟电路，其使所述第一输入信号延迟；第二输入相位延迟电路，其使所述第二输入信号延迟；载波放大器，其具有对所述第一输入相位延迟电路的输出信号进行放大的第一晶体管；峰值放大器，其具有对所述第二输入相位延迟电路的输出信号进行放大的第二晶体管；第一输出相位延迟电路，其使所述载波放大器的输出信号延迟；第二输出相位延迟电路，其使所述峰值放大器的输出信号延迟；以及阻抗变换电路，其对所述第一输出相位延迟电路的输出与所述第二输出相位延迟电路的输出的合成点的输出阻抗进行变换，通过所述第一输入相位延迟电路、所述载波放大器和所述第二输出相位延迟电路的路径的通过相位、与通过所述第二输入相位延迟电路、所述峰值放大器和所述第二输出相位延迟电路的路径的通过相位在工作频带上相同，从所述第一晶体管观察，所述第一晶体管的漏极侧的寄生电容和所述第一输出相位延迟电路在所述工作频带的中心频率处构成90度线路，从所述第二晶体管观察，所述第二晶体管的漏极侧的寄生电容和所述第二输出相位延迟电路在所述中心频率处构成0度线路，所述峰值放大器截止时从所述合成点观察的由所述第二晶体管和所述第二输出相位延迟电路构成的电路的电纳除以频率所得到的值相对于频率具有正的斜率。
在本公开中，载波放大器的第一晶体管的漏极侧的寄生电容和第一输出相位延迟电路构成90度线路，峰值放大器的第二晶体管的漏极侧的寄生电容和第二输出相位延迟电路构成0度线路。这样，积极地使用晶体管的寄生电容而减少了构成要素个数。另外，由于不包含电长度较长的线路，因此电路小型。另外，峰值放大器截止时从合成点观察的由第二晶体管和第二输出相位延迟电路构成的电路的电纳除以频率所得到的值相对于频率具有正的斜率。由此，能够将载波放大器侧和峰值放大器侧的相位差在宽频带上抑制为较小。因此，在饱和工作时和补偿工作时的双方，都能够得到宽频带特性。
附图说明
图1是表示实施方式1的多赫蒂放大器的电路图。
图2是表示由实施方式1的第二晶体管和第二输出相位延迟电路构成的电路的电纳除以频率所得到的值的频率依赖性的图。
图3是表示实施方式1的多赫蒂放大器在饱和工作时的载波放大器的输出电路的电路图。
图4是表示补偿电路的具体例的图。
图5是表示载波放大器的输出电路不包含补偿电路时在饱和时的特性的图。
图6是表示载波放大器的输出电路不包含补偿电路时在补偿时的特性的图。
图7是表示载波放大器的输出电路包含补偿电路时在饱和时的特性的图。
图8是表示载波放大器的输出电路包含补偿电路时在补偿时的特性的图。
图9是用于说明饱和时的载波放大器和峰值放大器的举动的图。
图10是表示实施方式1的多赫蒂放大器的具体例的电路图。
图11是表示实施方式1的多赫蒂放大器的具体例的电路图。
图12是用于说明补偿时的载波放大器和峰值放大器的举动的图。
图13是表示实施方式1的多赫蒂放大器的输出电路在饱和状态时的频带特性的图。
图14是表示实施方式1的多赫蒂放大器的输出电路在补偿工作时的频带特性的图。
图15是表示现有的多赫蒂放大器在补偿时的频带特性的图。
图16是表示实施方式2的第二输出相位延迟电路的电纳除以频率所得到的值的频率依赖性的图。
图17是表示饱和输出时的实施方式2的输出电路的等价电路的图。
图18是表示补偿时的实施方式2的输出电路的等价电路的图。
图19是表示实施方式3的多赫蒂放大器的输出电路的图。
图20是表示实施方式3的多赫蒂放大器的第一输出相位延迟电路的通过特性的图。
图21是表示实施方式4的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。
图22是表示实施方式5的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。
图23是表示实施方式4的多赫蒂放大器的通过特性的图。
图24是表示实施方式4的多赫蒂放大器的电纳除以频率所得到的值的频率依赖性的图。
图25是表示实施方式6的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。
具体实施方式
参照附图对实施方式的多赫蒂放大器进行说明。存在对相同或对应的构成要素标注相同的附图标记并省略反复说明的情况。
实施方式1.
图1是表示实施方式1的多赫蒂放大器的电路图。分配器1、第一输入相位延迟电路2、第二输入相位延迟电路3、载波放大器4、峰值放大器5、第一输出相位延迟电路6、第二输出相位延迟电路7、阻抗变换电路8被形成在高频基板上。
分配器1将来自输入端子IN的输入信号分配给载波放大器4以及峰值放大器5，以使功率成为所希望的值。输入信号的平均功率与峰值功率之差越大，该分配比越大。在此，将分配给载波放大器4的第一输入信号的功率与分配给峰值放大器5的第二输入信号的功率之比设为1∶n(＝1.4)。载波放大器4例如以A级或AB级偏置进行工作，始终对输入信号进行放大。峰值放大器5以C级偏置进行工作，放大规定功率以上的输入信号。
第一输入相位延迟电路2使第一输入信号延迟而将其输入载波放大器4。第二输入相位延迟电路3使第二输入信号延迟而将其输入峰值放大器5。载波放大器4具有输入匹配电路9和第一晶体管10。峰值放大器5具有输入匹配电路11和第二晶体管12。第一晶体管10以及第二晶体管12例如是FET(Field effect transistor：场效应晶体管)。
第一晶体管10对经由输入匹配电路9输入了的第一输入相位延迟电路2的输出信号进行放大。第二晶体管12对经由输入匹配电路11输入了的第二输入相位延迟电路3的输出信号进行放大。
第一输出相位延迟电路6使载波放大器4的输出信号延迟。第二输出相位延迟电路7使峰值放大器5的输出信号延迟。第一输出相位延迟电路6的输出端子和第二输出相位延迟电路7的输出端子在合成点13直接连接。在合成点13与输出端子OUT之间连接有阻抗变换电路8。阻抗变换电路8对第一输出相位延迟电路6的输出和第二输出相位延迟电路7的输出的合成点13的输出阻抗进行变换。
在载波放大器4和峰值放大器5都工作的情况下，需要极力减小在工作频带内通过载波放大器4的路径和通过峰值放大器5的路径的通过相位之差。因此，在第一输入相位延迟电路2以及第二输入相位延迟电路3中设置有在饱和工作时从输入端子IN通过载波放大器4侧到达合成点13的路径与从输入端子IN通过峰值放大器5侧到达合成点13的路径的通过相位之差在宽频带中变小那样的校正电路(未图示)。因此，通过第一输入相位延迟电路2、载波放大器4和第二输出相位延迟电路7的路径的通过相位、与通过第二输入相位延迟电路3、峰值放大器5和第二输出相位延迟电路7的路径的通过相位在工作频带中相同。
从第一晶体管10观察，第一晶体管10的漏极侧的寄生电容Cdsc和第一输出相位延迟电路6在工作频带的中心频率处构成90度线路。因此，不包含寄生电容Cdsc的第一晶体管10的输出信号与第一输出相位延迟电路6的输出信号的相位差在工作频带的中心频率fc上成为90度。此外，该相位差在实际设计中稍微偏离90度。特别是在使2倍波用电路最优化时，有时通过使该相位差从90度偏移一些而使特性变好。
从第二晶体管12观察，第二晶体管12的漏极侧的寄生电容Cdsp和第二输出相位延迟电路7在中心频率处构成0度线路。因此，不包含寄生电容Cdsp的第二晶体管12的输出信号与第二输出相位延迟电路7的输出信号的相位差在中心频率fc上成为0度。
构成第二输出相位延迟电路7，以使峰值放大器5截止时从合成点13观察的由第二晶体管12和第二输出相位延迟电路7构成的电路的电纳除以频率所得到的值相对于频率具有正的斜率。图2是表示实施方式1的由第二晶体管和第二输出相位延迟电路构成的电路的电纳除以频率所得到的值的频率依赖性的图。可知电纳除以频率所得到的值随着频率增加而增加。
图3是表示实施方式1的多赫蒂放大器在饱和工作时的载波放大器的输出电路的电路图。在多赫蒂放大器中，载波放大器4的输出电路的频率特性对放大器整体的频率特性产生影响。如果载波放大器4的输出电路的频带窄，则多赫蒂放大器整体的特性也成为频带窄，如果宽，则多赫蒂放大器整体的特性也成为频带宽。以下，作为例子，使用频率3.3GHz～3.7GHz的频带的多赫蒂放大器进行说明。
TC1表示不包含载波放大器4的第一晶体管10的寄生成分的本征漏极端的终端。TC2表示合成点13的终端。将终端TC1的阻抗调整为与Roc匹配，将终端TC2的阻抗调整为与Rjc匹配。Cdsc是载波放大器4的第一晶体管10的漏极端的寄生电容。补偿电路Cmp1是相对于中心频率fc具有0度的通过相位并且电纳除以频率所得到的值相对于频率具有正的斜率那样的电路。由寄生电容Cdsc、第一输出相位延迟电路6、补偿电路Cmp1构成的电路调整为特性阻抗为
Figure BDA0004156716870000061
电长度在中心频率fc上与90度等价。
另一方面，在多赫蒂放大器的补偿工作时，峰值放大器5为截止状态，因此TC2的阻抗成为Rjc/(1+n)(其中，n为分配比)，TC1的阻抗成为Roc·(1+n)。
图4是表示补偿电路的具体例的图。左侧的具体例是并联的电感器，该电路的电纳除以频率f所得到的值成为-1/2πf2L。中央的具体例是短路短截线，该电路的电纳除以频率f所得到的值成为-1/Zlftan(kf)。右侧的具体例是分路的LC电路，该电路的电纳除以频率f所得到的值成为2πC/(1-4π2f2CL)。在任何情况下，电纳除以频率所得到的值都随着频率增加而增加。
图5是表示载波放大器的输出电路不包含补偿电路时在饱和时的特性的图。图6是表示载波放大器的输出电路不包含补偿电路时在补偿时的特性的图。可知在饱和时得到宽频带性能，但在补偿时成为窄频带。
图7是表示载波放大器的输出电路包含补偿电路时在饱和时的特性的图。图8是表示载波放大器的输出电路包含补偿电路时在补偿时的特性的图。可知在补偿时得到宽频带性能，但在饱和工作时成为窄频带。
根据以上可知，如果载波放大器的输出电路在补偿时包含补偿电路Cmp1，在饱和时不包含补偿电路Cmp1，则成为能够进行宽频带工作的多赫蒂放大器。
接下来，说明实施方式1的多赫蒂放大器的工作。图9是用于说明饱和时的载波放大器和峰值放大器的举动的图。TP1表示不包含峰值放大器5的第二晶体管12的寄生成分的本征漏极端的终端。TP2表示合成点13的终端。将终端TP1的阻抗调整为与Roc/n匹配，将终端TP2的阻抗调整为与Rjc/n匹配。Cdsp是峰值放大器5的第二晶体管12的漏极端的寄生电容。
在本实施方式中，调整了第一输入相位延迟电路2和第二输入相位延迟电路3的结构，以使通过第一输入相位延迟电路2、载波放大器4和第二输出相位延迟电路7的路径的通过相位、和通过第二输入相位延迟电路3、峰值放大器5和第二输出相位延迟电路7的路径的通过相位在工作频带中相同。由此，如图9所示，饱和时的工作可以认为是载波放大器4侧的电路和峰值放大器5侧的电路的并联工作。因此，由于在载波放大器4的路径中不包含补偿电路Cmp1，因此如图5所示那样，成为宽频带特性。
图10及图11是表示实施方式1的多赫蒂放大器的具体例的电路图。图中的第一输入相位延迟电路2、第二输入相位延迟电路3、第一输出相位延迟电路6、第二输出相位延迟电路7内的下层左侧的数字表示在中心频率fc上的通过相位。其右上的数字表示在下限频率fl上的通过相位从中心频率fc的偏差。右下的数字表示在上限频率fh上的通过相位从中心频率fc的偏差。在这些数字中，正值表示相位延迟，负值表示相位超前。在此，考虑补偿电路Po的频带内偏差为±5度的情况。
在图10中，在第一输入相位延迟电路2插入有补偿电路Ci。补偿电路Ci在中心频率fc上通过相位是0，在下限频率fl和上限频率fh上的相位偏差分别是-5度、+5度。补偿电路Ci能够通过并联连接的以fc共振的LC电路等来实现。频带内的偏差能够通过改变L与C的比率而容易进行调整。第二输入相位延迟电路3以及第一输出相位延迟电路6由90度线路构成。因为在3.3～3.7GHz的频带中非频带约占11％，因此频带内偏差大致为10度。若载波放大器4的通过相位和峰值放大器5的通过相位相同，则可以考虑输入相位延迟电路和输出相位延迟电路的相位。载波放大器4侧的第一输入相位延迟电路2和第一输出相位延迟电路6的延迟是90±10度。与此相对，峰值放大器5侧的第二输入相位延迟电路3和第二输出相位延迟电路7的延迟同样是90±10度。因此，由于载波放大器4和峰值放大器5以同相工作，因此能够认为是相互独立地工作。此时，由于在载波放大器4的第一输出相位延迟电路6中不包含补偿电路，因此能够实现宽频带工作。相同地，峰值放大器5侧也能够实现宽频带工作。
在图11中，在第一输入相位延迟电路2中使用了45度的高通滤波器(HPF)。在第二输入相位延迟电路3中使用了45度的低通滤波器(LPF)。HPF例如能够由并联的电感器和串联的电容器构成。LPF例如能够由并联的电容器和串联的电感器构成。LPF以及HPF的相位的频带内偏差成为90度移相器的一半左右。载波放大器4侧的第一输入相位延迟电路2和第一输出相位延迟电路6的延迟是45±7.5度。与此相对，峰值放大器5侧的第二输入相位延迟电路3和第二输出相位延迟电路7的延迟同样是45±7.5度。因此，由于载波放大器4和峰值放大器5以同相工作，因此能够相互独立地考虑。此时，由于在载波放大器4的第一输出相位延迟电路6中不包含补偿电路，因此能够实现宽频带工作。相同地，峰值放大器5侧也能够实现宽频带工作。
在LPF和HPF中，在第二输出相位延迟电路7中的偏差从±5度偏离的情况下，通过调整LPF和HPF的相位，能够调整相位偏差。例如，在第二输出相位延迟电路7中的偏差是±10度的情况下，省略LPF而使LPF的延迟为0度，并使HPF中的延迟为-90度。由此，载波放大器4侧的通过相位和峰值放大器5侧的通过相位成为0±10度，能够实现同相工作。另外，通过LPF、HPF以及共振电路的组合，能够应对各种各样的第二输出相位延迟电路7中的通过特性变化。
图12是用于说明补偿时的载波放大器和峰值放大器的举动的图。由于峰值放大器5的第二晶体管12是截止状态，因此终端TP1成为开放端。另外，当从合成点13观察时，由第二晶体管12的寄生电容Cdsp和第二输出相位延迟电路7构成的0度线路的电纳除以频率所得到的值随着频率增加而增加。因此，由于如图3所示那样成为附加有补偿电路Cmp1的状态，因此如图8所示那样，成为宽频带特性。
图13是表示实施方式1的多赫蒂放大器的输出电路在饱和状态时的频带特性的图。图14是表示实施方式1的多赫蒂放大器的输出电路在补偿工作时的频带特性的图。如果将宽频带性的标准设为通过特性恶化0.2dB的点，则可知两者都得到约1GHz的频带。
图15是表示现有的多赫蒂放大器在补偿时的频带特性的图。可知由于无法加入补偿电路因此通过特性恶化0.2dB的点的频带窄到500MHz。
如以上说明那样，在本实施方式中，载波放大器4的第一晶体管10的漏极侧的寄生电容和第一输出相位延迟电路6构成90度线路，峰值放大器5的第二晶体管12的漏极侧的寄生电容和第二输出相位延迟电路7构成0度线路。这样，积极地使用晶体管的寄生电容而减少了构成要素个数。另外，由于不包含电长度较长的线路，因此电路小型。
另外，峰值放大器5截止时从合成点13观察的由第二晶体管12和第二输出相位延迟电路7构成的电路的电纳除以频率所得到的值相对于频率具有正的斜率。由此，能够将载波放大器4侧和峰值放大器5侧的相位差在宽频带中抑制为较小。因此，在饱和工作时和补偿工作时的双方，都能够得到宽频带的特性。
实施方式2.
图16是表示实施方式2的第二输出相位延迟电路的电纳除以频率所得到的值的频率依赖性的图。在本实施方式中，设定了第二输出相位延迟电路7的电路结构，以使实施方式1的结构中的第二输出相位延迟电路7的电纳X除以频率所得到的值在中心频率fc上具有恒定的值。
图17是表示饱和输出时的实施方式2的输出电路的等价电路的图。调整了电路常量，以使载波放大器4的晶体管的寄生电容Cdsc、第一输出相位延迟电路6以及第一输出相位延迟电路6的电纳X1在中心频率处成为90度线路。调整了电路常量，以使峰值放大器5的晶体管的寄生电容Cdsp、第二输出相位延迟电路7以及第二输出相位延迟电路7的电纳X2在中心频率处成为0度线路。在此，电纳X1的值是X，电纳X2的值是-X，由于与合成点11相连，因此物理上不存在。载波放大器侧的电纳X1在等价电路上是峰值放大器侧输出延迟电路的一部分。另外，通过使载波放大器侧和峰值放大器侧的从输入到合成点的相位相同，如图17所示，作为独立的电路发挥功能。
图18是表示补偿时的实施方式2的输出电路的等价电路的图。峰值放大器5侧的第二晶体管12的寄生电容Cdsp、第二输出相位延迟电路7以及电纳X2作为补偿电路发挥功能。在此，电纳X1的值是X，电纳X2的值是-X，是相互抵消的关系。此外，电纳X1以及电纳X2是假想存在的，物理上并不存在。
本实施方式的功能与实施方式1相同，能够与实施方式1相同地在饱和工作时和补偿工作时的双方都得到宽频带特性。另外，由于不包含电长度较长的电路，载波放大器4和峰值放大器5共享恒定的电纳，因此电路小型。另外，电路结构的自由度增加，且能够调整电纳除以频率所得到的值的频率特性的斜率。
实施方式3.
图19是表示实施方式3的多赫蒂放大器的输出电路的图。第一输出相位延迟电路6具有导线W1、传输线路TL1、TL2、TL3、电容C1、C2。导线W1的一端与载波放大器4的第一晶体管10的漏极连接。传输线路TL1的一端与导线W1的另一端连接。传输线路TL2的一端与传输线路TL1的另一端连接。在电容C1与传输线路TL2的连接点连接有对第一晶体管10外加漏极电压的焊盘Vd＿C。DC切断用的电容C1连接在传输线路TL2的另一端与接地点之间。传输线路TL3的一端连接在传输线路TL1与传输线路TL2的连接部，传输线路TL3的另一端与合成点13连接。电容C2连接在传输线路TL3的另一端与接地点之间。传输线路TL1的长度比传输线路TL3的长度长。设定了电路，以使从第一晶体管10的漏极到合成点13的通过相位在中心频率fc上成为90度。
第二输出相位延迟电路7具有导线W2、传输线路TL4、TL5、电容C3、C4、C5。导线W2的一端与第二晶体管12的漏极连接。传输线路TL4的一端与导线W2的另一端连接。DC切断用的电容C3连接在传输线路TL4的另一端与接地点之间。在电容C3与传输线路TL4的连接点连接有对第二晶体管12外加漏极电压的焊盘Vd＿p。电容C4的一端连接在导线W2与传输线路TL4的连接点，电容C4的另一端与合成点13连接。传输线路TL5的一端与电容C4的另一端连接。DC切断用的电容C5连接在传输线路TL5的另一端与接地点之间。设定了电路，以使从第二晶体管12的漏极到合成点13的通过相位在中心频率fc上成为0度。
阻抗变换电路8具有传输线路TL6和电容C6、C7。传输线路TL6的一端与合成点13连接。电容C6连接在传输线路TL6的另一端与接地点之间。电容C7连接在传输线路TL6的另一端与输出端子OUT之间。
由于本实施方式的电路结构与实施方式1相同地发挥功能，因此能够得到与实施方式1相同的效果。另外，由于将传输线路TL1的长度设定为比传输线路TL3长，因此在第一输出相位延迟电路6中，也包含相位补偿电路的功能。图20是表示实施方式3的多赫蒂放大器的第一输出相位延迟电路的通过特性的图。在图中，特性a是传输线路L1的长度比传输线路L3长时的特性，特性b是传输线路L1的长度比传输线路L3短时的特性。可知若传输线路L1的长度比传输线路L3长，则第一输出相位延迟电路6本身宽频带化。
实施方式4.
图21是表示实施方式4的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。从实施方式3的第一输出相位延迟电路6中除去了电容C2，从第二输出相位延迟电路7中除去了传输线路TL5以及电容C5。通过调整电路常量，能够发挥与实施方式3相同的功能。和实施方式4比较，电路要素减少，因此能够进一步小型化。
实施方式5.
图22是表示实施方式5的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。在本实施方式中，将实施方式4的传输线路TL4置换成串联连接的两个传输线路TL41、TL42和在传输线路TL41、TL42的连接点与接地点之间连接的电容C31。
在上述实施方式4中，由于减少了电路要素，因此牺牲掉一些宽频带特性。宽频带特性能够通过减小、加长传输线路TL4的特性阻抗来维持宽频带性，但电路的尺寸变大。图23是表示实施方式4的多赫蒂放大器的通过特性的图。图24是表示实施方式4的多赫蒂放大器的电纳除以频率所得到的值的频率依赖性的图。频带比现有电路宽，但比实施方式1窄。这是因为峰值放大器5的输出电路的电纳除以频率所得到的值的斜率不充分。
与此相对，在本实施方式中，将实施方式4的传输线路TL4置换为传输线路TL41、TL42和电容C31。由此，由于能够增大峰值放大器5的输出电路的电纳除以频率所得到的值的斜率，因此能够得到与实施方式1同等的宽频带特性。此外，由传输线路TL41、TL42和电容C31构成的T型的传输线路被设定为在中心频率fc上的特性与实施方式3的传输线路TL4相同。
实施方式6.
图25是表示实施方式6的多赫蒂放大器的载波放大器和峰值放大器的输出电路的电路图。在实施方式5中，能够使宽频带性与实施方式3成为相同程度，但在频带外的通过损失变大。与此相对，在本实施方式中，将实施方式5的传输线路TL4以及电容C31置换成串联连接的多个传输线路TL41、TL42、TL43、和在相邻的传输线路的连接点与接地点之间分别连接的多个电容C31、C32。这样，通过使用多个电容，在频带附近不会产生不需要的共振，因此能够实现比实施方式5更宽频带的特性。其他结构及效果与实施方式1等相同。
附图标记说明：
1…分配器；2…第一输入相位延迟电路；3…第二输入相位延迟电路；4…载波放大器；5…峰值放大器；6…第一输出相位延迟电路；7…第二输出相位延迟电路；8…阻抗变换电路；10…第一晶体管；12…第二晶体管；13…合成点；C1、C2、C3、C4、C5、C31、C32…电容；TL1、TL2、TL3、TL4、TL5、TL41、TL42、TL43…传输线路；W1、W2…导线。

Claims (7)

1.一种多赫蒂放大器，其特征在于，具备：
分配器，其将输入信号分配为第一输入信号以及第二输入信号；
第一输入相位延迟电路，其使所述第一输入信号延迟；
第二输入相位延迟电路，其使所述第二输入信号延迟；
载波放大器，其具有对所述第一输入相位延迟电路的输出信号进行放大的第一晶体管；
峰值放大器，其具有对所述第二输入相位延迟电路的输出信号进行放大的第二晶体管；
第一输出相位延迟电路，其使所述载波放大器的输出信号延迟；
第二输出相位延迟电路，其使所述峰值放大器的输出信号延迟；以及
阻抗变换电路，其对所述第一输出相位延迟电路的输出与所述第二输出相位延迟电路的输出的合成点的输出阻抗进行变换，
通过所述第一输入相位延迟电路、所述载波放大器和所述第二输出相位延迟电路的路径的通过相位、与通过所述第二输入相位延迟电路、所述峰值放大器和所述第二输出相位延迟电路的路径的通过相位在工作频带上相同，
从所述第一晶体管观察，所述第一晶体管的漏极侧的寄生电容和所述第一输出相位延迟电路在所述工作频带的中心频率处构成90度线路，
从所述第二晶体管观察，所述第二晶体管的漏极侧的寄生电容和所述第二输出相位延迟电路在所述中心频率处构成0度线路，
所述峰值放大器截止时从所述合成点观察的由所述第二晶体管和所述第二输出相位延迟电路构成的电路的电纳除以频率所得到的值相对于频率具有正的斜率。
2.根据权利要求1所述的多赫蒂放大器，其特征在于，
所述第二输出相位延迟电路的电纳除以频率所得到的值在所述中心频率处具有恒定的值，
在从所述第二输出相位延迟电路减去所述电纳的电路中，通过相位在所述中心频率处为0度，
在对所述第一输出相位延迟电路附加有所述电纳的电路中，通过相位在所述中心频率处成为90度。
3.根据权利要求1或2所述的多赫蒂放大器，其特征在于，
所述第一输出相位延迟电路具有：
第一导线，其一端与所述第一晶体管的漏极连接；
第一传输线路，其一端与所述第一导线的另一端连接；
第二传输线路，其一端与所述第一传输线路的另一端连接；
第一电容，其连接在所述第二传输线路的另一端与接地点之间；
第三传输线路，其一端连接在所述第一传输线路与所述第二传输线路的连接部，另一端与所述合成点连接，
从所述第一晶体管的所述漏极到所述合成点的通过相位在所述中心频率处为90度，
所述第二输出相位延迟电路具有：
第二导线，其一端与所述第二晶体管的漏极连接；
第四传输线路，其一端与所述第二导线的另一端连接；
第二电容，其连接在所述第四传输线路的另一端与接地点之间；以及
第三电容，其一端连接在所述第二导线与所述第四传输线路的连接点，另一端与所述合成点连接，
从所述第二晶体管的所述漏极到所述合成点的通过相位在所述中心频率处为0度。
4.根据权利要求3所述的多赫蒂放大器，其特征在于，
所述第一传输线路的长度比所述第三传输线路的长度长。
5.根据权利要求3或4所述的多赫蒂放大器，其特征在于，
所述第一输出相位延迟电路还具有连接在所述第三传输线路的另一端与接地点之间的第四电容，
所述第二输出相位延迟电路还具有：第五传输线路，其一端与所述第三电容的所述另一端连接；以及第五电容，其连接在所述第五传输线路的另一端与接地点之间。
6.根据权利要求3或4所述的多赫蒂放大器，其特性在于，
所述第四传输线路具有串联连接的两个传输线路，
所述第二输出相位延迟电路还具有连接在所述两个传输线路的连接点与接地点之间的第六电容。
7.根据权利要求3或4所述的多赫蒂放大器，其特征在于，
所述第四传输线路具有串联连接的多个传输线路，
所述第二输出相位延迟电路还具有分别连接在相邻的所述传输线路的连接点与接地点之间的多个第六电容。
CN202080105811.1A 2020-12-03 2020-12-03 多赫蒂放大器 Pending CN116325493A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/045111 WO2022118445A1 (ja) 2020-12-03 2020-12-03 ドハティ増幅器

Publications (1)

Publication Number Publication Date
CN116325493A true CN116325493A (zh) 2023-06-23

Family

ID=81853053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105811.1A Pending CN116325493A (zh) 2020-12-03 2020-12-03 多赫蒂放大器

Country Status (4)

Country Link
US (1) US20230299721A1 (zh)
JP (1) JPWO2022118445A1 (zh)
CN (1) CN116325493A (zh)
WO (1) WO2022118445A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145258A1 (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 負荷変調増幅器
US9899976B2 (en) * 2016-06-17 2018-02-20 Infineon Technologies Americas Corp. Compact chireix combiner and impedance matching circuit
JP6214843B1 (ja) * 2017-01-24 2017-10-18 三菱電機株式会社 ドハティ増幅器
US11201591B2 (en) * 2019-03-20 2021-12-14 Cree, Inc. Asymmetric Doherty amplifier circuit with shunt reactances

Also Published As

Publication number Publication date
US20230299721A1 (en) 2023-09-21
JPWO2022118445A1 (zh) 2022-06-09
WO2022118445A1 (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
CN108702134B (zh) 负载调制放大器
US8487703B2 (en) Radiofrequency amplifier
US8581665B2 (en) Doherty amplifier
US9748902B2 (en) Phase correction in a Doherty power amplifier
US8384475B2 (en) Composite amplifier, a radio terminal and a method for improving the efficiency of the composite amplifier
US5939939A (en) Power combiner with harmonic selectivity
US9071211B1 (en) Compact doherty combiner
US5999058A (en) Microwave amplifier
EP2660973B1 (en) Doherty amplifier
JP6403801B2 (ja) 電力増幅器
KR20050046731A (ko) 고전력 도허티 증폭기 회로 및 고전력 도허티 증폭기 회로패키지
JP2012500583A (ja) 異なるターンオンパワーレベルを有するトランジスタ増幅器の並列な組を有する集積回路
CN111800093A (zh) 集成多尔蒂放大器
WO2018138763A1 (ja) ドハティ増幅器
JP4927351B2 (ja) ドハティ型増幅器
CN111586896B (zh) 一种集成双频Doherty功率放大器、基站和移动终端
US11309844B2 (en) Power amplifier
US10270396B2 (en) Push-pull amplification systems and methods
CN116325493A (zh) 多赫蒂放大器
CN113632372A (zh) 高频放大器
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
CN112020826A (zh) 放大器
KR20120049853A (ko) 능동 정합을 갖는 분산 전력 증폭기
JP5913442B2 (ja) ドハティ増幅器
JP2011182313A (ja) ドハティ増幅器及び高周波伝送線路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination