CN116325403A - 具有热插拔保护的通信接口缓冲器 - Google Patents

具有热插拔保护的通信接口缓冲器 Download PDF

Info

Publication number
CN116325403A
CN116325403A CN202180067523.6A CN202180067523A CN116325403A CN 116325403 A CN116325403 A CN 116325403A CN 202180067523 A CN202180067523 A CN 202180067523A CN 116325403 A CN116325403 A CN 116325403A
Authority
CN
China
Prior art keywords
coupled
circuit
communication interface
interface buffer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180067523.6A
Other languages
English (en)
Inventor
S·巴纳吉
S·S·纳苏姆
A•S•克马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116325403A publication Critical patent/CN116325403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种通信接口缓冲器包括：数据总线连接件(410)以及接地(408)，所述数据总线连接件(410)适于耦合到总线接口触点。所述通信接口缓冲器还包括输出晶体管(M6)，所述输出晶体管(M6)具有第一电流端子、第二电流端子和控制端子，所述第一电流端子耦合到所述数据总线连接件(410)，所述第二电流端子耦合到接地(408)，并且所述控制端子适于接收驱动信号(DRIVE_GATE)。所述通信接口缓冲器还包括控制电路(418)，所述控制电路(418)耦合到所述输出晶体管(M6)的所述控制端子，其中所述控制电路(418)被配置为：在当所述数据总线连接件(410)耦合到所述总线接口触点时开始的第一间隔期间关断所述输出晶体管(M6)；以及在所述第一间隔完成之后接通所述输出晶体管(M6)。

Description

具有热插拔保护的通信接口缓冲器
技术领域
背景技术
随着新电子器件的发展和集成电路(IC)技术的进步，新的IC产品商业化。用于电子器件的一个示例IC产品是通信接口缓冲器。这种通信接口缓冲器通常在共享通信接口的电子器件或IC之间使用。在一些示例中，通信接口缓冲器和附加电路(其可以包括收发器)是印刷电路板(PCB)卡的一部分。附加电路可以执行处理、感测、存储、其他操作、和/或相关通信。在PCB插入到系统或器件的兼容连接器中之后，附加电路与系统或器件之间的通信由通信接口缓冲器缓冲以帮助确保数据完整性。
在一些情况下，当电力/通信关断时，PCB卡被插入到兼容连接器中或从兼容连接器移除。这种类型的插入/拔出活动(当系统或器件关断时)可以被称为冷插拔或冷拔插。另一方面，当在电力/通信接通的同时将PCB卡插入到兼容连接器中或从兼容连接器移除时，插入活动可以被称为热插拔或热拔插。
在替代方法中，通过触点长度变化和专用连接器来支持PCB卡的热插拔。这些替代方法不期望地增加PCB卡和/或相关器件或系统的成本。示例器件/系统可以使用兼容连接器和通信背板来支持许多PCB卡。一旦PCB卡插入到器件/系统的兼容连接器中，PCB卡就被供电，并且相关部件/IC能够经由通信接口缓冲器和共享通信接口与器件/系统的其他部件/IC通信。其他部件/IC可以安装在器件/系统的其他PCB卡或主板上。在没有触点长度变化和专用连接器的情况下，由于系统总线上的数据的电压电平受到热插拔的影响，所以PCB卡的热插拔可能会破坏由共享通信接口或系统总线承载的数据。
在器件/系统中使用并受上述问题影响的一个示例通信接口是I2C通信接口。图1是根据替代方法的I2C驱动器100的示意图。作为示例，I2C驱动器100可以是PCB卡上的通信接口缓冲器的一部分。如图所示，I2C驱动器100包括电压供应输入端104、发送数据输入端(TX_IN)112、接地108和I2C总线连接件110。I2C驱动器100的其他部件包括图1所示的布置中的晶体管M1、M2和M3、缓冲器106、电阻器R1和R2以及电容器C1。利用I2C驱动器100，R1、R2和C1形成用于转换到I2C总线连接件110的转换速率控制电路/摆率控制电路102。利用I2C驱动器100，一旦相关的PCB卡和具有I2C驱动器100的通信接口缓冲器被供电，从TX_IN112到I2C总线连接件110的信令就根据需要发生。
在热插拔事件期间，在PCB卡被插入兼容连接器之前，I2C总线上可以已经存在信令。图2是与没有热插拔保护(例如，没有触点长度变化和专用连接器)的热插拔事件相关的信号的时序图200。时序图200中的信号包括与总线接触信号(CONTACT_W_BUS)、I2C总线数据信号(I2C_BUS_DATA)和用于I2C驱动器100的M3的驱动信号(DRIVE_GATE)。如图所示，CONTACT_W_BUS以10us从低转变到高(0到1V)，这意味着用于I2C总线连接件110的相关PCB卡触点耦合到电子器件或系统的连接器中的相应I2C总线触点。在CONTACT_W_BUS变高之后的一段时间内，I2C_BUS的“高”或“1”电压电平低于目标电压电平，这潜在地破坏I2C_BUS_DATA的数据位。在CONTACT_W_BUS变高之后，DRIVE_GATE开始上下转换，这引起I2C_BUS_DATA的失真。
为了避免由于如图2中所描述的热插拔事件引起的位损坏，系统的PCB卡可使用如先前所提到的交错触点。图3是根据替代方法的具有PCB卡312A-312N的系统300的图。在系统300中，PCB卡312A-312N可以插入到电气器件302(例如，数据中心服务器或其他电气器件)中或从其中拔出，电气器件302具有连接器304A-304N和具有延伸到连接器304A-304N中的每一个的迹线306A-306N的I2C背板308。
如图所示，PCB卡312A包括长度变化的触点318A、318B、318C和318D。触点318A是串行数据输入(SDAIN)触点。触点318B是接地(GND)触点。触点318C是串行时钟输入(SCLIN)触点。触点318D是电源(Vcc)触点。如图所示，用于GND的触点318B最长，这意味着当将PCB卡312A插入连接器304A时，GND将首先连接。当从连接器304A拔出PCB卡312A时，GND将最后断开。用于Vcc的触点318D在GND触点之后是下一个最长的(例如，Vcc触点相对于用于GND的触点318B具有25密耳或另一量的偏移320C)，这意味着当将PCB卡312A插入连接器304A中时，Vcc将第二个连接。当从连接器304A拔出PCB卡312A时，Vcc将倒数第二地断开。用于SDAIN的触点318A和用于SCLIN的触点318C是最短的触点(例如，SDAIN和SCLIN触点相对于用于GND的触点318B具有50密耳(mil)或另一量的相应偏移320A和320B)，这意味着当将PCB卡312A插入连接器304A时，SDAIN和SCLIN将最后连接。当从连接器304A拔出PCB卡312A时，SDAIN和SCLIN将首先断开。
在图3中，PCB卡312A还包括经由相应迹线316A-316D耦合到触点318A-318D的通信接口缓冲器电路314。通信接口缓冲器电路314还耦合到另一部件316，所述另一部件316被配置为执行PCB卡312A的目标处理、感测、存储和/或其他操作以及支持I2C兼容通信。PCB卡312B-312N具有与PCB卡312A相同的部件，除了其他部件316可以关于类型和相关目标操作而变化。虽然将交错触点用于PCB卡312A-312N在避免由于热插拔事件引起的损坏位方面是有效的，但交错触点增加PCB卡312A-312N中的每一个的费用和/或相应连接器304A-304N和相关电气器件302的费用。
发明内容
在至少一个示例中，一种通信接口缓冲器包括：数据总线连接件以及接地，所述数据总线连接件适于耦合到总线接口触点。所述通信接口缓冲器还包括输出晶体管，所述输出晶体管具有第一电流端子、第二电流端子和控制端子，所述第一电流端子耦合到所述数据总线连接件，所述第二电流端子耦合到接地，并且所述控制端子适于接收驱动信号。所述通信接口缓冲器还包括控制电路，所述控制电路耦合到所述输出晶体管的所述控制端子。所述控制电路被配置为：在当所述数据总线连接件耦合到所述总线接口触点时开始的第一间隔期间关断所述输出晶体管；以及在所述第一间隔完成之后接通所述输出晶体管。
在另一示例中，一种系统包括：被配置为执行目标操作和相关通信的部件；一组触点，该组触点适于耦合到连接器；以及在所述部件与该组触点之间的通信接口缓冲器。所述通信接口缓冲器包括：具有数据总线连接件的总线信号驱动器电路和控制电路。所述控制电路被配置为在第一间隔期间将所述数据总线连接件处的阻抗改变为第一阻抗，并且在所述第一间隔之后的第二间隔期间将所述数据总线连接件处的阻抗改变为第二阻抗，并且所述第一阻抗大于所述第二阻抗。
在又一示例中，一种驱动器电路包括：信号输入端；信号输出端；以及输出晶体管，所述输出晶体管具有第一控制端子、第一电流端子和第二电流端子，所述第一电流端子耦合到所述信号输出端，并且所述第二电流端子耦合到适于耦合到接地的公共电位。所述驱动器电路还包括第一停用晶体管，所述第一停用晶体管具有第二控制端子、第三电流端子和第四电流端子，所述第三电流端子耦合到所述第一控制端子，所述第四电流端子耦合到所述公共电位。所述驱动器电路还包括第二停用晶体管，所述第二停用晶体管具有第三控制端子、第五电流端子和第六电流端子，所述第三控制端子耦合到控制信号，所述第五电流端子通过第一电容器耦合到所述信号输出端，并且所述第六电流端子耦合到所述共同电位。
在又一示例中，一种方法包括：由通信接口缓冲器检测涉及其上安装所述通信接口缓冲器的印刷电路板(PCB)卡的热插拔事件；以及由所述通信接口缓冲器响应于检测到所述热插拔事件而停用与所述通信接口缓冲器包括在一起的总线信号驱动器电路的输出晶体管。所述方法还包括由所述通信接口缓冲器检测所述热插拔事件完成；以及由所述通信接口缓冲器响应于检测到所述热插拔事件完成而启用所述总线信号驱动器电路的所述输出晶体管。
附图说明
图1是根据替代方法的I2C驱动器的示意图。
图2是与没有热插拔保护的热插拔事件相关的信号的时序图。
图3是根据替代方法的具有可热插拔PCB卡的系统的示意图。
图4是根据示例的总线信号驱动器电路的示意图。
图5是根据示例的与具有由图4的总线信号驱动器电路提供的热插拔保护的热插拔事件相关的信号的时序图。
图6是根据另一示例的总线信号驱动器电路的示意图。
图7是根据示例的与具有由图6的总线信号驱动器电路提供的热插拔保护的热插拔事件相关的信号的时序图。
图8是根据示例的具有可热插拔PCB卡的系统的示意图。
图9是根据示例的方法的流程图。
在附图中使用相同的附图标记来描绘(功能上和/或结构上)相同或相似的特征。
具体实施方式
本文描述了一种具有在热插拔事件期间为高阻抗的总线信号驱动器电路拓扑的通信接口缓冲器。在一些示例中，通信接口缓冲器是集成电路(IC)或IC的一部分。在一些示例中，通信接口缓冲器被配置为支持不同的接地电平(即，隔离缓冲器)。在其他示例中，通信接口缓冲器被配置为支持一个接地电平(即，缓冲器)。非限制的，通信接口缓冲器可以是I2C缓冲器或另一串行接口缓冲器。
在一些示例中，通信接口缓冲器是可热插拔印刷电路板(PCB)卡的一部分。利用所描述的通信接口缓冲器和相关的总线信号驱动器电路拓扑，可以避免用于可热插拔PCB卡的交错触点。避免交错触点降低了PCB卡的总成本和/或降低了用于接受PCB卡的电子器件或系统的相关连接器的成本。
在插入热插拔事件(例如，将PCB卡插入到通电的电气器件或系统中的其相应连接器中)期间，总线信号驱动器电路拓扑的输出晶体管保持关断，直到总线信号驱动器电路的电源电压可用并稳定。在输出晶体管关断的情况下，总线信号驱动器电路拓扑在插入热插拔事件期间具有高阻抗，其防止系统总线上的现有信号由于插入热插拔事件而被下拉和损坏。在插入热插拔事件完成之后，所描述的总线信号驱动器电路拓扑接通输出晶体管，这使得能够通过总线信号驱动器电路拓扑发信号。作为示例，这种信令可以经由相应的总线信号驱动器电路和位于第一PCB卡上的第一部件和第二PCB卡上的第二部件之间的任何通信接口缓冲器发生。在该示例中，每个PCB卡使用兼容连接器耦合到电子器件或系统的共享通信接口，其中通信接口缓冲器帮助维持共享通信接口上的信令质量。在所描述的实施例中，即使在热插拔事件期间也维持共享通信接口上的信令质量，而没有交错触点和相关专用连接器的成本。
在拔出热插拔事件期间(例如，在系统通电时从系统中的其相应连接器拔出PCB卡)，到通信接口缓冲器的电源的丢失导致总线信号驱动器电路拓扑的输出晶体管被快速关断，这防止系统总线上的现有信号由于拔出事件而被下拉和损坏。换句话说，总线信号驱动器电路拓扑被配置为在插入热插拔事件和拔出热插拔事件期间是高阻抗电路。
图4是根据示例的总线信号驱动器电路400的示意图。在一些示例中，总线信号驱动器电路400是I2C驱动器。作为示例，总线信号驱动器电路400可以是PCB卡上的通信接口缓冲器的一部分。如图所示，总线信号驱动器电路400包括电源(Vcc)输入端404、发送输入端(TX_IN)412、接地408和通信总线(DATA_BUS)连接件410。总线信号驱动器电路400的其他部件包括图4所示的布置中的晶体管M4、M5、M6和M8、缓冲器406、电阻器R3-R5、以及电容器C2和C3。在总线信号驱动器电路400中，R3、R4和C2形成用于在DATA_BUS连接件410处的转变的转换速率控制电路。利用总线信号驱动器电路400，一旦相关的PCB卡和具有总线信号驱动器电路400的缓冲器电路被供电，则从TX_IN 412到DATA_BUS连接件410的信令就是可能的。在一些示例中，从DATA_BUS连接件410接收用于总线信号驱动器电路400的电力。在这种情况下，当PCB卡(具有带有总线信号驱动器电路400的缓冲电路)插入电子器件或系统的相应连接器时与当Vcc在电源输入端404处可用时之间存在小的延迟。
相对于图1的I2C驱动器100，图4的总线信号驱动器电路400包括耦合电容器C3、在插入热插拔事件期间停用输出晶体管M6的第一停用电路414、以及一旦插入热插拔事件完成就停用第一停用电路414的第二停用电路416。当执行拔出热插拔事件时，由于电源存储和滤波电容器(例如，在相关PCB上)，总线信号驱动器电路400的电源将保持高电平几毫秒。这确保了M6在整个拔出热插拔事件中通过R4和M5路径保持关断。
在图4的示例中，第一停用电路414和第二停用电路416作为用于总线信号驱动器电路400的控制电路418操作以在热插拔事件期间关断M6(或将M6维持在关断状态下)并且在热插拔事件完成之后接通M6。在图4的示例中，当DATA_BUS连接件410耦合到相应的电子器件或系统连接器时，控制电路418通过C3被供电。
利用控制电路418，当总线信号驱动器电路400和相关缓冲器未被供电或具有不稳定电力时(在插入热插拔事件之前和期间)，总线信号驱动器电路400将是高阻抗的。在插入热插拔事件期间，DATA_BUS连接件410到连接器的相应触点的耦合导致DATA_BUS连接件410处(但尚未在电源输入端404处)的电压和第一停用电路414的激活。当第一停用电路414激活时，M6被关断，并且从耦合到总线信号驱动器电路400的电气器件/系统的角度来看，总线信号驱动器电路400将是高阻抗的。一旦插入热插拔事件完成(Vcc可用且稳定)，就激活第二停用电路416，并且停用第一停用电路414(例如，关断M7)。在第一停用电路414被停用并且Vcc可用且稳定的情况下，M6将被接通并且总线信号驱动器电路400将正常操作，从而允许通信根据需要从TX_IN 412传递到DATA_BUS连接件410。
为了完整起见，现在给出总线信号驱动器电路400的部件及其布置的更详细的描述。在图4的示例中，M4是具有耦合到电源输入端404的第一电流端子(例如，源极端子)的p型金属氧化物半导体场效应晶体管(p-MOSFET或下文中仅pMOS)。M4的第二电流端子(例如，漏极端子)耦合到R3的第一侧。M4的控制端子(例如，栅极端子)耦合到缓冲器406的输出端。如图所示，缓冲器406的输入端耦合到TX_IN 412(其例如连接到电路(诸如逻辑电路)、处理器、存储器或其他数字或模拟器件，其提供数据或其他信号以便通过数据总线410提供给其他逻辑电路、处理器、存储器或其他数字或模拟器件)。缓冲器406的输出端还耦合到M5的控制端子(例如，栅极端子)，M5是图4中的n型MOSFET(n-MOSTFET或下文中仅nMOS)。如图所示，M5的第一电流端子(例如，源极端子)耦合到R4的第一侧，并且M5的第二电流端子(例如，漏极端子)耦合到公共电位408，当总线信号驱动器电路400连接在系统中时，公共电位408可以连接到接地。此外，R3和R4的第二侧以及M6(图4中的nMOS晶体管)的控制端子(例如，栅极端子)耦合在一起。如图所示，M6的第一电流端子(例如，漏极端子)通过电容器C3耦合到DATA_BUS连接件410，并且M6的第二电流端子(例如，源极端子)耦合到接地408。
在正常操作期间，用于M6的控制信号(“DRIVE_GATE”)遵循TX_IN 412处的信号的模式。然而，在热插拔事件期间，总线信号驱动器电路400暂时停用M6，使得总线信号驱动器电路400在DATA_BUS连接件410处具有高阻抗。为了停用M6，总线信号驱动器电路400包括耦合到M6的控制端子的第一停用电路414。在图4的示例中，第一停用电路414包括M7(nMOS晶体管)。在一些示例中，M7被定尺寸为比M6小(例如，沟道宽度/长度的比率比M6小)目标量(例如，如果M6的尺寸是X，那么M7的尺寸是X/100或另一比率)。在一些示例中，晶体管M7将比晶体管M6更快地接通/关断，因为M7比M6小。如图所示，M7的第一电流端子(例如，漏极端子)耦合到M6的控制端子，并且M7的第二电流端子(例如，源极端子)耦合到接地408。如图所示，M7的控制端子(例如，栅极端子)经由耦合电容器C3耦合到DATA_BUS连接件410，耦合电容器C3小于C2(例如，C3是转换速率控制电容器C2的至少1/4)。具体地，C3的第一侧耦合到DATA_BUS连接件410，并且C3的第二侧耦合到M7的控制端子。将C3选择为小于C2确保了在插入热插拔事件期间，M7的控制端子处的电压在M6控制端子处的电压之前斜升。换句话说，M7在插入热插拔事件期间在M6之前被接通，这下拉DRIVE_GATE并防止M6接通。使M7小于M6也有助于确保M7将在M6之前接通。
在插入热插拔事件完成之后，总线信号驱动器电路400转变到正常操作，其中M6接通。在一些示例中，当第一停用电路414关断时，M6接通。在图4的示例中，M6的控制端子(例如，栅极端子)经由C2耦合到DATA_BUS连接件410。具体地，C2的第一侧耦合到DATA_BUS连接件410，并且C2的第二侧耦合到M6的控制端子。为了转变到正常操作，激活第二停用电路416以停用第一停用电路414。在图4的示例中，第二停用电路包括M8(nMOS晶体管)。更具体地，M8的第一电流端子(例如，漏极端子)耦合到M7的控制端子和C3的第二侧。M8的第二电流端子(例如，源极端子)耦合到接地408。M8的控制端子(例如，栅极端子)耦合到上电复位控制信号((POR))的反相或相关电路，其指示电源输入端404处的Vcc何时可用且稳定。在图4的示例中，电阻器R5耦合在M8的控制端子和接地408之间。具体地，R5的第一侧耦合到M8的控制端子，并且R5的第二侧耦合到接地408。
图5是根据示例的与具有由图4的总线信号驱动器电路400提供的热插拔保护的热插拔事件相关的信号的时序图500。对于时序图500，假设不需要交错触点来提供热插拔保护。时序图500中的信号包括与总线接触的信号(CONTACT_W_BUS)、总线数据信号(BUS_DATA，总线数据连接件410处的信号的示例)和用于M6的驱动信号(DRIVE_GATE)。如图所示，CONTACT_W_BUS在10μs处从低转变到高，这意味着用于DATA_BUS连接件410的相关PCB卡触点耦合到电子器件或系统的连接器中的相应总线触点(例如，I2C总线触点)。如时序图500中所示，CONTACT_W_BUS从低到高的转变不会显著影响BUS_DATA电压电平(数据位保持未损坏)。在CONTACT_W_BUS变高之后，DRIVE_GATE开始转变，但不会显著影响BUS_DATA。
图6是根据另一示例的总线信号驱动器电路600的示意图。在一些示例中，总线信号驱动器电路600是I2C驱动器。作为示例，总线信号驱动器电路600可以是PCB卡上的通信接口缓冲器的一部分。如图所示，总线信号驱动器电路600与总线信号驱动器电路400在部件及其布置方面有很大的共同点。图6的总线信号驱动器电路600与图4的总线信号驱动器电路400之间的差异在于，控制电路418A(控制电路418的示例)的第一停用电路414A(图4中的第一停用电路414的示例)与图4中的第一停用电路414不同。更具体地，第一停用电路414A包括栅极耦合的nMOS晶体管M9，其中在所示的布置中，电容器C4和电阻器R6耦合到M9的控制端子。更具体地，C4具有耦合到M6的控制端子的第一侧和耦合到M9的控制端子和电阻器R6的第一侧的第二侧。R6的第一侧也耦合到M8的第一电流端子。M9的第一电流端子(例如，漏极端子)耦合到M6的控制端子。M9的第二电流端子(例如，源极端子)耦合到接地408。在操作中，总线信号驱动器电路600的功能与总线信号驱动器电路400的功能相同，具有一些性能变化(与总线信号驱动器电路600相比，总线信号驱动器电路400在热插拔事件期间具有更高的阻抗)。
图7是根据示例的与具有由图4和6的总线信号驱动器电路400和600提供的热插拔保护的热插拔事件相关的信号的时序图700。对于时序图700，假设不需要交错触点来提供热插拔保护。时序图700中的信号包括与总线接触的信号(CONTACT_W_BUS)、用于总线信号驱动器电路400的总线数据信号(BUS_NEW CKT)和用于总线信号驱动器电路400的M6的驱动信号(DRIVE_GATE_NEW CKT)。时序图700中的信号还包括用于总线信号驱动器电路600的总线数据信号(BUS_GCNMOS)和用于总线信号驱动器电路600的M6的驱动信号(DRIVE_GATE_GCNMOS)。与BUS_NEW CKT相比，由于总线信号驱动器电路600在热插拔事件期间与总线信号驱动器电路400相比具有更低阻抗，所以BUS_GCNMOS在防止数据位损坏方面不太有效。然而，BUS_GCNMOS仍然是对没有保护(参见图2中的I2C_BUS)的改进。BUS_GCNMOS与BUS_NEWCKT相比的更低性能是由于M9、C4和R6仅允许M9的控制端子升高DRIVE_GATE。
图8是根据示例的具有可热插拔PCB卡的系统800的示意图。在系统800中，PCB卡812A-812N可以利用相应的连接器804A-804N和具有延伸到连接器804A-804N中的每一个的迹线806A-806N的共享背板808(例如，I2C背板)插入到电气器件802(例如，数据中心服务器或其他电气器件)中或从电气器件802拔出。
如图所示，PCB卡812A包括未交错的触点818A-818D。非交错触点818A是SDAIN触点。非交错触点818B是GND(接地)触点。非交错触点818C是SCLIN触点。非交错触点818D是电源(Vcc)触点。如图所示，非交错触点818A-818D具有相同的近似长度。
在图8中，PCB卡812A还包括经由相应迹线816A-816D耦合到非交错触点818A-818D的通信接口缓冲器电路814(例如，IC或其他电路)。在图8的示例中，通信接口缓冲器电路814包括总线信号驱动器电路400或图6的总线信号驱动器电路600。在不同的示例中，通信接口缓冲器电路814还包括：微控制器、数字隔离器和/或附加I2C缓冲器。利用信号驱动器电路400或总线信号驱动器电路600，通信接口缓冲器电路814在避免共享背板808上由于热插拔事件而导致的损坏位方面是有效的，而没有交错触点的开销。
通信接口缓冲器电路814还耦合到另一部件816，该另一部件816被配置为执行PCB卡812A的目标处理、感测、存储和/或其他操作，并且还支持诸如I2C的通信接口。PCB卡812B-812N具有与PCB卡812A相同的部件，除了其他部件816可以关于类型和相关目标操作而变化。
图9是根据示例的方法900的流程图。方法900例如由通信接口缓冲器(例如，与图8的通信接口缓冲器电路814包括在一起的通信接口缓冲器)执行。如图所示，方法900包括在框902处，通信接口缓冲器检测涉及其上安装通信接口缓冲器的PCB卡的热插拔事件。在框904处，响应于检测到热插拔事件，停用与通信接口缓冲器包括在一起的总线信号驱动器电路(例如，图4中的总线信号驱动器电路400或图6中的总线信号驱动器电路600)的输出晶体管(例如，图4和6中的M6)。在框906处，通信接口缓冲器检测热插拔事件完成。在框908处，通信接口缓冲器响应于检测到热插拔事件完成而启用总线信号驱动器电路的输出晶体管。利用方法900，非交错触点可以与PCB卡一起使用，同时仍避免如本文中所描述的共享通信接口上的数据位损坏。在热插拔事件期间，总线信号驱动器电路和相关通信接口缓冲器相对于共享通信接口将是高阻抗的，并且因此将不会显著改变共享通信接口上的数据位。
在一些示例中，在框906处检测热插拔事件完成包括检测通信接口缓冲器的电源电压达到目标电平和目标稳定性。在一些示例中，在框902处检测热插拔事件包括检测通信接口缓冲器的总线信号驱动器电路的数据总线连接件处的电压。在一些示例中，在框904处停用输出晶体管涉及使用第一停用电路下拉输出晶体管的控制端子处的电压。在一些示例中，在框908处启用输出晶体管涉及使用第二停用电路来停用第一停用电路。
在一些示例中，通信接口缓冲器(例如，图8中的通信接口缓冲器电路814的通信接口缓冲器)包括：数据总线连接件(例如，图4和6中的DATA_BUS连接件410)，所述数据总线连接件适于耦合到总线接口触点(例如，连接器804A-804N中的一个的触点)。通信接口缓冲器还包括接地(例如，图4和6中的接地408)。通信接口缓冲器还包括具有第一电流端子、第二电流端子和控制端子的输出晶体管(例如，图4和6中的M6)。第一电流端子耦合到数据总线连接件，第二电流端子耦合到接地，并且控制端子适于接收驱动信号(例如，DRIVE_GATE)。通信接口缓冲器还包括耦合到输出晶体管的控制端子的控制电路(例如，图4中的控制电路418或图6中的控制电路418A)。所述控制电路被配置为：在当所述数据总线连接件被耦合到所述总线接口触点时开始的第一间隔期间关断所述输出晶体管；以及在所述第一间隔完成之后接通所述输出晶体管。
在一些示例中，当用于通信接口缓冲器的电源电压(例如，图4和6中的Vcc)达到目标电平和目标稳定性时，第一间隔结束。在一些示例中，控制电路包括：第一停用电路(例如，图4中的第一停用电路414或图6中的第一停用电路414A)，所述第一停用电路耦合到输出晶体管的控制端子并且被配置为选择性地停用输出晶体管；以及第二停用电路(例如，图4和6中的第二停用电路416)，所述第二停用电路耦合到第一停用电路并且被配置为选择性地停用第一停用电路。
在一些示例中，第一停用电路包括第一晶体管(例如，图4中的M7或图6中的M9)，所述第一晶体管具有：耦合到输出晶体管的控制端子的第一电流端子；耦合到接地的第二电流端子；以及耦合到所述第二停用电路的控制端子。在一些示例中，第一晶体管在宽度/长度比方面是输出晶体管的至少1/10。在一些示例中，控制电路经由数据总线连接件与控制电路之间的耦合电容器(例如，图4中的C3)供电。在一些示例中，通信接口缓冲器包括耦合在数据总线连接件和M6的控制端子之间的转换速率控制电容器(例如，图4和6中的C2)，其中耦合电容器具有至少转换速率控制电容器的1/2电容。
在一些示例中，第二停用电路包括第二晶体管(例如，图4和6中的M8)，所述第二晶体管具有：耦合到第一晶体管的控制端子的第一电流端子；耦合到接地的第二电流端子；以及适于接收指示通信接口缓冲器的电源电压(例如，图4和6中的Vcc)何时达到目标电平和目标稳定性的控制信号(例如，图4和6中的
Figure BDA0004155394850000121
)的控制端子。在一些示例中，第一停用电路包括：第一晶体管(例如，图6中的M9)，所述第一晶体管具有：耦合到输出晶体管的控制端子的第一电流端子；耦合到接地的第二电流端子；以及耦合到所述第二停用电路的控制端子。第一停用电路还包括具有第一侧和第二侧的电容器(例如，图6中的C4)。电容器的第一侧耦合到输出晶体管的控制端子，并且电容器的第二侧耦合到第一晶体管的控制端子。第一停用电路还包括具有第一侧和第二侧的电阻器(例如，图6中的R6)，电阻器的第一侧耦合到第一晶体管的控制端子，并且电阻器的第二侧耦合到接地。在一些示例中，数据总线连接件是I2C连接件，并且通信接口缓冲器是集成电路的一部分。
在一些示例中，一种系统(例如，图8中的系统800)包括：被配置为执行目标操作和相关通信的部件(例如，图8中的部件816)。该系统还包括适于耦合到连接器(例如，连接器804A-804N中的一个)的一组触点(例如，触点818A-818D)。该系统还包括所述部件与该组触点之间的通信接口缓冲器(例如，图8中的通信接口缓冲器电路814的通信接口缓冲器)。在一些示例中，通信接口缓冲器包括：总线信号驱动器电路(例如，图4中的总线信号驱动器电路400或图6中的总线信号驱动器电路600)和控制电路(例如，图4中的控制电路418或图6中的控制电路418A)，所述总线信号驱动器电路具有数据总线连接件(例如，图4和6中的DATA_BUS连接件410)，所述控制电路被配置为在第一间隔期间(例如，在热插拔事件期间)将数据总线连接件处的输入阻抗改变为第一阻抗，并且在第一间隔之后的第二间隔期间(例如，在正常操作间隔期间)将数据总线连接件处的输入阻抗改变为第二阻抗，所述第一阻抗大于所述第二阻抗。在一些示例中，所述部件、该组触点和通信接口缓冲器是PCB卡(例如，图8中的PCB卡812A-812N中的一个)的一部分，通信接口缓冲器是集成电路的一部分，并且通信接口缓冲器支持I2C通信。
在本描述中，术语“耦合”可以涵盖能够实现与本描述一致的功能关系的连接、通信或信号路径。例如，如果装置A产生信号以控制装置B执行动作，那么：(a)在第一示例中，装置A通过直接连接耦合到装置B；或(b)在第二示例中，装置A通过中介部件C耦合到装置B，前提是中介部件C不改变装置A与装置B之间的功能关系，使得装置B由装置A经由装置A产生的控制信号来控制。
如本文中所使用的，术语“端子”、“节点”、“互连件”、“引脚”、“触点”或“连接件”可互换地使用。除非相反地具体陈述，否则这些术语通常用来表示装置元件、电路元件、集成电路、装置或其他电子或半导体部件之间的互连件或其终端。
虽然以上示例利用nMOS和pMOS晶体管，但其他示例可以利用NPN双极结型晶体管(BJT)、PNP BJT或任何其他类型的晶体管。因此，当提及电流端子时，这种端子可以是发射极、集电极、源极或漏极。另外，控制端子可以是基极或栅极。
“被配置为”执行任务或功能的装置可以由制造商在制造时配置(例如，编程及/或硬连线)以执行该功能及/或可以由用户在制造之后配置(或重新配置)以执行该功能及/或其他额外或替代功能。所述配置可以通过所述装置的固件及/或软件编程、通过所述装置的硬件部件及互连件的构造及/或布局、或其组合进行。
本文中被描述为包括某些部件的电路或装置可以替代地适合于耦合到那些部件以形成所描述电路系统或装置。例如，描述为包括一个或多个半导体元件(例如晶体管)、一个或多个无源元件(例如电阻器、电容器及/或电感器)及/或一个或多个源(例如电压及/或电流源)的结构可以替代地仅包括单个物理装置内的半导体元件(例如，半导体管芯及/或集成电路(IC)封装)，并且可以适合于在制造时或在制造之后例如通过终端用户及/或第三方耦合到至少一些无源元件及/或源以形成所描述结构。
本文中所描述的电路可重新配置为包括所替换部件以提供至少部分地与部件替换之前可用的功能性类似的功能性。除非另有陈述，否则展示为电阻器的部件通常代表串联及/或并联耦合以提供由所展示电阻器表示的阻抗量的任何一个或多个元件。例如，本文中示出并描述为单个部件的电阻器或电容器可以替代地为并联耦合在相同节点之间的多个电阻器或电容器。例如，本文中示出并描述为单个部件的电阻器或电容器可以替代地为串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。
在前文描述中短语“接地”的使用包括底盘接地、大地接地、浮动接地、虚拟接地、数字接地、共接地及/或适用于或适合本描述的教示的任何其他形式的接地连接。除非另有陈述，否则值之前的“约”、“近似”或“基本上”表示所陈述值的+/-10％。
在权利要求书的范围内，在所描述实施例中进行修改是可能的，并且其他实施例也是可能的。

Claims (20)

1.一种通信接口缓冲器，包括：
数据总线连接件，其适于耦合到总线接口触点；
公共电位；
输出晶体管，所述输出晶体管具有第一电流端子、第二电流端子和控制端子，所述第一电流端子耦合到所述数据总线连接件，所述第二电流端子耦合到所述公共电位，并且所述控制端子适于接收驱动信号；以及
控制电路，所述控制电路耦合到所述输出晶体管的所述控制端子，其中所述控制电路被配置为：
在当所述数据总线连接件耦合到所述总线接口触点时开始的第一间隔期间关断所述输出晶体管；以及
在所述第一间隔完成之后接通所述输出晶体管。
2.根据权利要求1所述的通信接口缓冲器，其中当所述通信接口缓冲器的电源电压达到目标电平和目标稳定性时，所述第一间隔结束。
3.根据权利要求1所述的通信接口缓冲器，其中所述控制电路包括：
第一停用电路，所述第一停用电路耦合到所述输出晶体管的所述控制端子，并且被配置为选择性地停用所述输出晶体管；以及
第二停用电路，所述第二停用电路耦合到所述第一停用电路，并且被配置为选择性地停用所述第一停用电路。
4.根据权利要求3所述的通信接口缓冲器，其中所述第一停用电路包括第一晶体管，所述第一晶体管具有耦合到所述输出晶体管的所述控制端子的第一电流端子、耦合到接地的第二电流端子以及耦合到所述第二停用电路的控制端子。
5.根据权利要求1所述的通信接口缓冲器，其中所述第一晶体管在宽度/长度比方面是所述输出晶体管的至少1/10。
6.根据权利要求1所述的通信接口缓冲器，其中所述控制电路经由所述数据总线连接件与所述控制电路之间的耦合电容器供电。
7.根据权利要求6所述的通信接口缓冲器，还包括耦合在所述数据总线连接件和所述输出晶体管的所述控制端子之间的转换速率控制电容器，其中所述耦合电容器具有至少两倍于所述转换速率控制电容器的电容。
8.根据权利要求4所述的通信接口缓冲器，其中所述第二停用电路包括第二晶体管，所述第二晶体管具有耦合到所述第一晶体管的所述控制端子的第一电流端子、耦合到接地的第二电流端子以及适于接收控制信号的控制端子，所述控制信号指示用于所述通信接口缓冲器的电源电压何时达到目标电平和目标稳定性。
9.根据权利要求3所述的通信接口缓冲器，其中所述第一停用电路包括：
第一晶体管，所述第一晶体管具有耦合到所述输出晶体管的所述控制端子的第一电流端子、耦合到接地的第二电流端子以及耦合到所述第二停用电路的控制端子；
电容器，所述电容器具有第一侧和第二侧，所述电容器的所述第一侧耦合到所述输出晶体管的所述控制端子，并且所述电容器的所述第二侧耦合到所述第一晶体管的所述控制端子；以及
电阻器，所述电阻器具有第一侧和第二侧，所述电阻器的所述第一侧耦合到所述第一晶体管的所述控制端子，并且所述电阻器的所述第二侧耦合到接地。
10.根据权利要求1所述的通信接口缓冲器，其中所述数据总线连接件是I2C连接件，并且所述通信接口缓冲器是集成电路的一部分。
11.一种驱动器电路，包括：
信号输入端；
信号输出端；
输出晶体管，所述输出晶体管具有第一控制端子、第一电流端子和第二电流端子，所述第一电流端子耦合到所述信号输出端，并且所述第二电流端子耦合到适于耦合到接地的公共电位；
第一停用晶体管，所述第一停用晶体管具有第二控制端子、第三电流端子和第四电流端子，所述第三电流端子耦合到所述第一控制端子，所述第四电流端子耦合到所述公共电位；以及
第二停用晶体管，所述第二停用晶体管具有第三控制端子、第五电流端子和第六电流端子，所述第三控制端子耦合到控制信号，所述第五电流端子通过第一电容器耦合到所述信号输出端，并且所述第六电流端子耦合到所述共同电位。
12.根据权利要求11所述的驱动器电路，还包括：第二电容器，所述第二电容器耦合在所述信号输出端和所述第一控制端子之间。
13.根据权利要求11所述的驱动器电路，还包括：
第一晶体管，所述第一晶体管具有第四控制端子、第七电流端子和第八电流端子，所述第四控制端子耦合到所述信号输入端，所述第七电流端子适于耦合到电压源；以及
第二晶体管，所述第二晶体管具有第五控制端子、第九电流端子和第十电流端子，所述第五控制端子耦合到所述信号输入端，所述第九电流端子耦合到所述第八电流端子，并且所述第十电流端子耦合到所述公共电位。
14.根据权利要求11所述的驱动器电路，其中所述输出晶体管响应于所述第一晶体管接通而关断。
15.根据权利要求11所述的驱动器电路，其中所述信号输入端响应于所述输出晶体管关断而耦合到所述信号输出端。
16.根据权利要求11所述的驱动器电路，其中所述驱动器电路并入支持I2C通信的通信接口缓冲器中。
17.一种方法，包括：
由通信接口缓冲器电路检测涉及其上安装所述通信接口缓冲器电路的印刷电路板卡即PCB卡的热插拔事件；
由所述通信接口缓冲器电路响应于检测到所述热插拔事件而停用与所述通信接口缓冲器电路包括在一起的总线信号驱动器电路的输出晶体管；
由所述通信接口缓冲器电路检测所述热插拔事件完成；以及
由所述通信接口缓冲器电路响应于检测到所述热插拔事件完成而启用所述总线信号驱动器电路的所述输出晶体管。
18.根据权利要求17所述的方法，其中检测到所述热插拔事件完成包括检测所述通信接口缓冲器电路的电源电压达到目标电平和目标稳定性。
19.根据权利要求17所述的方法，其中检测所述热插拔事件包括检测所述通信接口缓冲器电路的所述总线信号驱动器电路的数据总线连接件处的电压。
20.根据权利要求17所述的方法，其中停用所述输出晶体管涉及使用第一停用电路下拉所述输出晶体管的控制端子处的电压，并且启用所述输出晶体管涉及使用第二停用电路停用所述第一停用电路。
CN202180067523.6A 2020-10-01 2021-10-01 具有热插拔保护的通信接口缓冲器 Pending CN116325403A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN202041042768 2020-10-01
IN202041042768 2020-10-01
US17/244,370 2021-04-29
US17/244,370 US11841810B2 (en) 2020-10-01 2021-04-29 Communication interface buffer with hot-swap protection
PCT/US2021/053079 WO2022072773A1 (en) 2020-10-01 2021-10-01 Communication interface buffer with hot-swap protection

Publications (1)

Publication Number Publication Date
CN116325403A true CN116325403A (zh) 2023-06-23

Family

ID=80931356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180067523.6A Pending CN116325403A (zh) 2020-10-01 2021-10-01 具有热插拔保护的通信接口缓冲器

Country Status (4)

Country Link
US (1) US11841810B2 (zh)
EP (1) EP4222607A4 (zh)
CN (1) CN116325403A (zh)
WO (1) WO2022072773A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131780A1 (en) * 2021-08-06 2023-02-08 Nxp B.V. Multi-purpose output circuitry

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919253A (en) * 1997-06-25 1999-07-06 Adaptec, Inc. Hot-switchable SCSI controller having output drivers with quick turn-on
US6526466B1 (en) * 1999-11-12 2003-02-25 Xilinx, Inc. Method and system for PLD swapping
WO2002067279A2 (en) 2000-12-22 2002-08-29 Ixys Corporation Hot-swap protection circuit
US6810458B1 (en) 2002-03-01 2004-10-26 Xilinx, Inc. Method and circuit for hot swap protection
US9864846B2 (en) * 2012-01-31 2018-01-09 Life Technologies Corporation Methods and computer program products for compression of sequencing data
CN203553934U (zh) 2013-10-19 2014-04-16 国家电网公司 一种485接口热插拔保护电路
US20220209821A1 (en) * 2016-09-23 2022-06-30 Brainwave Research Corporation Systems and methods using electrical receptacles for integrated power control, communication and monitoring over at least one power line
US11329472B2 (en) * 2018-07-20 2022-05-10 Texas Instruments Incorporated Methods and apparatus to prevent undesired triggering of short circuit or over current protection
US11545824B2 (en) * 2018-10-11 2023-01-03 Texas Instruments Incorporated USB short circuit protection
US10949375B2 (en) * 2019-08-02 2021-03-16 Semiconductor Components Industries, Llc Methods and apparatus for an interface

Also Published As

Publication number Publication date
EP4222607A1 (en) 2023-08-09
WO2022072773A1 (en) 2022-04-07
EP4222607A4 (en) 2024-04-03
US11841810B2 (en) 2023-12-12
US20220107909A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US5272584A (en) Hot-plugging circuit for the interconnection of cards to boards
CN112074996B (zh) 用于通用串行总线c型（usb-c）连接器系统的过电压保护
US5758102A (en) Soft switching circuit for use on backplane
US6049221A (en) Semiconductor integrated circuit system having function of automatically adjusting output resistance value
US7587541B2 (en) Master-slave device communication circuit
US7839188B2 (en) Circuit for clearing CMOS information
WO1986001658A1 (en) Assist circuit for improving the rise time of an electronic signal
JP2010055474A (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN116325403A (zh) 具有热插拔保护的通信接口缓冲器
US11750000B2 (en) Electronic device having USB power delivery function
US20160267029A1 (en) Semiconductor device and control method thereof
CN102915287A (zh) 读写控制电路
JP4891329B2 (ja) ストローブを生成しないメモリのためのクロック信号生成技術
WO2024011975A1 (zh) Type-C插入方向的检测电路、线路板和电子设备
US6487624B1 (en) Method and apparatus for hot swapping and bus extension without data corruption
CN109144925B (zh) 通用串行总线电路
US6154058A (en) Output buffer
CN214954954U (zh) 热插拔保护电路及板卡
CN112799986B (zh) 通用序列总线切换电路与相关的电子装置
CN112467709A (zh) 一种连接器斜插保护电路
CN221101384U (zh) 基于DP接口的PCIe通信模块
CN115039087A (zh) 数据总线信号调节器及电平移位器
US20200021288A1 (en) Switch circuit and method of operating the same
US20240168529A1 (en) Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof
TWI815734B (zh) 具兼容二通訊模組之m.2連接器的電子裝置及其兼容方法與電腦實施方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination