CN116321682A - 一种riser卡及riser线板 - Google Patents

一种riser卡及riser线板 Download PDF

Info

Publication number
CN116321682A
CN116321682A CN202310179820.0A CN202310179820A CN116321682A CN 116321682 A CN116321682 A CN 116321682A CN 202310179820 A CN202310179820 A CN 202310179820A CN 116321682 A CN116321682 A CN 116321682A
Authority
CN
China
Prior art keywords
riser
riser card
pcb
board
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310179820.0A
Other languages
English (en)
Inventor
李艳军
赵帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN202310179820.0A priority Critical patent/CN116321682A/zh
Publication of CN116321682A publication Critical patent/CN116321682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本申请公开了一种riser卡及riser线板，涉及PCIe领域。本申请提供的riser卡中，主板与线缆连接，线缆直接焊接在PCB板上，不需要两个连接器，减少了riser卡的成本；其次，riser卡的宽度不再受到连接器的限制，使得采用的板材面积减少，故而减少riser卡的成本；此外，不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计，极大地减少了riser端信号性能损耗，即riser内部的损耗减少，主板不需要提升板材，所以，大大降低PCIe链路的成本。

Description

一种riser卡及riser线板
技术领域
本申请涉及PCIe领域，特别是涉及一种riser卡及riser线板。
背景技术
服务器硬件系统里面传统高速串行计算机扩展总线标准(Peripheral ComponentInterconnect Express，PCIe)卡拓扑有两种：一种是硬连接，另一种是软连接。在硬连接中，中央处理器(Central Processing Unit，CPU)->主板(Main Board，MB)印制电路板(Printed Circuit Board，PCB)走线(偏长)->插槽slot+riser卡金手指->riser内部走线->slot+PCIe卡金手指；在软连接中，CPU->MB PCB走线(短)->主板端x8连接器->高速线缆->riser端x8连接器->riser内部走线->slot+PCIe卡金手指。
因为高速信号在线缆中传输的衰减比在PCB内部小很多(约一比十)，所以PCIeGen4链路经常以软连接方式减少信号传输的衰减。但Intel Eagle Stream平台升级到PCIeGen5后速率翻倍，对传输介质的要求成倍增长，在性能较好的软连接基础上还要花非常高的成本升级PCB板材，导致材料成本急剧增高。按传统思路继续开发高速链路，整体材料成本上升比例非常大。
由此可见，如何降低PCIe链路的成本是本领域人员亟需解决的技术问题。
发明内容
本申请的目的是提供一种riser卡及riser线板，用于降低PCIe链路的成本。
为解决上述技术问题，本申请提供一种riser卡，包括：主板、线缆、插槽连接器，还包括：PCB板，所述PCB板上设置有过孔；
所述插槽连接器位于所述PCB板上的第一侧，且所述插槽连接器的插槽引脚与所述过孔一一映射；
所述主板与所述线缆连接，所述线缆焊接在所述PCB板的第二侧；
用于焊接所述线缆的riser焊线焊盘与所述插槽引脚一一映射。
优选地，所述riser焊线焊盘的尺寸根据各所述线缆的尺寸、所述线缆的数量确定。
优选地，所述线缆的绕线位于所述插槽连接器在朝向所述PCB板的一侧。
优选地，所述riser卡的高度为初始的riser卡的高度的一半，其中，所述初始的riser卡为包含连接器的riser卡。
优选地，所述PCB的板材的等级与所述初始的PCB的板材的等级相同或小于所述初始的PCB的板材的等级，其中，所述初始的板材为初始的riser卡的板材，所述初始的riser卡为包含连接器的riser卡。
优选地：电压转换模块，所述电压转换模块与所述主板连接，用于将所述主板提供的第一电压转换为第二电压，其中，所述第二电压小于所述第一电压。
优选地，所述主板的引脚的数量小于所述初始的主板的引脚的数量，其中，所述初始的主板为初始的riser卡的主板的引脚的数量，所述初始的riser卡为包含连接器的riser卡。
优选地，所述主板的板材与所述初始的主板的板材相同，其中，所述初始的主板的板材为初始的riser卡的板材，所述初始的riser卡为包含连接器的riser卡。
优选地，所述插槽的数量为1个。
为了解决上述技术问题，本申请还提供一种riser线板，包括权利要求1至9任意一项所述的riser卡，且所述riser卡的数量为多个。
本申请所提供的riser卡，包括：主板、线缆、插槽连接器，还包括：PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射。相比于之前的riser卡中，主板连接两个连接器、连接器与线缆连接、线缆与PCB连接的设计方法，本申请提供的riser卡中，主板与线缆连接，线缆焊接在PCB板上，不需要两个连接器，减少riser卡的成本；其次，riser卡的宽度不再受到连接器的限制，使得采用的板材面积相比于之前的riser卡的板材面积减少，故而减少了riser卡的成本；此外，之前的riser卡中，两个连接器的引脚可能发生错位、形状可能不一致，在riser卡内部需要绕线；而本申请的riser卡中，不存在两个连接器，因此，不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，插槽连接器的插槽引脚与PCB板的过孔一一映射，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计，极大地减少了riser端信号性能损耗，即riser内部的损耗减少，主板不需要提升板材，所以，大大降低PCIe链路的成本。
另外，本申请还提供一种riser线板，与上述提到的riser卡具有相同或相对应的技术特征，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种riser卡的示意图；
图2为本申请实施例提供的一种绕线的仰视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种riser卡及riser线板，用于降低PCIe链路的成本。
服务器硬件系统里面传统PCIe卡拓扑有两种：一种是硬连接，另一种是软连接。在硬连接中，CPU->主板印制电路板(走线(偏长)->插槽slot+riser卡金手指->riser内部走线->slot+PCIe卡金手指；在软连接中，CPU->MB PCB走线(短)->主板端x8连接器->高速线缆->riser端x8连接器->riser内部走线->slot+PCIe卡金手指。在服务器的硬件系统里面，为了减小高速信号在线缆中传输的衰减，通常采用软连接的方式，CPU连接主板，主板连接主板端x8连接器，通过高度线缆连接riser端x8连接器，经过riser内部走线后在到达插槽，PCIe卡金手指与插槽接触。虽然相比于之前的硬连接的方式，采用软连接的方式使得高速信号在线缆中传输的衰减比在PCB内部小很多，以此来减少信号传输的衰减。但是IntelEagle Stream平台升级到PCIe Gen5后速率翻倍，对传输介质的要求成倍增长，在性能较好的软连接基础上还要花非常高的成本升级PCB板材，导致材料成本急剧增高。按传统思路继续开发高速链路，整体材料成本上升比例非常大。介于产品迭代产生的成本压力，本申请开发线板一体方案，可以在高速、结构、成本上较传统方案形成巨大优势。需要说明的是，本申请中提供的riser卡中，包括主板、线缆、插槽连接器、PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器3的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射。可以适用于服务器、存储器等产品。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。图1为本申请实施例提供的一种riser卡的示意图，如图1所示，该riser卡包括：主板1、线缆2、插槽连接器3，还包括：PCB板4，PCB板上设置有过孔5；
插槽连接器3位于PCB4板上的第一侧，且插槽连接器3的插槽引脚6与过孔5一一映射；
主板1与线缆2连接，线缆2焊接在PCB 4板的第二侧；
用于焊接线缆的riser焊线焊盘7与插槽引脚6一一映射。
之前的riser卡中，CPU连接主板，主板连接主板端x8连接器，通过高度线缆连接riser端x8连接器，经过riser内部走线后在到达插槽，PCIe卡金手指与插槽接触。将两个x8连接器与独立的线缆对插上，连接器的接头较宽，占的面积比较大，每增加一个x8连接器，阻抗连续性受影响，性能也会受到影响；此外，x8连接器内部也存在一张较小的PCB卡，衰减也受影响。故而，本申请中将两个x8连接器去掉，直接把线缆焊接在PCB板上。对应地，信号的传输也会发生变化。之前的riser卡中主板将信号传输至线缆，线缆将信号传输至riser下面的两个x8连接器两信号经riser内部的PCB板走一段线到达插槽连接器，最后传输至插槽连接器上面的卡上。本实施例提供的riser卡中将线缆直接焊接在PCB板上，主板将信号传输至线缆，然后直接到达PCB板上。
此外，之前的riser卡中，在PCB板上走一段线，增加了riser端信号性能损耗。若对之前的riser卡的PCB内部过孔，由于受两个x8连接器的形状的限制，正面和背面两个x8连接器的脚位无法对上，进而无法一一映射，因此，只能在PCB板内部走一段线绕过去，而经过了这一段绕线，大大增加了riser端信号性能的损耗。而本申请实施例提供的riser卡中，由于不存在两个x8连接器，所以不受两个x8连接器的形状、位置等的限制，可以根据插槽连接器的脚位一一映射过孔，即在插槽连接器的脚位与PCB板对应的位置处增加过孔。仅通过PCB过孔连接，极限缩减PCB走线长度，达到“0”走线设计。对于过孔的大小不作限定，根据实际情况确定。
插槽连接器与线缆分别位于PCB板的两侧，插槽连接器位于PCB板的第一侧，主板与线缆连接，线缆焊接在PCB板的第二侧。为了方便表述以及通过表述直观了解到第一侧和第二侧指代的位置，可以认为第一侧是PCB板的正面，即插槽连接器位于PCB板的正面。此处的第二侧与第一侧相对，即第二侧为PCB板的背面。需要说明的是，实际中，也可以将第一侧称为PCB板的背面，即插槽连接器位于PCB板的背面，则线缆焊接在PCB板的第二侧即为PCB板的正面。在本申请实施例中，以第一侧为PCB板的正面，第二侧为PCB板的反面为例进行说明，即插槽连接器位于PCB板的正面，焊接线缆的riser焊线焊盘位于PCB板的背面。在PCB板背面的过孔位置处，有用于焊接线缆的riser焊线焊盘，使得riser焊线焊盘与正面插槽引脚一一映射。对于riser焊线焊盘的尺寸等不作限定，根据实际情况确定。
在将线缆焊接在riser焊线焊盘上后，在PCB板的背面会存在很多根散着的线缆，若直接在PCB板的背面直接将线绕出并折起来，在PCB板的背面会占用很大的空间，并且使得riser卡的结构不工整，故而，在实施中，可以调整绕线的位置。由于插槽连接器与PCB板的正面之间存在一定的空间，所以可以利用该空间将绕线放置在其中，如假设板板材宽度为10mm，插槽宽度为3mm，则剩余7mm的空间是多余的空间，则可以利用7mm的空间放置线缆。优选的实施方式是，线缆的绕线位于插槽连接器在朝向PCB板的一侧。此处的朝向PCB板的一侧即PCB板的正面。具体地，可以把线缆弯曲180°绕到位于PCB板的正面的插槽连接器的下方的位置。图2为本申请实施例提供的一种绕线的仰视图。将绕线8放置在插槽连接器的下方，使得在PCB板的背面只有焊线的厚度，线缆全部走到PCB板的正面，即采用背面焊线、正面绕线的结构，节省了很大的空间，且使得riser卡的结构比较规则。
本申请实施例所提供的riser卡，包括：主板、线缆、插槽连接器，还包括：PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射。相比于之前的riser卡中，主板连接两个连接器，连接器与线缆连接，线缆与PCB连接的设计方法，本申请实施例提供的riser卡中，主板与线缆连接，线缆焊接在PCB板上，不需要两个连接器，减少了riser卡的成本；其次，riser卡的宽度不再受到连接器的限制，使得采用的板材面积相比于之前的riser卡的板材的面积减少，故而减少了riser卡的成本；此外，之前的riser卡中，两个连接器的引脚可能发生错位、形状可能不一致，在riser卡内部需要绕线，而本申请的riser中，不存在两个连接器，因此，不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，插槽连接器的插槽引脚与PCB板的过孔一一映射，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计，极大地减少了riser端信号性能损耗，即riser内部的损耗减少，主板不需要提升板材，所以，大大降低PCIe链路的成本。
在上述提供的包含主板、线缆、插槽连接器、PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射的riser卡的基础上，为了使选取的riser焊线焊盘的尺寸较为合理，优选的实施方式是，riser焊线焊盘的尺寸根据各线缆的尺寸、线缆的数量确定。
由于riser焊线焊盘是为了焊接线缆，当riser焊线焊盘的尺寸较大时，则将所有的线缆都焊接在焊盘上，在焊盘上仍然预留很大的位置，因此，可以根据各线缆的尺寸、线缆的数量确定riser焊线焊盘的尺寸。在实施中，可以获取各线缆的直径和总的线缆的数量的乘积作为riser焊线焊盘的最小的直径。实际中，当设置的riser焊线焊盘的尺寸等于计算出的最小的直径时，若增加新的线缆时，由于riser焊线焊盘的尺寸有限，故而，在riser焊线焊盘上未预留新的线缆的焊接位置，从而使得新的线缆不能焊接在riser焊线焊盘上。所以，riser焊线焊盘的尺寸要略大于最小的直径，但是也不能大太多。
本实施例提供的根据各线缆的尺寸、线缆的数量确定riser焊线焊盘的尺寸，使得能够选取合适尺寸的riser焊线焊盘，便于在riser焊线焊盘上焊接线缆。
通常使用的riser卡中，主板连接两个连接器，连接器与线缆连接，线缆与PCB连接。而本申请实施例提供的riser卡中，本实施例提供的riser卡中主板连接两个连接器，连接器与线缆连接，线缆焊接在PCB板上，不再受到两个x8连接器的宽度的限制。故而，在实施中，riser卡的高度为初始的riser卡的高度的一半，其中，初始的riser卡为包含连接器的riser卡。
在初始的riser卡中包含两个x8连接器，受限与两个x8连接器的宽度，需将riser卡的整体高度设计成1U，而本实施例提供的riser卡中，采用去除两个x8连接器，使得riser卡的整体高度不再受到x8连接器的宽度的限制，且采用背面焊线、正面绕线的结构，极大地提升了空间利用率，可以将riser卡的高度缩减至0.5U。
本实施例提供的riser卡的高度为初始的riser卡的高度的一半，能够提高空间利用率以及减少riser卡板材的面积，从而大大降低成本。
在服务器的硬件系统里面，为了减小高速信号在线缆中传输的衰减，通常采用软连接的方式，CPU连接主板，主板连接主板端x8连接器，通过高度线缆连接riser端x8连接器，经过riser内部走线后在到达插槽，PCIe卡金手指与插槽接触。虽然相比于之前的硬连接的方式，采用软连接的方式使得高速信号在线缆中传输的衰减比在PCB内部小很多，以此来减少信号传输的衰减。但是Intel Eagle Stream平台升级到PCIe Gen5后速率翻倍，对传输介质的要求成倍增长，在性能较好的软连接基础上还要花非常高的成本升级PCB板材，导致材料成本急剧增高。本申请实施例中提供的riser卡相比于之前的riser卡中不存在两个连接器，因此，不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，插槽连接器的插槽引脚与PCB板的过孔一一映射，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计。“0”走线设计，减少了信号的衰减，故而，本实施例提供的riser卡中以“0”走线为基础，使得对PCB的板材的等级不会被提升，甚至会降低PCB板材的等级。
因此，在实施中，优选的实施方式是，PCB的板材的等级与初始的PCB的板材的等级相同或小于初始的PCB的板材的等级，其中，初始的板材为初始的riser卡的板材，初始的riser卡为包含连接器的riser卡。
对于板材材质不作限定，根据实际情况确定。随着科技的快速发展，要求基板材料需要有优良的电性能，良好的化学稳定性，随电源信号频率的增加在基材上的损失要求非常小，所以高频板材的重要性就突显出来。高频板是指电磁频率较高的特种线路板，用于高频率(频率大于300MHZ或者波长小于1米)与微波(频率大于3GHZ或者波长小于0.1米)领域的PCB，是在微波基材覆铜板上利用普通刚性线路板制造方法的部分工序或者采用特殊处理方法而产生的电路板。采用本申请实施例提供的riser卡不需要升级PCB板材的等级，甚至可以降低PCB板材的等级。由于FR4板材的特点是表面光滑平整，并且耐热、防潮、耐霉、耐酸碱、耐冲击，其机械性能、介电性能以及加工性能良好。干湿状态下的电气性能也很出色，最重要的是它具有很好的阻燃性，受环境的影响小，尺寸很稳定。故而，可以将PCB板材的等级降到成本低廉的FR4。
本实施例提供的PCB的板材等级与初始的PCB的板材等级相同或者小于初始的PCB的板材的等级，使得能够大大降低升级PCB板材的等级所需的成本。
之前的riser卡中，主板连接两个连接器，连接器与线缆连接，线缆与PCB连接，为保证riser卡能够正常工作，主板需要为riser卡提供12V和3.3V的电压。在实施中，为了简化主板的供电，优选的实施方式是，riser卡还包括电压转换模块，电压转换模块与主板连接，用于将主板提供的第一电压转换为第二电压，其中，第二电压小于第一电压。
需要说明的是，此处的电压转换模块主要指的是降压模块。第一电压通常指的是12V，第二电压指的是3.3V。在riser卡内部集成了电压转换模块，可以将12V转换为3.3V，主板只需要为riser卡提供12V的电压即可，剩下的3.3V通过riser卡内部的电压转换模块进行电压转换得到。由于主板只需要提供的12V的电压，因此，主板供电接口可以简化为2x2接口。
本实施例提供的riser卡中包含电压转换模块，简化了主板供电接口，减小了主板占用空间，从而大大降低成本。
上述实施例中，在riser卡内部集成了电压转换模块，可以将12V转3.3V，使得主板只需要提供12V的电压，而不需要提供3.3V的电压。由于主板只需要提供12V的电压，因此，在实施中，可以简化主板供电接口。具体地，主板的引脚的数量小于初始的主板的引脚的数量，其中，初始的主板为初始的riser卡的主板的引脚的数量，初始的riser卡为包含连接器的riser卡。如，之前的riser卡中主板需要提供12V和3.3V的电压，在主板上可能存在6个引脚、8个引脚，而采用本实施例的riser卡，在主板上只需要4个引脚即可，从而节省了空间。
之前的riser卡中，在PCB板上走一段线，增加了riser端信号性能损耗。若对之前的riser卡的PCB内部过孔，由于受两个x8连接器的形状的限制，正面和背面两个x8连接器的脚位无法对上，进而无法一一映射，因此，只能在PCB板内部走一段线绕过去，而经过了这一段绕线，大大增加了riser端信号性能的损耗。在之前的riser卡中，主板为riser提供的余量就会减少，因此，需要提升主板的板材。在提升主板的板材后，虽然增加了性能，但是成本相应地提升了。如主板需要从M6(松下PCB板材Megtron 6)等级升级到最高级别M7N(松下PCB板材Megtron 7GN)，因主板板材面积大，此部分成本上升压力最大。
而本实施例的riser卡通过过孔减少了riser内部走线的长度，使得riser的性能也得到很大的提升；此外，减小riser内部走线的长度，使得整个电路的衰减减小，同时主板为riser提供的余量增加，故而，主板不需要提升板材的等级，甚至可以降低板材的等级。在实施中，优选的实施方式是，主板的板材与初始的主板的板材相同，其中，初始的主板的板材为初始的riser卡的板材，初始的riser卡为包含连接器的riser卡。在如主板的板材可保持M6。
本实施例提供的主板的板材与初始的主板的板材相同，即不需要增加板材的等级，使得能够大大降低提升板材所需的成本。
在实施中，为了使riser卡的适用性更广，优选的实施方式是，插槽的数量为1个，即单插槽结构。
以三插槽riser为例，传统的三插槽riser做了3个插槽，但是终端客户通常是减配出货，即可能只会用到一个插槽，而剩下的两个插槽就会空闲，被浪费，也无法将剩下的两个插槽裁剪下来。而本实施例提供的0.5U的单插槽riser，可以把3颗拼接到一起替代传统的一体式的三插槽riser，满配是三层叠在一起，出货时只出一张卡，剩余的两张卡就可以不装，从而节省了成本，应用更加灵活。
上文中描述了一种riser卡，本实施例还提供一种riser线板，包括上述的riser卡，且riser卡的数量为多个。
本实施例提供的riser线板中，包括：主板、线缆、插槽连接器，还包括：PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射。riser焊线焊盘的尺寸根据各线缆的尺寸、线缆的数量确定。线缆的绕线位于插槽连接器在朝向PCB板的一侧。riser卡的高度为初始的riser卡的高度的一半，其中，初始的riser卡为包含连接器的riser卡。PCB的板材的等级与初始的PCB的板材的等级相同或小于初始的PCB的板材的等级。riser板中还包括：电压转换模块，电压转换模块与主板连接，用于将主板提供的第一电压转换为第二电压，其中，第二电压小于第一电压。主板的引脚的数量小于初始的主板的引脚的数量，其中，初始的主板为初始的riser卡的主板的引脚的数量。主板的板材与初始的主板的板材相同，其中，初始的主板的板材为初始的riser卡的板材。插槽的数量为1个。
Intel Eagle Stream平台升级到PCIe Gen5后速率翻倍，对传输介质的要求成倍增长，在性能较好的软连接基础上还要花非常高的成本升级PCB板材，导致材料成本急剧增高。按传统思路继续开发高速链路，整体材料成本上升比例非常大。如主板需要从M6(松下PCB板材Megtron 6)等级升级到最高级别M7N(松下PCB板材Megtron 7GN)，因主板板材面积大，此部分成本上升压力最大；riser需要升级到M7N，同时板材面积增加；riser比当前多两颗迷你冷边输入输出连接器(Mini Cool edge Input/Output，MCIO)板端+一个2x2 power板端；需要有独立两条MCIO PCIe Gen5及一条2x2power(两端均有线端连接器)。
而通过本申请实施例中，riser卡通过过孔减少了riser内部走线的长度，使得riser的性能也得到很大的提升，此外，减小riser内部走线的长度，使得整个电路的衰减减小，同时主板为riser提供的余量增加，故而，主板不需要提升板材的等级，主板板材可保持M6；不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，插槽连接器的插槽引脚与PCB板的过孔一一映射，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计，riser因“0”走线设计，板材降低为价格最低廉的FR4；riser取消了8x连接器，宽度不再受限，板材面积照常规方案降低一半；riser取消连接器设计，板端及线端分别节省两颗MCIO+一颗2x2power连接器；以模块化概念设计，将多颗单插槽的riser卡拼接到一起替代传统的一体式的riser卡，出货时只出一张卡，剩余的几张卡就可以不装，从而节省了成本，应用更加灵活，可以拼接组合方式适用于不同应用场景，极大的节约了研发资源。
通过将riser焊线焊盘与正面插槽引脚一一映射，仅通过PCB过孔连接，极限缩减PCB走线长度，达到“0”走线设计，这样可以极大的减少了riser端信号性能损耗。传统单slot riser受限于x8连接器宽度，需将整体高度设计成1U。新方案采用背面焊线、正面绕线结构极大的提升了空间利用率，将单slot riser高度缩减到0.5U。半高、单x16 slot结构实现了riser线板方案模块化拼接特性，可根据架构需求简单的进行组合，使用范围更广，适合在平台以CBB形式进行推广。riser集成了12V转3.3V，主板供电接口简化了2x2接口，减少了主板占用空间。新方案以“0”走线为基础，不仅未提升MB及riser PCB等级，还将riserPCB降级到成本低廉的FR4。同时还节省板端及线端连接器成本。本申请实施例提供的riser卡可以适用于服务器、存储器等产品，推广度高。
本申请实施例提供的riser线板，包括：主板、线缆、插槽连接器，还包括：PCB板，PCB板上设置有过孔；插槽连接器位于PCB板上的第一侧，且插槽连接器的插槽引脚与过孔一一映射；主板与线缆连接，线缆焊接在PCB板的第二侧；用于焊接线缆的riser焊线焊盘与插槽引脚一一映射。相比于之前的riser卡中，主板连接两个连接器，连接器与线缆连接，线缆与PCB连接的设计方法，本申请实施例提供的riser卡中，主板与线缆连接，线缆焊接在PCB板上，不需要两个连接器，减少了riser卡的成本；其次，riser卡的宽度不再受到连接器的限制，使得采用的板材面积相比于之前的riser卡的板材的面积减少，故而减少了riser卡的成本；此外，之前的riser卡中，两个连接器的引脚可能发生错位、形状可能不一致，在riser卡内部需要绕线，而本申请的riser中，不存在两个连接器，因此，不受两个连接器的形状、引脚的位置等的限制，使得可以在PCB板内部设置过孔，插槽连接器的插槽引脚与PCB板的过孔一一映射，用于焊接线缆的riser焊线焊盘与插槽引脚一一映射，缩减了PCB走线的长度，达到“0”走线设计，极大地减少了riser端信号性能损耗，即riser内部的损耗减少，主板不需要提升板材，所以，大大降低PCIe链路的成本；根据各线缆的尺寸、线缆的数量确定riser焊线焊盘的尺寸，使得能够选取合适尺寸的riser焊线焊盘，便于在riser焊线焊盘上焊接线缆；riser卡的高度为初始的riser卡的高度的一半，能够提高空间利用率以及减少riser卡板材的面积，从而大大降低成本；PCB的板材等级与初始的PCB的板材等级相同或者小于初始的PCB的板材的等级，使得能够大大降低升级PCB板材的等级所需的成本；riser卡中包含电压转换模块，简化了主板供电接口，减小了主板占用空间，从而大大降低成本；主板的引脚的数量小于初始的主板的引脚的数量，其中，初始的主板为初始的riser卡的主板的引脚的数量，减少了引脚的数量，从而节省了空间；主板的板材与初始的主板的板材相同，即不需要增加板材的等级，使得能够大大降低提升板材所需的成本；采用单插槽结构，方便将多个单插槽riser卡进行拼接，能够替代传统的一体式riser卡，节省了成本，且应用更加灵活；并且归一化程度比较高，在多种应用场景中可以直接使用本申请实施例提供的riser卡，兼容性更强。
以上对本申请所提供的一种riser卡及riser线板进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种riser卡，包括：主板、线缆、插槽连接器，其特征在于，还包括：PCB板，所述PCB板上设置有过孔；
所述插槽连接器位于所述PCB板上的第一侧，且所述插槽连接器的插槽引脚与所述过孔一一映射；
所述主板与所述线缆连接，所述线缆焊接在所述PCB板的第二侧；
用于焊接所述线缆的riser焊线焊盘与所述插槽引脚一一映射。
2.根据权利要求1所述的riser卡，其特征在于，所述riser焊线焊盘的尺寸根据各所述线缆的尺寸、所述线缆的数量确定。
3.根据权利要求1所述的riser卡，其特征在于，所述线缆的绕线位于所述插槽连接器在朝向所述PCB板的一侧。
4.根据权利要求3所述的riser卡，其特征在于，所述riser卡的高度为初始的riser卡的高度的一半，其中，所述初始的riser卡为包含连接器的riser卡。
5.根据权利要求3所述的riser卡，其特征在于，所述PCB的板材的等级与所述初始的PCB的板材的等级相同或小于所述初始的PCB的板材的等级，其中，所述初始的板材为初始的riser卡的板材，所述初始的riser卡为包含连接器的riser卡。
6.根据权利要求3所述的riser卡，其特征在于，还包括：电压转换模块，所述电压转换模块与所述主板连接，用于将所述主板提供的第一电压转换为第二电压，其中，所述第二电压小于所述第一电压。
7.根据权利要求6所述的riser卡，其特征在于，所述主板的引脚的数量小于所述初始的主板的引脚的数量，其中，所述初始的主板为初始的riser卡的主板的引脚的数量，所述初始的riser卡为包含连接器的riser卡。
8.根据权利要求4所述的riser卡，其特征在于，所述主板的板材与所述初始的主板的板材相同，其中，所述初始的主板的板材为初始的riser卡的板材，所述初始的riser卡为包含连接器的riser卡。
9.根据权利要求1至8任意一项所述的riser卡，其特征在于，所述插槽的数量为1个。
10.一种riser线板，其特征在于，包括权利要求1至9任意一项所述的riser卡，且所述riser卡的数量为多个。
CN202310179820.0A 2023-02-28 2023-02-28 一种riser卡及riser线板 Pending CN116321682A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310179820.0A CN116321682A (zh) 2023-02-28 2023-02-28 一种riser卡及riser线板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310179820.0A CN116321682A (zh) 2023-02-28 2023-02-28 一种riser卡及riser线板

Publications (1)

Publication Number Publication Date
CN116321682A true CN116321682A (zh) 2023-06-23

Family

ID=86786278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310179820.0A Pending CN116321682A (zh) 2023-02-28 2023-02-28 一种riser卡及riser线板

Country Status (1)

Country Link
CN (1) CN116321682A (zh)

Similar Documents

Publication Publication Date Title
US8050042B2 (en) Clock routing in multiple channel modules and bus systems and method for routing the same
US5908333A (en) Connector with integral transmission line bus
US6567870B1 (en) Apparatus and method for stacking cards for a computer
JP2001312333A (ja) 拡張性バス構造及びモジュール式測定機器
US5334030A (en) PCMCIA bus extender card for PCMCIA system development
US7632139B2 (en) Connector having USB and eSATA interfaces
JP5199479B2 (ja) 構成を変更可能なコンピュータバス
TWI231414B (en) Topology for 66 MHz PCI bus riser card system
JP4771372B2 (ja) 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ）
US20060237539A1 (en) Card reader assembly
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
WO2016105782A1 (en) Two-part electrical connector
CN109935248B (zh) 存储模块卡
CN116321682A (zh) 一种riser卡及riser线板
CN215298224U (zh) 一种核心板及计算机设备
TWI737970B (zh) 伺服器機櫃
CN218938868U (zh) 扩展组件及主机
CN213069797U (zh) 转接装置及通信设备
CN214896408U (zh) 一种主板及计算机设备
CN110602915A (zh) 一种电子设备
CN110740569A (zh) 印刷电路板
CN217591200U (zh) 高速信号主板及电子设备
US20230246353A1 (en) Dual-path high-speed interconnect pcb layout solution
CN115473062A (zh) 一种高速信号传输板卡及电子设备
CN113792518B (zh) 一种pcb板布局结构、服务器主板及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination