CN113792518B - 一种pcb板布局结构、服务器主板及服务器 - Google Patents
一种pcb板布局结构、服务器主板及服务器 Download PDFInfo
- Publication number
- CN113792518B CN113792518B CN202111135931.9A CN202111135931A CN113792518B CN 113792518 B CN113792518 B CN 113792518B CN 202111135931 A CN202111135931 A CN 202111135931A CN 113792518 B CN113792518 B CN 113792518B
- Authority
- CN
- China
- Prior art keywords
- cpu
- dimm
- motherboard
- signal line
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims abstract description 70
- 230000006870 function Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本申请涉及一种PCB板布局结构、服务器主板及服务器,属于计算机技术领域。该结构包括PCB板、DIMM插槽、第一CPU、第二CPU;第一CPU和第二CPU并排安装在PCB板的预设位置处,第一CPU远离第二CPU的一侧对应多个位于同一侧的内存通道,第二CPU远离第一CPU的一侧对应多个位于同一侧的内存通道,每个内存通道中安装两个DIMM插槽,位于第一CPU的内存通道内的各个DIMM插槽均与第一CPU连接,位于第二CPU的内存通道内的各个DIMM插槽均与第二CPU连接。本申请通过对PCB板布局、布线进行创新和优化,在保证现有功能基础上,充分发挥硬件性能的要求。
Description
技术领域
本申请属于计算机技术领域,具体涉及一种PCB板布局结构、服务器主板及服务器。
背景技术
服务器主板在设计PCB(Printed Circuit Board,印制电路板)布局时,通常是按照硬件平台厂商建议的布局方式进行设计,其CPU(Central Processing Unit,中央处理器)和DIMM(Dual Inline Memory Modules,双列直插式内存模块)插槽一般会并排排列,例如,将CPU(Central Processing Unit,中央处理器)放置在主板上,将多个DIMM内存插槽放置在CPU两边,CPU与DIMM内存插槽是按照DIMM-CPU-DIMM的方式布局。当主板上需要安装两颗CPU时,两颗CPU要么是左右并排排列,要么是上下错开排列,且都是按照DIMM-CPU-DIMM的方式布局。
随着PCIE(Peripheral Component Interconnect Express,高速串行计算机扩展总线标准)3.0版本、PCIE4.0版本的到来,其走线长度大大缩短,对布局布线要求更严,对PCIE的走线带来了严峻挑战。虽然硬件平台厂商建议的布局方式能比较好的发挥硬件平台的优势和性能,但当产品需要支持尽量多的PCIE3.0、PCIE4.0信号时,但受板型的限制,目前的这种布局方式无法满足其要求,无法发挥CPU的最大性能。
发明内容
鉴于此,本申请的目的在于提供一种PCB板布局结构、服务器主板及服务器,以改善现有布局方式无法发挥CPU的最大性能的问题。
本申请的实施例是这样实现的:
第一方面,本申请实施例提供了一种1.一种PCB板布局结构,包括:PCB板、DIMM插槽、第一CPU、第二CPU;所述第一CPU和所述第二CPU并排安装在PCB板的预设位置处,所述第一CPU远离所述第二CPU的一侧对应多个位于同一侧的内存通道,所述第二CPU远离所述第一CPU的一侧对应多个位于同一侧的内存通道,每个所述内存通道中安装两个所述DIMM插槽,位于所述第一CPU的内存通道内的各个DIMM插槽均与所述第一CPU连接,位于所述第二CPU的内存通道内的各个DIMM插槽均与所述第二CPU连接。本申请实施例中,PCB板在布局时,不再采用现有技术中的:将CPU与DIMM内存插槽按照DIMM-CPU-DIMM-的方式布局,而是采用DIMM-CPU-CPU-DIMM的方式布局,通过对PCB板布局、布线进行创新和优化,在保证现有功能的基础上,充分发挥硬件性能的要求。
结合第一方面实施例的一种可能的实施方式,位于所述第一CPU的内存通道内,且靠近所述第一CPU的DIMM插槽与所述第一CPU近端的DIMM信号线连接,位于所述第一CPU的内存通道内,且远离所述第一CPU的DIMM插槽与所述第一CPU远端的DIMM信号线连接;位于所述第二CPU的内存通道内,且靠近所述第二CPU的DIMM插槽与所述第二CPU近端的DIMM信号线连接,位于所述第二CPU的内存通道内,且远离第二CPU的所述DIMM插槽与所述第二CPU远端的DIMM信号线连接。本申请实施例中,在布线时,近端的DIMM信号线与距离CPU较近的DIMM插槽连接,远端的DIMM信号线与距离CPU较远的DIMM插槽连接,以避免远端DIMM信号和近端DIMM信号线彼此之间的干扰。
结合第一方面实施例的一种可能的实施方式,所述PCB板采用N+N的叠层走线,位于所述第一CPU近端的DIMM信号线以及位于所述第二CPU近端的DIMM信号线采用上N层走线,位于第一CPU远端的DIMM信号线以及位于所述第二CPU远端的DIMM信号线采用下N层走线,N大于等于2的整数。本申请实施例中,在走线时,采用N+N的叠层走线,且位于第一CPU近端的DIMM信号线以及位于第二CPU近端的DIMM信号线采用上N层走线,位于第一CPU远端的DIMM信号线以及位于第二CPU远端的DIMM信号线采用下N层走线,通过这样的层面分配,可以很好的避免两个区域的DIMM信号走线的相互干扰。
结合第一方面实施例的一种可能的实施方式,当N为大于等于4的整数时,位于所述第一CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,位于所述第二CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层。本申请实施例中,位于第一CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,位于第二CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,以消除连接不同DIMM插槽的近端DIMM信号线或连接不同DIMM插槽的远端DIMM信号线彼此之间的影响。
结合第一方面实施例的一种可能的实施方式,所述第一CPU和所述第二CPU采用一体式Socket进行整体散热。本申请实施例中,采用一体式Socket将两个CPU罩在一起进行整体散热的方式,可以避免单个CPU单独散热时存在的散热难的问题,同时还可以节约成本。
结合第一方面实施例的一种可能的实施方式,所述PCB板布局结构还包括:位于所述PCB板上的PCIE x16插槽,所述PCIEx16插槽的数量最大为7。本申请实施例中,采用DIMM-CPU-CPU-DIMM的布局方式,使得PCB板上的PCIEx16插槽的数量最大可以达到7个,以尽可能多的支持PCIE3.0、PCIE4.0信号,以便充分发挥CPU的性能。
结合第一方面实施例的一种可能的实施方式,所述第一CPU、所述第二CPU均对应4个内存通道。本申请实施例中,第一CPU、第二CPU均对应4个内存通道,使得该PCB板布局结构可以支持16个DMM插槽,进而支持16根DIMM内存条,以保证其性能。
第二方面,本申请实施例还提供了一种服务器主板,包括:DIMM内存和上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的PCB板布局结构,所述PCB板布局结构中的每一个DIMM插槽均插接有一个所述DIMM内存。
结合第二方面实施例的一种可能的实施方式,所述服务器主板包括ATX主板、EATX主板、HPTX主板、EEATX主板中的一种。
第三方面,本申请实施例还提供了一种服务器,包括:本体和如上述第二方面实施例和/或结合第二方面实施例的一种可能的实施方式提供的服务器主板,所述服务器主板安装于所述本体内。
本申请的其他特征和优点将在随后的说明书阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本申请的主旨。
图1示出了本申请实施例提供的一种PCB板布局结构的结构示意图。
图2示出了本申请实施例提供的一种EATX主板的PCB板布局结构的结构示意图。
图3示出了本申请实施例提供的一种CPU的DIMM信号线与DIMM插槽的连接示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
再者,本申请中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
鉴于当产品需要支持尽量多的PCIE3.0、PCIE4.0信号时,目前的硬件平台厂商建议的布局方式存在的缺陷,本申请实施例提供了一种PCB板布局结构,布局时,不再采用现有技术中的:将CPU与DIMM内存插槽按照DIMM-CPU-DIMM-的方式布局,而是采用DIMM-CPU-CPU-DIMM的方式布局,通过对PCB板布局、布线进行创新和优化,在保证现有功能的基础上,充分发挥硬件性能的要求。
下面将结合图1,对本申请实施例提供的PCB板布局结构进行说明。该PCB板布局结构包括:PCB板、DIMM插槽、第一CPU、第二CPU。第一CPU和第二CPU并排安装在PCB板的预设位置处,例如安装在PCB板的水平中线偏下方的位置。
第一CPU远离第二CPU的一侧对应多个位于同一侧的内存通道,第二CPU远离第一CPU的一侧对应多个位于同一侧的内存通道。结合图1进行说明,也即第一CPU的左侧对应多个位于同一侧的内存通道,第二CPU的右侧对应多个位于同一侧的内存通道。每个内存通道中安装有两个DIMM插槽。位于第一CPU的内存通道内的各个DIMM插槽均与第一CPU连接,位于第二CPU的内存通道内的各个DIMM插槽均与第二CPU连接。
采用本申请所示的布局方式,使得每个内存通道中可以安装两个DIMM插槽,而采用现有的方式,每个内存通道仅能安装一个DIMM插槽,经过发明人进行SI(SignalIntegrity)仿真确定:当CPU的DIMM配置为1DPC(1DIMM Per Channel,即每个内存通道安装1根DIMM)时,DIMM速率可以达到3200Mbps,而CPU的DIMM配置为2DPC(即每个内存通道安装2根DIMM),DIMM速率可以达到2933Mbps,采用本申请的布局方式,同样能满足速率以及信号完整性要求。
每个CPU对应的内存通道的数量可以为4,由于内存通道安装有2个DIMM插槽,可以安装2根DIMM内存条,这样,2个CPU便可对应16根DIMM内存。
需要说明的是,每个内存通道中安装的DIMM(安装时,DIMM插接于DIMM插槽中)的数量可以不为两个,在满配情况下,每个内存通道可以安装两个DIMM,在不满配情况下,每个内存通道可以仅安装一个DIMM,当然也可以是在部分内存通道内安装一个DIMM,在部分内存通道内安装两个DIMM。
此外,PCB板布局结构还包括:位于PCB板上的PCIE x16插槽,采用本申请的布局方式,使得标准的服务器主板的PCIEx16插槽的数量最大为7,以尽可能多的支持PCIE3.0、PCIE4.0信号,以便充分发挥CPU的性能。不同类型的服务器主板,PCIE x16插槽的位置可以不同,且支持的最大数量可以不同,以主板为标准的EATX(Extended Advanced TechnologyExtended,扩展先进技术扩展)主板为例,标准尺寸为12×13英寸(305mm x 330mm),则7个PCIE x16插槽可以并排排列,位于PCB板的左上方。需要说明的是,本申请所示的PCB板布局结构除了适用于EATX主板外,还适用于其他的服务器主板,例如,ATX(AdvancedTechnology Extended,先进技术扩展)主板、EEATX主板、HPTX主板等。其中,服务器主板并不限于上述的几种情形,此外,还布局方式可以适用于各种CPU板。
除此之外,还会在PCB板布局结构上设置SATA(Serial Advanced TechnologyAttachment,串行高级技术附件)接口、USB(Universal Serial Bus,通用串行总线)接口、VGA(Video Graphics Array,视频图像阵列)接口、RJ45接口、电源适配器以及光模块插口等主要功能。以标准的EATX主板的PCB板布局结构为例,其主要器件的布局如图2所示。
其中,CPU的布局采用DIMM-CPU-CPU-DIMM的方式进行,图2中的①、②分别为第一CPU和第二CPU,其摆放方式为并排摆放。而③和④分别为①、②的DIMM插槽,每个CPU的DIMM插槽均处于同侧,即③为①的DIMM插槽,位于①的左侧。④为第二CPU的DIMM插槽,位于②的右侧。⑤区域为7个PCIE x16插槽,位于PCB板的左上角。⑥区域为一些重要的接口,如USB接口、RJ45接口、VGA接口等,位于PCB板的右上角。⑦区域为主板电源连接器,位于PCB板的最右侧。⑧区域主要是SATA接口以及一些前置接口,位于PCB板的最左侧。本申请所示的布局方式,不仅能保证双路16根内存的配置,同时也做到了充分发挥硬件性能的要求,最大支持7个PCIE x16插槽,在保证内存数量和完美的PCIE可扩展性的同时,对信号的质量要求也没有降低。
由于DIMM信号线分布于CPU的两侧,且主板布局时采用DIMM-CPU-CPU-DIMM的方式,为了避免两侧DIMM信号的相互影响。一种可选实施方式下,布线时,位于第一CPU的内存通道内,且靠近第一CPU的DIMM插槽与第一CPU近端的DIMM信号线连接,位于第一CPU的内存通道内,且远离第一CPU的DIMM插槽与第一CPU远端的DIMM信号线连接。位于第二CPU的内存通道内,且靠近第二CPU的DIMM插槽与第二CPU近端的DIMM信号线连接,位于第二CPU的内存通道内,且远离第二CPU的DIMM插槽与第二CPU远端的DIMM信号线连接。为了便于理解,结合图3进行说明。图3中的A区域为第一CPU或第二CPU近端的DIMM信号线,图3中的B区域为第一CPU或第二CPU远端的DIMM信号线,连接时,近端的DIMM信号线与距离CPU较近的DIMM插槽连接,远端的DIMM信号线与距离CPU较远的DIMM插槽连接,例如,第一CPU的A区域与靠近第一CPU的前4个DIMM插槽连接,第二CPU的A区域与靠近第二CPU的前4个DIMM插槽连接;第一CPU的B区域与远离第一CPU的后4个DIMM插槽连接,第二CPU的B区域与远离第二CPU的后4个DIMM插槽连接。
在布线时,还会综合考虑该PCB板上的DIMM信号走线、高速信号布线、电源平面处理、以及加工成本、可加工性等方面,PCB板采用N+N的叠层走线,叠层采用N+N的二次压合设计。其中,N为大于等于2的正整数,例如,叠层设计可以为4层,采用2+2的二次压合设计,叠层设计可以为6层,采用3+3的二次压合设计,叠层设计可以为8层,采用4+4的二次压合设计……叠层设计可以为24层,采用12+12的二次压合设计。其中,最大叠层可以达到40层,采用20+20的二次压合设计。此外,不同的主板例如,ATX主板、EATX主板、EEATX主板、HPTX主板采用的叠层设计可以不同。
为了进一步消除两端DIMM信号在走线过程中的相互影响,位于第一CPU近端的DIMM信号线以及位于第二CPU近端的DIMM信号线采用上N层走线,位于第一CPU远端的DIMM信号线以及位于第二CPU远端的DIMM信号线采用下N层走线。例如,图3中A区域的DIMM信号线采用上N层走线,图3中用实线表示,B区域的DIMM信号线采用下N层走线,图3中用虚线表示。这样的层面分配,可以很好的避免两个区域的DIMM信号走线的相互干扰。
此外,考虑到连接不同DIMM插槽的近端DIMM信号线或连接不同DIMM插槽的远端DIMM信号线彼此之间也会相互影响,因此,可选地,当N为大于等于4的整数时,位于第一CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,位于第二CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,以消除连接不同DIMM插槽的近端DIMM信号线或连接不同DIMM插槽的远端DIMM信号线彼此之间的影响。
其中,高速信号布线以及各种接口的信号线的布局可以采用现有的布局方式,如均采用上N层走线,电源线布线野可以采用现有的布局方式,如采用下N层走线。
此外,由于本申请中的2颗CPU之间并不存在DIMM插槽,使得在进行散热时,第一CPU和第二CPU可以采用一体式Socket进行整体散热,放弃每个CPU单独散热的处理方式。采用一体式Socket将两个CPU罩在一起进行整体散热的方式,可以避免单个CPU单独散热时存在的散热难的问题。
基于同样的发明构思,本申请实施例还提供了一种服务器主板,该服务器主板包括:DIMM内存和上述的PCB板布局结构,PCB板布局结构中的每一个DIMM插槽均插接有一个DIMM内存。此外,该服务器主板还包括其他器件,例如PCIE x16插件,光模块等,该PCIE x16插件插接于PCIEx16插槽中,光模块插接于光模块插口中。
其中,该服务器主板可以是目前市面上常使用的服务器主板,例如可以是ATX主板、EATX主板、HPTX主板、EEATX主板。服务器主板并不限于上述的几种情形,此外,还布局方式可以适用于各种CPU板。
服务器主板实施例中的PCB板布局结构,其实现原理及产生的技术效果和前述PCB板布局结构实施例相同,为简要描述,服务器主板实施例部分未提及之处,可参考前述PCB板布局结构实施例中相应内容。
基于同样的发明构思,本申请实施例还提供了一种包含上述的服务器主板的服务器。该服务器包括本体和上述的服务器主板,服务器主板安装于本体内。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (8)
1.一种PCB板布局结构,其特征在于,包括:
PCB板;
DIMM插槽;
第一CPU、第二CPU,所述第一CPU和所述第二CPU并排安装在PCB板的预设位置处,所述第一CPU远离所述第二CPU的一侧对应多个位于同一侧的内存通道,所述第二CPU远离所述第一CPU的一侧对应多个位于同一侧的内存通道,每个所述内存通道中安装两个所述DIMM插槽,位于所述第一CPU的内存通道内的各个DIMM插槽均与所述第一CPU连接,位于所述第二CPU的内存通道内的各个DIMM插槽均与所述第二CPU连接;
其中,位于所述第一CPU的内存通道内,且靠近所述第一CPU的DIMM插槽与所述第一CPU近端的DIMM信号线连接,位于所述第一CPU的内存通道内,且远离所述第一CPU的DIMM插槽与所述第一CPU远端的DIMM信号线连接;位于所述第二CPU的内存通道内,且靠近所述第二CPU的DIMM插槽与所述第二CPU近端的DIMM信号线连接,位于所述第二CPU的内存通道内,且远离第二CPU的所述DIMM插槽与所述第二CPU远端的DIMM信号线连接;
所述PCB板采用N+N的叠层走线,位于所述第一CPU近端的DIMM信号线以及位于所述第二CPU近端的DIMM信号线采用上N层走线,位于第一CPU远端的DIMM信号线以及位于所述第二CPU远端的DIMM信号线采用下N层走线,N大于等于2的整数。
2.根据权利要求1所述的PCB板布局结构,其特征在于,当N为大于等于4的整数时,位于所述第一CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层,位于所述第二CPU的内存通道内的不同DIMM插槽的DIMM信号线位于不同的走线层。
3.根据权利要求1所述的PCB板布局结构,其特征在于,所述第一CPU和所述第二CPU采用一体式Socket进行整体散热。
4.根据权利要求1所述的PCB板布局结构,其特征在于,所述PCB板布局结构还包括:
位于所述PCB板上的PCIE x16插槽,所述PCIEx16插槽的数量最大为7。
5.根据权利要求1所述的PCB板布局结构,其特征在于,所述第一CPU、所述第二CPU均对应4个内存通道。
6.一种服务器主板,其特征在于,包括:DIMM内存和如权利要求1-5中任一项所述的PCB板布局结构,所述PCB板布局结构中的每一个DIMM插槽均插接有一个所述DIMM内存。
7.根据权利要求6所述的服务器主板,其特征在于,所述服务器主板包括ATX主板、EATX主板、HPTX主板、EEATX主板中的一种。
8.一种服务器,其特征在于,包括:本体和如权利要求6或7所述的服务器主板,所述服务器主板安装于所述本体内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111135931.9A CN113792518B (zh) | 2021-09-27 | 2021-09-27 | 一种pcb板布局结构、服务器主板及服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111135931.9A CN113792518B (zh) | 2021-09-27 | 2021-09-27 | 一种pcb板布局结构、服务器主板及服务器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113792518A CN113792518A (zh) | 2021-12-14 |
CN113792518B true CN113792518B (zh) | 2023-12-19 |
Family
ID=79184602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111135931.9A Active CN113792518B (zh) | 2021-09-27 | 2021-09-27 | 一种pcb板布局结构、服务器主板及服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113792518B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111090967A (zh) * | 2019-11-29 | 2020-05-01 | 苏州浪潮智能科技有限公司 | 一种pcb布局结构、方法、布线方法及服务器主板 |
CN212990051U (zh) * | 2020-10-28 | 2021-04-16 | 山西百信信息技术有限公司 | 一种主板内存条布局结构 |
CN213276459U (zh) * | 2020-11-25 | 2021-05-25 | 海光信息技术股份有限公司 | 一种服务器主板及服务器 |
CN213276461U (zh) * | 2020-11-25 | 2021-05-25 | 海光信息技术股份有限公司 | 一种双路服务器主板及服务器 |
CN213365438U (zh) * | 2020-11-25 | 2021-06-04 | 成都海光集成电路设计有限公司 | 一种双路服务器主板及服务器 |
-
2021
- 2021-09-27 CN CN202111135931.9A patent/CN113792518B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111090967A (zh) * | 2019-11-29 | 2020-05-01 | 苏州浪潮智能科技有限公司 | 一种pcb布局结构、方法、布线方法及服务器主板 |
CN212990051U (zh) * | 2020-10-28 | 2021-04-16 | 山西百信信息技术有限公司 | 一种主板内存条布局结构 |
CN213276459U (zh) * | 2020-11-25 | 2021-05-25 | 海光信息技术股份有限公司 | 一种服务器主板及服务器 |
CN213276461U (zh) * | 2020-11-25 | 2021-05-25 | 海光信息技术股份有限公司 | 一种双路服务器主板及服务器 |
CN213365438U (zh) * | 2020-11-25 | 2021-06-04 | 成都海光集成电路设计有限公司 | 一种双路服务器主板及服务器 |
Also Published As
Publication number | Publication date |
---|---|
CN113792518A (zh) | 2021-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365990B2 (en) | Circuit board arrangement including heat dissipater | |
US20080002370A1 (en) | Scalable memory DIMM designs with vertical stackup connector | |
US20060264085A1 (en) | Method and apparatus for coupling a plurality of cards to an information handling system | |
US20120057317A1 (en) | Server architecture | |
US6504725B1 (en) | Topology for PCI bus riser card system | |
US10353442B2 (en) | Expansion slot interface | |
TW201342715A (zh) | 用於內部及外部輸入輸出介面之高頻寬連接器 | |
US20110128702A1 (en) | Circuit board module | |
US11030145B2 (en) | Server | |
US20090113102A1 (en) | Detachable expansion device and host | |
US20090195978A1 (en) | Structure and method for electrically connecting heat dissipating device and adapting circuit board | |
CN113792518B (zh) | 一种pcb板布局结构、服务器主板及服务器 | |
US20080180899A1 (en) | Methods and systems for a multi-memory module | |
TWI594666B (zh) | 靜電放電防護結構與電子裝置 | |
US20200117248A1 (en) | External electrical connector and computer system | |
TWI737970B (zh) | 伺服器機櫃 | |
TW202246943A (zh) | 主機板 | |
CN112055499B (zh) | 服务器机柜 | |
US20190303333A1 (en) | System with an interposer for high-speed memory modules | |
US8681510B2 (en) | Circuit board | |
US9568959B1 (en) | Computing apparatus | |
US20100067187A1 (en) | Motherboard | |
TWI841302B (zh) | 伺服器 | |
CN111048928B (zh) | 外接式电连接器及电脑系统 | |
US9996122B2 (en) | Socket and adapter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |