CN116318116A - 时钟信号处理电路 - Google Patents

时钟信号处理电路 Download PDF

Info

Publication number
CN116318116A
CN116318116A CN202310582418.7A CN202310582418A CN116318116A CN 116318116 A CN116318116 A CN 116318116A CN 202310582418 A CN202310582418 A CN 202310582418A CN 116318116 A CN116318116 A CN 116318116A
Authority
CN
China
Prior art keywords
clock signal
circuit
signal
generating
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310582418.7A
Other languages
English (en)
Inventor
陶成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kuixian Integrated Circuit Design Co ltd
Original Assignee
Hefei Kuixian Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kuixian Integrated Circuit Design Co ltd filed Critical Hefei Kuixian Integrated Circuit Design Co ltd
Priority to CN202310582418.7A priority Critical patent/CN116318116A/zh
Publication of CN116318116A publication Critical patent/CN116318116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种时钟信号处理电路，属于电路信号处理技术领域，所述时钟信号处理电路主要包括依次电连接的二分频模块、三角波方波转换模块以及异或门数字电路。本发明的时钟信号处理电路通过依次电连接的二分频模块、三角波方波转换模块以及异或门数字电路，实现了将输入的外部时钟信号进行90°相位转换，能够在不占用过多电路空间的情况下来获取准确的90°相位时钟信号，降低了电路结构的复杂度，保证了电路结构的简洁实用，提高了电路生产制造效率。

Description

时钟信号处理电路
技术领域
本发明涉及电路信号处理技术领域，尤其涉及一种时钟信号处理电路。
背景技术
对于只有外部输入时钟，而系统内没有相位跟踪及校准模块的芯片系统，提供一个相对精确的90°相位时钟信号给数字模块使用，同时要考虑外部输入时钟占空比对相移精度的影响。基于锁相环PLL或延迟锁相环DLL的时钟相位跟踪和校准模块能够提供非常精确的90°相位时钟信号，在诸如高速接口等系统和应用中必不可少，在高性能CPU中也是常用模块。
但基于PLL或DLL的时钟相位模块含有较多的元器件，所占用的电路空间较多，因此需要寻求一种相对简洁实用的电路结构来获取90°相位时钟信号。
发明内容
本发明提供一种时钟信号处理电路，用以解决现有技术中获取90°相位时钟信号电路复杂的缺陷，实现用较少的元器件即可实现90°相位时钟信号的生成。
本发明提供一种时钟信号处理电路，包括次电连接的二分频模块、三角波方波转换模块以及异或门数字电路；
所述二分频模块用于将输入的目标时钟信号进行二分频，输出频率为所述目标时钟信号的一半的第一时钟信号；
所述三角波方波转换模块用于接收所述二分频模块输出的第一时钟信号并根据所述第一时钟信号生成目标电压信号，所述三角波方波转换模块还用于对所述目标电压信号进行三角波转方波转变以生成第二时钟信号和第三时钟信号；所述第二时钟信号与所述第三时钟信号的频率相同、相位和占空比不同；
所述异或门数字电路用于接收所述第二时钟信号和所述第三时钟信号，并将所述第二时钟信号和所述第三时钟信号进行异或得到对所述目标时钟信号进行90°相移后的第四时钟信号。
根据本发明提供的一种时钟信号处理电路，还包括相位误差检测模块和占空比调整电路，
所述相位误差检测模块的输入端与所述异或门数字电路的输出端电连接，所述相位误差检测模块用于将所述第四时钟信号与参考源电压进行比较，得到相位误差检测结果，并基于所述相位误差检测结果生成控制电压信号；
所述占空比调整电路的输入端与所述相位误差检测模块的输出端电连接，所述占空比调整电路用于接收所述控制电压信号来对所述第四时钟信号进行占空比调整，以调整输出的所述第四时钟信号的相位。
根据本发明提供的一种时钟信号处理电路，还包括：相位误差检测模块包括鉴相器电路，所述目标时钟信号和所述第四时钟信号通过所述鉴相器电路的输入端输入至所述鉴相器电路，所述鉴相器电路将所述目标时钟信号和所述第四时钟信号的相位进行对比，得到所述目标时钟信号和所述第四时钟信号的相位差，并基于所述相位差生成初始控制电压信号。
根据本发明提供的一种时钟信号处理电路，还包括第一比较器电路，所述第一比较器电路的一个输入端与所述鉴相器电路的输出端电连接，所述第一比较器电路的输出端与所述占空比调整电路的输入端电连接；所述第一比较器电路用于将输入的所述初始控制电压信号的幅值与参考源电压的四分之一幅值进行比较，生成比较结果，并基于所述比较结果生成输入至所述占空比调整电路的控制电压信号。
根据本发明提供的一种时钟信号处理电路，还包括低通滤波器，所述低通滤波器用于将所述初始控制电压信号进行低通滤波，并将低通滤波后的所述初始控制电压信号输入至所述相位误差检测模块以与所述参考源电压进行比较。
根据本发明提供的一种时钟信号处理电路，所述三角波方波转换模块包括参考信号生成单元以及信号转换单元；
所述参考信号生成单元用于生成与目标电压信号对应的第一参考电压信号和第二参考电压信号；
所述信号转换单元用于基于所述目标电压信号和所述第一参考电压信号生成所述第二时钟信号，所述信号转换单元还用于基于所述目标电压信号和所述第二参考电压信号生成所述第三时钟信号。
根据本发明提供的一种时钟信号处理电路，所述参考信号生成单元包括第一三角波发生电路、第二三角波发生电路和参考电压生成电路；
所述参考电压生成电路的一个输出端与所述第一三角波发生电路的输入端电连接，所述第一三角波发生电路的输出端与所述第二三角波发生电路的输入端电连接；
所述第一三角波发生电路用于基于所述第一时钟信号生成所述目标电压信号；所述第二三角波发生电路用于基于所述第一三角波发生电路生成所述目标电压信号的电路参数来生成所述目标电压信号，并将所述目标电压信号发送至所述信号转换单元；
所述参考电压生成电路用于根据所述第一时钟信号生成所述目标电压信号对应的第一参考电压信号和第二参考电压信号。
根据本发明提供的一种时钟信号处理电路，所述信号转换单元包括第二比较器电路和第三比较器电路；
所述第二比较器电路的一个输入端与所述参考电压生成电路的输出端电连接，所述第二比较器电路的另一个输入端与所述第二三角波发生电路的输出端电连接；所述第三比较器电路的一个输入端与所述参考电压生成电路的一个输出端电连接，所述第三比较器电路的另一个输入端与所述第二三角波发生电路的输出端电连接；
所述第二比较器电路用于根据输入的所述目标电压信号和所述第一参考电压信号生成所述第二时钟信号；
所述第三比较器电路用于根据输入的所述目标电压信号和所述第二参考电压信号生成所述第三时钟信号。
根据本发明提供的一种时钟信号处理电路，所述占空比调整电路包括上升时间检测器、下降时间检测器、时间比较器以及驱动控制模块；
上升时间检测器用于检测调整后的第四时钟信号的上升时间；下降时间检测器用于检测调整后的第四时钟信号的下降时间；时间比较器用于对比所述上升时间和所述下降时间；所述驱动控制模块用于在所述上升时间和所述下降时间不相等时，根据所述上升时间和所述下降时间生成各个晶体管对应的驱动控制信号，并控制相应晶体管的开闭状态，以实现对所述第四时钟信号的相位调整。
根据本发明提供的一种时钟信号处理电路，还包括时钟缓冲器，所述时钟缓冲器用于将所述第四时钟信号通过频率复制生成多路时钟信号后进行输出。
本发明提供的时钟信号处理电路，通过依次电连接的二分频模块、三角波方波转换模块以及异或门数字电路，实现了将输入的外部时钟信号进行90°相位转换，能够在不占用过多电路空间的情况下来获取准确的90°相位时钟信号，降低了电路结构的复杂度，保证了电路结构的简洁实用，提高了电路生产制造效率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的时钟信号处理电路的结构示意图之一；
图2是本发明提供的各信号波形图；
图3是本发明提供的第二比较器电路、第三比较器电路以及异或门数字电路的连接关系示意图；
图4是本发明提供的时钟信号处理电路的结构示意图之二。
附图标记：
110：二分频模块；120：三角波方波转换模块；130：异或门数字电路；140：相位误差检测模块；150：占空比调整电路；160：第一比较器电路；170：低通滤波器；180：时钟缓冲器。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明实施例中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”或者“例如”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
下面结合图1-图4描述本发明的时钟信号处理电路。
如图1所示，本发明实施例的时钟信号处理电路主要包括依次电连接的二分频模块110、三角波方波转换模块120以及异或门数字电路130。
需要说明的是，目标时钟信号可以是通过外部的时钟信号生成器生成的，并输入二分频模块110。二分频模块110用于将输入的目标时钟信号进行二分频，输出频率为目标时钟信号的一半的第一时钟信号。
二分频模块110可以包括二分频电路，二分频模块110可以通过有分频作用的二分频电路，在目标时钟信号每触发2个周期时，二分频电路输出1个周期信号，得到第一时钟信号。
例如，二分频电路可以包括计数器，可以用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，进而二分频电路实现了二分频功能。
在本实施方式中，利用二分频模块110能对输入的目标时钟信号进行降频处理，可以消除输入的目标时钟信号中非50%占空比对后续信号处理过程的影响，使得时钟信号的相位更加准确，进而保证最终处理后的时钟信号的准确性。
在一些实施例中，目标时钟信号的频率大于频率阈值。频率阈值可以根据实际的应用场景来进行设置。
当目标时钟信号的频率过低时，会影响后续输出的时钟信号的准确性。
三角波方波转换模块120用于接收二分频模块110输出的第一时钟信号并根据第一时钟信号生成目标电压信号，三角波方波转换模块120还用于对目标电压信号进行三角波转方波转变以生成第二时钟信号和第三时钟信号。
第二时钟信号与第三时钟信号的频率相同、相位和占空比不同。
需要说明的是，三角波方波转换模块120可以根据输入的第一时钟信号来生成三角波、方波等。具体的，可以根据第一时钟信号的频率来生成一定频率的三角波。
在生成三角波后，三角波方波转换模块120可以根据预设的电路条件，生成多路值固定的电压信号，并分别与三角波信号进行耦合得到多个时钟信号。
在一些实施例中，三角波方波转换模块120包括参考信号生成单元以及信号转换单元。
如图2所示，参考信号生成单元用于生成与目标电压信号VTR对应的第一参考电压信号VR1和第二参考电压信号VR2。
需要说明的是，第一参考电压信号VR1和第二参考电压信号VR2的幅值在目标电压信号VTR的最大值VH和最小值VL之间。
信号转换单元用于基于目标电压信号VTR和第一参考电压信号VR1生成第二时钟信号CK1，信号转换单元还用于基于目标电压信号VTR和第二参考电压信号VR2生成第三时钟信号CK2。
在一些实施例中，信号转换单元包括第二比较器电路和第三比较器电路；第二比较器电路的一个输入端与参考电压生成电路的输出端电连接，第二比较器电路的另一个输入端与第二三角波发生电路的输出端电连接；第三比较器电路的一个输入端与参考电压生成电路的一个输出端电连接，第三比较器电路的另一个输入端与第二三角波发生电路的输出端电连接。
如图3所示，第二比较器电路CMP用于根据输入的目标电压信号VTR和第一参考电压信号VR1生成第二时钟信号。
第三比较器电路CMP用于根据输入的目标电压信号VTR和第二参考电压信号VR2生成第三时钟信号。
第二时钟信号和第三时钟信号再经过异或门数字电路130处理后输出第四时钟信号CK90。
可以理解的是，可以将三角波信号即目标电压信号VTR输入至第二比较器电路和第三比较器电路的正脚输入端，并分别将第一参考电压信号VR1和第二参考电压信号VR2输入至第二比较器电路和第三比较器电路的负脚输入端。
第二比较器电路和第三比较器电路会分别对从正脚输入端和负脚输入端进行电压幅值的比较，进而第二比较器电路和第三比较器电路会分别生成两路时钟信号，即第二时钟信号和第三时钟信号。
在一些实施例中，参考信号生成单元包括第一三角波发生电路、第二三角波发生电路和参考电压生成电路。
参考电压生成电路的一个输出端与第一三角波发生电路的输入端电连接，第一三角波发生电路的输出端与第二三角波发生电路的输入端电连接。
第一三角波发生电路用于基于第一时钟信号生成目标电压信号VTR。第二三角波发生电路用于基于第一三角波发生电路生成目标电压信号的电路参数来生成目标电压信号，并将目标电压信号发送至信号转换单元。
可以理解的是，在本实施方式中，为了生成所需的目标电压信号VTR以及适宜的参考电压，需要对三角波发生电路中的参数进行调整。
在本实施方式中，可以先通过第一三角波发生电路和参考电压生成电路之间来进行调试，可以通过不断调整参考电压生成电路中的电阻大小以及电流大小来进行调整，进而确定出第一三角波发生电路生成目标电压信号的电路参数，再将第一三角波发生电路生成目标电压信号的电路参数复制到第二三角波发生电路中，以使得第二三角波发生电路能生成稳定的目标电压信号。
在一些实施例中，第一三角波发生电路和第二三角波发生电路可以分别采用两个电路结构完全相同的开关电容式电压变换器即电荷泵来进行设置。
参考电压生成电路用于根据第一时钟信号生成目标电压信号对应的第一参考电压信号和第二参考电压信号。
参考电压生成电路用于根据第一时钟信号生成目标电压信号对应的源电压。源电压的大小与整个电路的电源电压有关联，例如可以是电源电压的一半。
参考电压生成电路生成的源电压可以输入至第一三角波发生电路，第一三角波发生电路根据接收到的源电压生成目标电压信号。
为生成两路参考电压信号，参考电压生成电路可以包括两组并联的参考电压生成子电路，参考电压生成子电路可以包括第四比较器、电容器以及可变电阻器。
可以通过调节变阻器的阻值大小以及输入至电容器的电流大小进行调节，以实现输出的源电压以及参考电压信号的幅值的调节。再通过第四比较器与参考电压如电源电压之间的幅值比较，可以确定输出的第一参考电压信号和第二参考电压信号的稳定性，进而保证后续所输出的时钟信号的准确性。
在此基础上，异或门数字电路130用于接收第二时钟信号和第三时钟信号，并将第二时钟信号和第三时钟信号进行异或得到对目标时钟信号进行90°相移后的第四时钟信号。
可以理解的是，若输入的二时钟信号和第三时钟信号相异，则输出为高电平1；若输入的二时钟信号和第三时钟信号相同，则输出为低电平0。
根据本发明实施例提供的时钟信号处理电路，通过依次电连接的二分频模块、三角波方波转换模块以及异或门数字电路，实现了将输入的外部时钟信号进行90°相位转换，能够在不占用过多电路空间的情况下来获取准确的90°相位时钟信号，降低了电路结构的复杂度，保证了电路结构的简洁实用，提高了电路生产制造效率。
在一些实施例中，如图4所示，本发明实施例的时钟信号处理电路还包括相位误差检测模块140和占空比调整电路150。
需要说明的是，由于电路元器件工艺偏差、环境变化如温度变化等会导致信号的相位产生偏差，进而需要对时钟信号的相位进行检测并纠偏。
在本实施方式中，相位误差检测模块140的输入端与异或门数字电路130的输出端电连接，例如可以通过占空比调整电路150来与异或门数字电路130的输出端电连接。相位误差检测模块140用于将第四时钟信号与参考源电压进行比较，得到相位误差检测结果，并基于相位误差检测结果生成控制电压信号。
占空比调整电路150的输入端还可以与相位误差检测模块140的输出端电连接，占空比调整电路150用于接收控制电压信号来对第四时钟信号进行占空比调整，以调整输出的第四时钟信号的相位，进而使得输出的第四时钟信号的相位准确。
在一些实施例中，相位误差检测模块140包括鉴相器电路，目标时钟信号和第四时钟信号通过鉴相器电路的输入端输入至鉴相器电路，鉴相器电路将目标时钟信号和第四时钟信号的相位进行对比，得到目标时钟信号和第四时钟信号的相位差，并基于相位差生成初始控制电压信号。
鉴相器电路是能够鉴别出输入信号的相位差的器件，是使输出电压与两个输入信号之间的相位差有确定关系的电路。
例如，可以将第四时钟信号与提前标定好的时钟信号输入至鉴相器来进行相位的检测，确定第四时钟信号是否存在相位偏差，当存在相位偏差时，会输出一定幅值的电压信号来作为占空比调整电路150的初始控制电压信号。
在一些实施例中，本发明实施例的时钟信号处理电路还包括第一比较器电路160。第一比较器电路160的一个输入端与鉴相器电路的输出端电连接，第一比较器电路160的输出端与占空比调整电路150的输入端电连接；第一比较器电路160用于将输入的初始控制电压信号的幅值与参考源电压的四分之一幅值进行比较，生成比较结果，并基于比较结果生成输入至占空比调整电路150的控制电压信号。
在一些实施例中，本发明实施例的时钟信号处理电路还包括低通滤波器170，低通滤波器170用于将初始控制电压信号进行低通滤波，将初始控制电压信号中的高频电压信号进行滤除，进而排除一些干扰电压信号，并将低通滤波后的初始控制电压信号输入至相位误差检测模块140以与参考源电压进行比较，提高了所输出的时钟信号的准确性。在本实施方式中，相位误差检测模块140的鉴相器电路的输出端与低通滤波器170的输入端电连接，低通滤波器170的输出端与第一比较器电路160的一个输入端电连接。
理想的时钟信号占空比是50%，但是时钟信号在传输过程中，会由于驱动器结构或尺寸不对称，对时钟信号上升沿与下降沿的影响失配，导致时钟信号经过传输后其占空比会发生失真。当时钟信号经过多级传输后，这种失真会变得更加严重，这时的时钟信号不能用于高速高精度的采样。
占空比检测电路通常用积分器和比较器实现。理想的时钟信号占空比为50%，可以认为它的直流分量为高低电平的平均值。当占空比小于50%时，直流分量小于平均值。反之，直流分量小于平均值。因此可以用比较器和积分器来实现占空比检测的功能。
占空比调整电路150就是执行单元，通过固定某一个沿，调节另一个沿的延时来达到调制占空比的目的。例如，可以通过控制放电电流来调节下降沿的延时来实现占空比校正的。
在一些实施例中，占空比调整电路150可以包括上升时间检测器、下降时间检测器、时间比较器以及驱动控制模块。
上升时间检测器用于检测调整后的第四时钟信号的上升时间；下降时间检测器用于检测调整后的第四时钟信号的下降时间；时间比较器用于对比所述上升时间和所述下降时间。驱动控制模块用于在所述上升时间和所述下降时间不相等时，根据所述上升时间和所述下降时间生成各个PMOS晶体管和NMOS晶体管对应的驱动控制信号，并控制相应晶体管的开闭状态，进而实现对第四时钟信号的占空比进行调整，从而实现对相位的调整。
在一些实施例中，还包括时钟缓冲器180，时钟缓冲器180的输入端可以与占空比调整电路150的输出端电连接。时钟缓冲器180用于将第四时钟信号通过频率复制生成多路时钟信号后进行输出。
在本实施方式中，时钟缓冲器180可以是基于非PLL的扇出型缓冲器，是一种将一路时钟源信号通过频率复制生成多路时钟信号的器件。时钟缓冲器180还兼具有时钟分配，格式转换和电平转换的功能。
对于需要多路时钟信号的电子系统来说，通过设置时钟缓冲器180可以实现多路第四时钟信号的输出，可以有效降低系统成本，简化电路设计，为系统多个组件提供多路相同的第四时钟信号。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种时钟信号处理电路，其特征在于，包括依次电连接的二分频模块、三角波方波转换模块以及异或门数字电路；
所述二分频模块用于将输入的目标时钟信号进行二分频，输出频率为所述目标时钟信号的一半的第一时钟信号；
所述三角波方波转换模块用于接收所述二分频模块输出的第一时钟信号并根据所述第一时钟信号生成目标电压信号，所述三角波方波转换模块还用于对所述目标电压信号进行三角波转方波转变以生成第二时钟信号和第三时钟信号；所述第二时钟信号与所述第三时钟信号的频率相同、相位和占空比不同；
所述异或门数字电路用于接收所述第二时钟信号和所述第三时钟信号，并将所述第二时钟信号和所述第三时钟信号进行异或得到对所述目标时钟信号进行90°相移后的第四时钟信号。
2.根据权利要求1所述的时钟信号处理电路，其特征在于，还包括相位误差检测模块和占空比调整电路，
所述相位误差检测模块的输入端与所述异或门数字电路的输出端电连接，所述相位误差检测模块用于将所述第四时钟信号与参考源电压进行比较，得到相位误差检测结果，并基于所述相位误差检测结果生成控制电压信号；
所述占空比调整电路的输入端与所述相位误差检测模块的输出端电连接，所述占空比调整电路用于接收所述控制电压信号来对所述第四时钟信号进行占空比调整，以调整输出的所述第四时钟信号的相位。
3.根据权利要求2所述的时钟信号处理电路，其特征在于，相位误差检测模块包括鉴相器电路，所述目标时钟信号和所述第四时钟信号通过所述鉴相器电路的输入端输入至所述鉴相器电路，所述鉴相器电路将所述目标时钟信号和所述第四时钟信号的相位进行对比，得到所述目标时钟信号和所述第四时钟信号的相位差，并基于所述相位差生成初始控制电压信号。
4.根据权利要求3所述的时钟信号处理电路，其特征在于，还包括第一比较器电路，所述第一比较器电路的一个输入端与所述鉴相器电路的输出端电连接，所述第一比较器电路的输出端与所述占空比调整电路的输入端电连接；所述第一比较器电路用于将输入的所述初始控制电压信号的幅值与参考源电压的四分之一幅值进行比较，生成比较结果，并基于所述比较结果生成输入至所述占空比调整电路的控制电压信号。
5.根据权利要求4所述的时钟信号处理电路，其特征在于，还包括低通滤波器，所述低通滤波器用于将所述初始控制电压信号进行低通滤波，并将低通滤波后的所述初始控制电压信号输入至所述相位误差检测模块以与所述参考源电压进行比较。
6.根据权利要求1所述的时钟信号处理电路，其特征在于，所述三角波方波转换模块包括参考信号生成单元以及信号转换单元；
所述参考信号生成单元用于生成与目标电压信号对应的第一参考电压信号和第二参考电压信号；
所述信号转换单元用于基于所述目标电压信号和所述第一参考电压信号生成所述第二时钟信号，所述信号转换单元还用于基于所述目标电压信号和所述第二参考电压信号生成所述第三时钟信号。
7.根据权利要求6所述的时钟信号处理电路，其特征在于，所述参考信号生成单元包括第一三角波发生电路、第二三角波发生电路和参考电压生成电路；
所述参考电压生成电路的一个输出端与所述第一三角波发生电路的输入端电连接，所述第一三角波发生电路的输出端与所述第二三角波发生电路的输入端电连接；
所述第一三角波发生电路用于基于所述第一时钟信号生成所述目标电压信号；所述第二三角波发生电路用于基于所述第一三角波发生电路生成所述目标电压信号的电路参数来生成所述目标电压信号，并将所述目标电压信号发送至所述信号转换单元；
所述参考电压生成电路用于根据所述第一时钟信号生成所述目标电压信号对应的第一参考电压信号和第二参考电压信号。
8.根据权利要求7所述的时钟信号处理电路，其特征在于，所述信号转换单元包括第二比较器电路和第三比较器电路；
所述第二比较器电路的一个输入端与所述参考电压生成电路的输出端电连接，所述第二比较器电路的另一个输入端与所述第二三角波发生电路的输出端电连接；所述第三比较器电路的一个输入端与所述参考电压生成电路的一个输出端电连接，所述第三比较器电路的另一个输入端与所述第二三角波发生电路的输出端电连接；
所述第二比较器电路用于根据输入的所述目标电压信号和所述第一参考电压信号生成所述第二时钟信号；
所述第三比较器电路用于根据输入的所述目标电压信号和所述第二参考电压信号生成所述第三时钟信号。
9.根据权利要求2所述的时钟信号处理电路，其特征在于，所述占空比调整电路包括上升时间检测器、下降时间检测器、时间比较器以及驱动控制模块；
上升时间检测器用于检测调整后的第四时钟信号的上升时间；下降时间检测器用于检测调整后的第四时钟信号的下降时间；时间比较器用于对比所述上升时间和所述下降时间；所述驱动控制模块用于在所述上升时间和所述下降时间不相等时，根据所述上升时间和所述下降时间生成各个晶体管对应的驱动控制信号，并控制相应晶体管的开闭状态，以实现对所述第四时钟信号的相位调整。
10.根据权利要求1所述的时钟信号处理电路，其特征在于，还包括时钟缓冲器，所述时钟缓冲器用于将所述第四时钟信号通过频率复制生成多路时钟信号后进行输出。
CN202310582418.7A 2023-05-19 2023-05-19 时钟信号处理电路 Pending CN116318116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310582418.7A CN116318116A (zh) 2023-05-19 2023-05-19 时钟信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310582418.7A CN116318116A (zh) 2023-05-19 2023-05-19 时钟信号处理电路

Publications (1)

Publication Number Publication Date
CN116318116A true CN116318116A (zh) 2023-06-23

Family

ID=86801786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310582418.7A Pending CN116318116A (zh) 2023-05-19 2023-05-19 时钟信号处理电路

Country Status (1)

Country Link
CN (1) CN116318116A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080219399A1 (en) * 2007-03-07 2008-09-11 Nary Kevin R Frequency Divider With Symmetrical Output
JP2010109728A (ja) * 2008-10-30 2010-05-13 Fujitsu Ltd 位相補間回路
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN103762870A (zh) * 2014-01-28 2014-04-30 华南理工大学 双输入单相六开关组mmc整流器及其控制方法
US9252788B1 (en) * 2014-09-11 2016-02-02 International Business Machines Corporation Phase error detection in phase lock loop and delay lock loop devices
CN107204803A (zh) * 2017-05-16 2017-09-26 华中科技大学 一种基于ppm传输系统的偏振模色散监测方法及系统
CN110780174A (zh) * 2019-12-04 2020-02-11 深圳威迈斯新能源股份有限公司 双向车载充电机单三相逆变器绝缘检测方法和电路
CN113037319A (zh) * 2016-01-14 2021-06-25 高通股份有限公司 用于唤醒系统中的从电路的装置和方法
CN114710152A (zh) * 2022-02-11 2022-07-05 北京大学 一种使用交替边沿的波特率鉴相器电路
CN115664389A (zh) * 2022-11-18 2023-01-31 合肥奎芯集成电路设计有限公司 时钟信号占空比自适应调整电路和调整方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080219399A1 (en) * 2007-03-07 2008-09-11 Nary Kevin R Frequency Divider With Symmetrical Output
JP2010109728A (ja) * 2008-10-30 2010-05-13 Fujitsu Ltd 位相補間回路
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN103762870A (zh) * 2014-01-28 2014-04-30 华南理工大学 双输入单相六开关组mmc整流器及其控制方法
US9252788B1 (en) * 2014-09-11 2016-02-02 International Business Machines Corporation Phase error detection in phase lock loop and delay lock loop devices
CN113037319A (zh) * 2016-01-14 2021-06-25 高通股份有限公司 用于唤醒系统中的从电路的装置和方法
CN107204803A (zh) * 2017-05-16 2017-09-26 华中科技大学 一种基于ppm传输系统的偏振模色散监测方法及系统
CN110780174A (zh) * 2019-12-04 2020-02-11 深圳威迈斯新能源股份有限公司 双向车载充电机单三相逆变器绝缘检测方法和电路
CN114710152A (zh) * 2022-02-11 2022-07-05 北京大学 一种使用交替边沿的波特率鉴相器电路
CN115664389A (zh) * 2022-11-18 2023-01-31 合肥奎芯集成电路设计有限公司 时钟信号占空比自适应调整电路和调整方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
湖北襄樊仪表元件厂: "集成运算放大器应用200例", pages: 33 *

Similar Documents

Publication Publication Date Title
US10181844B1 (en) Clock duty cycle calibration and frequency multiplier circuit
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US20200228303A1 (en) Frequency/phase lock detector for clock and data recovery circuits
US9571106B2 (en) Delay locked loop circuit
KR101694926B1 (ko) 고속 시리얼라이저/디시리얼라이저에 대한 정확한 클럭 위상 신호들을 생성하기 위한 회로
US9264219B1 (en) Clock and data recovery circuit and method
US20070146028A1 (en) Clock generator for semiconductor memory apparatus
US20100202578A1 (en) Clock generation circuit and system
US10547298B1 (en) Duty cycle correction system and method
TWI542156B (zh) 時脈資料回復電路與方法以及等化訊號分析電路與方法
US8421512B2 (en) Duty compensation circuit
CN104753499A (zh) 占空比校准电路
US7683683B1 (en) Frequency doubler with duty-cycle correction and associated methods
CN110708061A (zh) 一种全数字亚采样锁相环及其频率范围锁定方法
CN112187229A (zh) 一种高精度脉冲宽度调制系统及方法
TW201820790A (zh) 頻率合成裝置及其方法
Jasielski et al. An analog dual delay locked loop using coarse and fine programmable delay elements
US9698808B1 (en) Phase measurement and correction circuitry
CN116318116A (zh) 时钟信号处理电路
CN116582131A (zh) 带增益调节和积分非线性校准的数字时间转换器电路结构
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
CN112383290B (zh) 时钟占空比校准电路及方法、正交相位校准电路及方法
CN110719071B (zh) 一种带有校准的倍频电路以及控制方法
SR et al. Dual loop clock duty cycle corrector for high speed serial interface
JP5949267B2 (ja) デューティ補正回路、及び、情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230623

RJ01 Rejection of invention patent application after publication