CN116316061A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN116316061A
CN116316061A CN202310075973.0A CN202310075973A CN116316061A CN 116316061 A CN116316061 A CN 116316061A CN 202310075973 A CN202310075973 A CN 202310075973A CN 116316061 A CN116316061 A CN 116316061A
Authority
CN
China
Prior art keywords
layer
contact layer
contact
metal electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310075973.0A
Other languages
English (en)
Inventor
邵晓斐
高谷信一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Chengxin Semiconductor Co Ltd
Original Assignee
Changzhou Chengxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Chengxin Semiconductor Co Ltd filed Critical Changzhou Chengxin Semiconductor Co Ltd
Priority to CN202310075973.0A priority Critical patent/CN116316061A/zh
Publication of CN116316061A publication Critical patent/CN116316061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

一种半导体器件及其形成方法，所述半导体器件包括：衬底，以及位于所述衬底上方的第一反射层、第一接触层、有源层、第二接触层以及第二反射层；绝缘部，位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；第一金属电极，位于所述第一接触层的顶部表面，且位于所述有源层的外侧；第二金属电极，位于所述第二接触层的顶部表面，且位于所述第二反射层外侧，所述绝缘部位于所述第二金属电极下方。上述方案可以实现半导体器件工作过程中，金属电极之间的电流路径变短，从而减少器件发热量。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
半导体器件的性能往往受温度影响。近年来，随着半导体技术的发展，对半导体器件的发热量要求日益严格。以垂直腔面激光发射器(Vertical-Cavity Surface-EmittingLaser，VCSEL)为例，随着3D识别的兴起，VCSEL因其发射的光斑可以为圆形，且发射更容易集成为阵列，其在人脸识别、智能驾驶、增强现实(Augmented Reality，AR)等场景下的应用日益广泛。
目前，一种主流的VCSEL芯片主要由N型分布布拉格反射(N-Distributed BraggReflector，N-DBR)层、P型分布布拉格反射(P-Distributed Bragg Reflector，P-DBR)层、发光孔(cavity)及有源层(例如，量子阱/垒)、衬底等组成。VCSEL芯片的上电极(例如，P电极)通常位于芯片的顶部表面，下电极(例如，N电极)通常位于芯片的衬底背面。
VCSEL芯片工作时，通常在P电极接正电压，N电极接地，电流从VCSEL顶部表面的P电极进入，依次通过相对高掺杂浓度的P-DBR层、N-DBR层以及衬底等，到达衬底背面的N电极。实际应用中，由于N-DBR层、P-DBR层以及衬底的厚度均较大，导致电流路径较长，往往会带来不容忽视的串联电阻，进而使得VCSEL芯片的开启电压变大，并引起较大的器件发热量，带来VCSEL芯片的可靠性隐患。
发明内容
本发明实施例解决的技术问题是在半导体器件工作过程中，如何使得金属电极之间的电流路径变短，从而减少器件发热量。
为解决上述技术问题，本发明实施例提供一种半导体器件，具体包括：衬底，以及位于所述衬底上方的第一反射层、第一接触层、有源层、第二接触层以及第二反射层；绝缘部，位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；第一金属电极，位于所述第一接触层的顶部表面，且位于所述有源层的外侧；第二金属电极，位于所述第二接触层的顶部表面，且位于所述第二反射层外侧，所述绝缘部位于所述第二金属电极下方。
可选的，所述半导体器件还包括：导电材料层，位于所述第一接触层和所述有源层之间，或者位于所述第二接触层和所述有源层之间，所述绝缘部位于所述导电材料层外侧。
可选的，所述导电材料层的材料为AlxGa(1-x)As，其中，x为Al的组分，且0.8≤x＜1。
可选的，所述绝缘部还位于部分所述第一接触层及部分所述有源层外侧，或者还位于部分所述第二接触层及部分所述有源层外侧。
可选的，所述第二金属电极在所述衬底上的投影区域位于所述绝缘部在所述衬底上的投影区域内，所述绝缘部在所述衬底上的投影区域位于所述有源层在所述衬底上的投影区域内。
可选的，所述绝缘部的顶部表面和所述第二接触层的顶部表面之间的距离，与所述第二接触层的厚度之间的比值在第二预设区间内；所述绝缘部的底部表面和所述第一接触层的底部表面之间的距离，与所述第一接触层的厚度之间的比值在第三预设区间内。
可选的，满足以下一项或多项：所述第二预设区间为5％至100％；所述第三预设区间为5％至100％。
可选的，所述第一接触层的掺杂浓度大于所述第一反射层的掺杂浓度，所述第二接触层的掺杂浓度大于所述第二反射层的掺杂浓度。
可选的，满足以下一项或多项：所述第一接触层的掺杂浓度大于等于2e18/cm3；所述第二接触层的掺杂浓度大于等于2e18/cm3；所述第一反射层的掺杂浓度小于等于1e18/cm3；所述第二反射层的掺杂浓度小于等于1e18/cm3；所述衬底的掺杂浓度小于等于1e18/cm3。
本发明实施例还提供一种半导体器件的形成方法，具体包括：提供衬底，在所述衬底上形成第一反射层、第一接触层、有源层、第二接触层以及第二反射层；形成绝缘部，所述绝缘部位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；对所述第二反射层进行刻蚀，以暴露出所述第二接触层的顶部表面；对所述第二接触层和所述有源层进行刻蚀，以暴露出所述第一接触层的顶部表面；在所述第二接触层的顶部表面形成第二金属电极，所述绝缘部位于所述第二金属电极下方，所述第二金属电极位于所述第二反射层的外侧；在所述第一接触层的顶部表面形成第一金属电极，所述第一金属电极位于所述有源层的外侧。
可选的，所述方法还包括：形成导电材料层，所述导电材料层位于所述第一接触层和所述有源层之间，或者位于所述第二接触层和所述有源层之间；基于部分所述导电材料层形成所述绝缘部。
可选的，所述绝缘部是在对所述第二接触层、所述导电材料层以及所述有源层进行刻蚀之后，对所述导电材料层的一部分进行氧化处理形成的。
可选的，所述绝缘部是对所述第一接触层和所述有源层，或者对所述第二接触层和所述有源层进行离子注入形成的。
可选的，所述方法还包括：对所述第一接触层、所述第一反射层、所述第二接触层、所述第二反射层进行掺杂，所述第一接触层的掺杂浓度大于所述第一反射层的掺杂浓度，所述第二接触层的掺杂浓度大于所述第二反射层的掺杂浓度。
可选的，满足以下一项或多项：所述第一接触层的掺杂浓度大于等于2e18/cm3；所述第二接触层的掺杂浓度大于等于2e18/cm3；所述第一反射层的掺杂浓度小于等于1e18/cm3；所述第二反射层的掺杂浓度小于等于1e18/cm3；所述衬底的掺杂浓度小于等于1e18/cm3。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供一种半导体器件，包括：衬底，以及位于所述衬底上方的第一反射层、第一接触层、有源层、第二接触层以及第二反射层；绝缘部，位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；第一金属电极，位于所述第一接触层的顶部表面，且位于所述有源层的外侧；第二金属电极，位于所述第二接触层的顶部表面，且位于所述第二反射层外侧，所述绝缘部位于所述第二金属电极下方。
在本发明实施例中，所述半导体器件工作时，第一金属电极和第二金属电极之间的电流未流经厚度较大的第一反射层、第二反射层以及衬底，电流流经路径明显变短，电阻减小且开启电压可以降低，从而可以有效减少器件发热量，提高器件性能。进一步，通过在所述第二金属电极下方形成所述绝缘部，可以在所述绝缘部区域起到电流阻断作用，减少第二金属电极下方的有源区域发光(因为即使发光，也会被第二金属电极阻挡住)，从而可以使有源层的发光更为集中。
进一步，在本发明实施例中，所述第二金属电极在所述衬底上的投影区域位于所述绝缘部在所述衬底上的投影区域内，所述绝缘部在所述衬底上的投影区域位于所述有源层在所述衬底上的投影区域内。如此，可以通过利用绝缘部的绝缘作用，进一步减少第二金属电极下方的有源区域发光，使得有源层的发光更加集中。在实际应用中，还可以结合实际应用场景的需要，例如，设计所述第二金属电极和所述绝缘部在所述衬底上的投影区域，位于所述有源层在所述衬底上的投影区域的边缘部位，从而可以使得有源层的发光集中于中心区域。
进一步，在本发明实施例中，所述绝缘部的顶部表面和所述第二接触层的顶部表面之间的距离，与所述第二接触层的厚度之间的比值在第二预设区间内；所述绝缘部的底部表面和所述第一接触层的底部表面之间的距离，与所述第一接触层的厚度之间的比值在第三预设区间内。可以理解，如果所述绝缘部的顶部表面与所述第二接触层的顶部表面接触，将可能直接阻断第二金属电极与第二接触层之间的电流流通，相应地，如果所述绝缘部的底部表面与所述第一接触层的底部表面接触，将可能直接阻断第一金属电极和第一接触层之间的电流流通。因此，通过设置所述绝缘部的顶部表面与所述第二接触层的顶部表面的距离，以及所述绝缘部的底部表面与所述第一接触层的底部表面的距离，可以避免所述绝缘部对所述半导体器件的导电性能的不利影响。
进一步，在本发明实施例中，所述第一接触层的掺杂浓度大于所述第一反射层的掺杂浓度，所述第二接触层的掺杂浓度大于所述第二反射层的掺杂浓度。由于所述第一金属电极和第二金属电极分别与较高掺杂浓度的第一接触层、第二接触层接触，可以在金属电极与半导体材料之间形成低阻值欧姆接触，提高导电性能。此外，还可以设置所述第一反射层、第二反射层以及衬底为低浓度掺杂，由于低掺杂浓度的热导率较高，从而可提高器件的散热性。
附图说明
图1是现有技术中一种半导体器件的剖面示意图；
图2是本发明实施例中一种半导体器件的形成方法的流程图；
图3至图7是图2所示形成方法中各步骤对应的器件剖面示意图。
具体实施方式
如背景技术所述，随着半导体技术的发展，对半导体器件的发热量要求日益严格。
以当前主流的VCSEL芯片为例，VCSEL芯片在工作过程中，金属电极之间的电流流经路径很长。较长的电流流经路径会带来不容忽视的串联电阻，进而使得VCSEL芯片的开启电压变大，同时引起较大的发热量，带来VCSEL芯片的可靠性隐患。
参照图1，图1是现有技术中一种半导体器件的剖面示意图。
所述半导体器件可以是垂直腔面激光发射器(Vertical-Cavity Surface-Emitting Laser，VCSEL)，具体可以包括：衬底10以及逐层形成于所述衬底10上的N-DBR层11、有源层12、介质层13以及P-DBR层14，还可以包括第一电极层15和第二电极层16。
所述第一电极层15可以包括P型电极，可以位于所述P-DBR层14上，所述第一电极层15和P-DBR层14之间还可以具有砷化镓缓冲层(图中未示出)，用于和所述第一电极层15之间形成良性欧姆接触；所述第二电极层16可以包括N型电极，可以位于所述衬底10的背面。所述介质层13上可以是氧化层或离子注入形成的隔离层，所述介质层13通常是作为绝缘层。介质层13中形成有氧化孔。
如图1所示半导体器件，在第一电极层15接正电压，第二电极层16接地后，电流从第一电极层15进入，至少需要经过P-DBR层14、介质层13、有源层12、N-DBR层11以及衬底10，再流至位于衬底10背面的第一电极层16(电流流向参见图1中箭头所示方向)。实际应用中，N-DBR层11、P-DBR层114以及衬底10的厚度通常都会比较大，导致第一电极层15至第二电极层16之间电流流经的路径较长。这往往会带来不容忽视的串联电阻，进而使得所述半导体器件的开启电压变大，并引起较大的发热量，带来所述半导体器件的可靠性隐患。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，具体包括：提供衬底，在所述衬底上形成第一反射层、第一接触层、有源层、第二接触层以及第二反射层；形成绝缘部，所述绝缘部位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；对所述第二反射层进行刻蚀，以暴露出所述第二接触层的顶部表面；对所述第二接触层和所述有源层进行刻蚀，以暴露出所述第一接触层的顶部表面；在所述第二接触层的顶部表面形成第二金属电极，所述绝缘部位于所述第二金属电极下方，所述第二金属电极位于所述第二反射层的外侧；在所述第一接触层的顶部表面形成第一金属电极，所述第一金属电极位于所述有源层的外侧。
由上，在本发明实施例中所述半导体器件工作时，第一金属电极和第二金属电极之间的电流未流经厚度较大的第一反射层、第二反射层以及衬底。电流流经路径明显变短，电阻减小且开启电压可以降低，从而可以有效减少器件发热量，提高器件性能。此外，通过在所述第二金属电极下方形成所述绝缘部，可以在所述绝缘部位置起到电流阻断作用，减少第二金属电极下方的有源区域发光(因为即使发光，也会被第二金属电极阻挡住)，从而可以使有源层的发光更加集中。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细说明。
参照图2，图2是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S21至步骤S26：
步骤S21：提供衬底，在所述衬底上形成第一反射层、第一接触层、有源层、第二接触层以及第二反射层；
步骤S22：形成绝缘部，所述绝缘部位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；
步骤S23：对所述第二反射层进行刻蚀，以暴露出所述第二接触层的顶部表面；
步骤S24：对所述第二接触层和所述有源层进行刻蚀，以暴露出所述第一接触层的顶部表面；
步骤S25：在所述第二接触层的顶部表面形成第二金属电极，所述绝缘部位于所述第二金属电极下方，所述第二金属电极位于所述第二反射层的外侧；
步骤S26：在所述第一接触层的顶部表面形成第一金属电极，所述第一金属电极位于所述有源层的外侧。
下面结合图3至图7对上述各步骤进行详细说明。
参照图3，提供衬底20，在所述衬底20上形成第一反射层30、第一接触层40、有源层50、第二接触层60以及第二反射层70。
本发明实施例所述半导体器件可以是垂直腔面激光发射器(Vertical-CavitySurface-Emitting Laser，VCSEL)。
其中，所述衬底20可以是砷化镓(GaAs)衬底，所述有源层50可以是多量子阱(Multiple Quantum Well，MQW)有源层，其作用是作为VCSEL的发光区，也是热量集中区域。所述第一接触层40和所述第二接触层60的材料可以选自：GaAs或者InGaA等。
所述第一反射层30可以是N型分布布拉格反射(N-Distributed BraggReflector，N-DBR)层；所述第二反射层70可以是P型分布布拉格反射(P-DistributedBragg Reflector，P-DBR)层。所述第一反射层30和所述第二反射层70的作用主要是形成类似于反射镜的反射区，用于反射激光，减少激光的泄露。
参照图4，可以在形成图3示出的器件的过程中，例如，在形成有源层50之后，在所述有源层50上形成导电材料层80；然后在导电材料层80上形成图3示出的第二接触层60以及第二反射层70。
或者，也可以在形成图3示出的器件的过程中，例如，在形成第一接触层40之后，在所述第一接触层40上形成所述导电材料层80；然后在所述导电材料层80上形成图3示出的有源层50、第二接触层60以及第二反射层70。
其中，所述导电材料层80的材料可以为AlxGa(1-x)As，其中，x为铝(Al)的组分，且0.8≤x＜1。
在具体实施中，所述导电材料层80中的Al也可采用其他适当的、电学性能相近的金属材料，例如铜(Cu)。相应地，GaAs也可采用其他适当的、电学性能相近的半导体材料，例如锗化硅、碳化硅或镓化铟等。本发明实施例对于所述导电材料层80的材料中包含的金属材料和半导体材料不做特别限定。
参照图5，对所述第二反射层70进行刻蚀，以暴露出所述第二接触层60的顶部表面；对所述第二接触层60和所述有源层50进行刻蚀，以暴露出所述第一接触层40的顶部表面。
进一步地，作为一个非限制性实施例，所述绝缘部501的形成工艺可以氧化工艺，具体可以包括：对所述第二接触层60、所述有源层50以及所述导电材料层80进行刻蚀之后，对所述导电材料层80的一部分进行氧化处理，以形成所述绝缘部501。
在具体实施中，可以对所述第二反射层70边缘部位的第一预设区域进行刻蚀，以暴露出所述第二接触层60的顶部表面；然后，再对所述第二接触层60、所述有源层50以及所述导电材料层80的边缘部位的第二预设区域进行刻蚀，以暴露出所述第一接触层40的顶部表面。其中，所述第一预设区域和第二预设区域可以根据实际场景需求确定。
参照图6，在所述第二接触层60的顶部表面形成第二金属电极B，所述绝缘部501位于所述第二金属电极B下方，所述第二金属电极B位于所述第二反射层70的外侧；以及在所述第一接触层40的顶部表面形成第一金属电极A，所述第一金属电极A位于所述有源层50的外侧。
在一些实施例中，第一金属电极A和有源层50可以位于同一层，并且两者之间可以具有不为零的间隙；第二金属电极B和第二反射层70可以位于同一层，并且两者之间可以具有不为零的间隙。
参照图7，作为另一个非限制性实施例，所述绝缘部501的形成工艺可以是离子注入工艺，具体而言，可以在图3所示器件的基础上，对所述第一接触层40和所述有源层50，或者对所述第二接触层60和所述有源层50进行离子注入以形成所述绝缘部501，其中，所述绝缘部501与所述有源层50接触。
然后，可以参照图5中描述的刻蚀工艺，对所述第二反射层70进行刻蚀，以及对所述第二接触层60和所述有源层50进行刻蚀；再参照图6中描述的工艺，在所述第二接触层60的顶部表面形成所述第二金属电极B，以及在所述第一接触层40的顶部表面形成所述第一金属电极A。。至此，可以形成图7所示的半导体器件。
也就是说，图7所示半导体器件可以视为图6所示半导体器件的一种变形结构，两者的区别主要在于：绝缘部501的形成工艺不同。进一步，图6和图7所示半导体器件的区别还在于，绝缘部501的设置位置不同。
在具体实施中，可以在垂直于所述衬底20表面的方向，对所述第一接触层40的底部区域和所述有源层50的顶部区域，或者对所述第二接触层60的顶部区域和所述有源层50的底部区域的进行离子注入，以形成所述绝缘部501。
进一步地，所注入的离子可以选自能够提供适当绝缘性能的一种或多种离子，例如，可以选自氢离子(H+)，也可以选自其他能起到绝缘作用的离子，例如氧离子、惰性气体离子(例如，氦离子、氩离子)。
作为另一个非限制性实施例，在具体实施中，如果采用离子注入工艺形成所述绝缘部501，图7所示的半导体器件也可以在图3所示器件的基础上，具体采用下述工艺步骤形成：
(1)在图3所示器件的基础上，先参照图5中描述的对所述第二反射层70进行刻蚀，以暴露出所述第二接触层60的顶部表面；对所述第二接触层60和所述有源层50进行刻蚀，以暴露出所述第一接触层40的顶部表面；
(2)然后对所述第一接触层40的底部区域和所述有源层50的顶部区域进行离子注入，或者对所述第二接触层60的顶部区域和所述有源层50的底部区域进行离子注入，以形成所述绝缘部501；
(3)再参照图6中描述的工艺，在所述第二接触层60的顶部表面形成所述第二金属电极B，以及在所述第一接触层40的顶部表面形成所述第一金属电极A。需要指出的是，在实际工艺中，所述绝缘部501、所述第一金属电极A、所述第二金属电极B的个数可以为均1个，其形状可以均设置为环状。或者，所述绝缘部501、所述第一金属电极A、所述第二金属电极B的个数和形状也可以根据具体应用场景的需要，设置为其他数值与形状，本发明实施例对此不做限制。
在具体实施中，当所述绝缘部501和第二金属电极B分别具有多个时，所述绝缘部501与所述第二金属电极B可以具有一一对应关系。
进一步地，所述半导体器件的形成方法还可以包括：对所述第一接触层40、所述第一反射层30、所述第二接触层60、所述第二反射层70进行掺杂，所述第一接触层40的掺杂浓度大于所述第一反射层30的掺杂浓度，所述第二接触层60的掺杂浓度大于所述第二反射层70的掺杂浓度。
在一些非限制性实施例中，所述第一接触层40的掺杂浓度大于等于2e18/cm3；所述第二接触层60的掺杂浓度大于等于2e18/cm3；所述第一反射层30的掺杂浓度小于等于1e18/cm3；所述第二反射层70的掺杂浓度小于等于1e18/cm3；所述衬底20的掺杂浓度小于等于1e18/cm3。
在本发明实施例中，由于所述第一金属电极A和第二金属电极B分别与较高掺杂浓度的第一接触层40、第二接触层60接触(例如，第一接触层40、第二接触层60的掺杂浓度可以大于等于2e18/cm3)，可以在金属电极与半导体材料之间形成低阻值欧姆接触，提高导电性能。此外，还可以设置所述第一反射层30、第二反射层70以及衬底20为低浓度掺杂(例如，掺杂浓度可以小于等于1e18/cm3)，由于低掺杂浓度的热导率较高，从而可提高所述半导体器件的散热性。
本发明实施例还公开一种半导体器件，参照图6或图7，所述半导体器件可以包括：衬底20，以及位于所述衬底20上方的第一反射层30、第一接触层40、有源层50、第二接触层60以及第二反射层70；绝缘部501，位于至少部分所述第一接触层40和至少部分所述有源层50之间，或者位于至少部分所述第二接触层60和至少部分所述有源层50之间，所述绝缘部501与所述有源层50接触；第一金属电极A，位于所述第一接触层40的顶部表面，且位于所述有源层50的外侧；第二金属电极B，位于所述第二接触层60的顶部表面，且位于所述第二反射层70外侧，所述绝缘501部位于所述第二金属电极B下方。
在本发明实施例中，所述半导体器件工作时，第二金属电极B接正电压，第一金属电极A接地后，第一金属电极A和第二金属电极B之间的电流未流经厚度较大的第一反射层30、第二反射层70以及衬底20。相较于图1所示现有的半导体器件，图6和图7所示半导体器件中的电流流经路径明显变短(第二金属电极B和第一金属电极A之间的电流流经路径如图6和图7中箭头所示)，电阻减小且开启电压可以降低，从而可以有效减少所述半导体器件的发热量，提高器件性能。此外，通过在所述第二金属电极B的下方形成所述绝缘部501，可以在所述绝缘部501的位置处起到电流阻断作用，减少第二金属电极B下方的有源区域发光(即使发光，也会被第二金属电极B阻挡住)，从而可以使有源层50的发光更加集中。
进一步地，如图6所示，所述半导体器件还可以包括：导电材料层80，位于所述第一接触层40和所述有源层50之间，或者位于所述第二接触层60和所述有源层50之间，所述绝缘部501位于所述导电材料层80外侧。
更进一步地，所述导电材料层80的材料可以为AlxGa(1-x)As，其中，x为Al的组分，且0.8≤x＜1。
进一步地，所述绝缘部501可以位于部分所述第一接触层40及部分所述有源层50的外侧，或者位于部分所述第二接触层60及部分所述有源层50外侧(此处的“外侧”也可以指边缘部位)。
进一步地，所述第二金属电极B在所述衬底20上的投影区域位于所述绝缘部501在所述衬底20上的投影区域内，所述绝缘部501在所述衬底20上的投影区域位于所述有源层50在所述衬底20上的投影区域内。
在本发明实施例中，通过尽可能控制所述绝缘部501在所述衬底20的正面的投影区域完全包含所述第二金属电极B在所述衬底20的正面的投影区域，从而可以利用绝缘部501的绝缘作用，从而最大限度地减少第二金属电极B下方的有源区域发光，使得所述有源层50的发光更加集中。在实际应用中，还可以结合实际应用场景的需要，例如，设计所述第二金属电极B和所述绝缘部501在所述衬底20的投影区域，位于所述有源层50在所述衬底20的投影区域的边缘部位，从而可以使得有源层50的发光集中于中心区域。
进一步地，所述绝缘部501的顶部表面和所述第二接触层60的顶部表面之间的距离，与所述第二接触层60的厚度之间的比值在第二预设区间内；所述绝缘部501的底部表面和所述第一接触层40的底部表面之间的距离，与所述第一接触层40的厚度之间的比值在第三预设区间内。
在一些非限制性实施例中，所述第二预设区间可以设置为[5％，100％]，例如，可以设置所述绝缘部501的顶部表面和所述第二接触层60的顶部表面之间的距离，与所述第二接触层60的厚度之间的比值为100％(也即，等于所述第二接触层60的厚度)。
在一些非限制性实施例中，所述第三预设区间可以设置为[5％，100％]，例如，可以设置所述绝缘部501的底部表面和所述第一接触层40的底部表面之间的距离，与所述第一接触层40的厚度之间的比值为100％(也即，等于所述第一接触层40的厚度)。
可以理解的是，如果所述绝缘部501的顶部表面与所述第二接触层60的顶部表面接触，将可能直接阻断第二金属电极B与第二接触层60之间的电流流通，相应地，如果所述绝缘部501的底部表面与所述第一接触层40的底部表面接触，将可能直接阻断第一金属电极A和第一接触层40之间的电流流通。
因此，在本发明实施例中，通过适当设置所述绝缘部501的顶部表面与所述第二接触层60的顶部表面的距离，以及所述绝缘部501的底部表面与所述第一接触层40的底部表面的距离，可以减轻甚至避免所述绝缘部501对所述半导体器件的导电性能的不利影响。
进一步，所述第一接触层40的掺杂浓度大于所述第一反射层30掺杂浓度，所述第二接触层60的掺杂浓度大于所述第二反射层70的掺杂浓度。
关于该半导体器件的原理、具体实现和有益效果请参照前文图3至图7所述的关于半导体器件的形成方法的相关描述，此处不再赘述。
需要指出的是，本发明实施例中，图2中的各个步骤的序号以及上述附图3至7的描述顺序和工艺方法，并不代表对本发明实施例所述半导体器件的形成工艺的限定。在具体实施中，本领域技术人员可以根据实际需要采用其他适当工艺形成所述半导体器件的各层外延层以及所述绝缘部。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件，其特征在于，包括：
衬底，以及位于所述衬底上方的第一反射层、第一接触层、有源层、第二接触层以及第二反射层；
绝缘部，位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；
第一金属电极，位于所述第一接触层的顶部表面，且位于所述有源层的外侧；
第二金属电极，位于所述第二接触层的顶部表面，且位于所述第二反射层外侧，所述绝缘部位于所述第二金属电极下方。
2.如权利要求1所述的半导体器件，其特征在于，还包括：
导电材料层，位于所述第一接触层和所述有源层之间，或者位于所述第二接触层和所述有源层之间，所述绝缘部位于所述导电材料层外侧。
3.如权利要求2所述的半导体器件，其特征在于，所述导电材料层的材料为AlxGa(1-x)As，其中，x为Al的组分，且0.8≤x＜1。
4.如权利要求1所述的半导体器件，其特征在于，所述绝缘部还位于部分所述第一接触层及部分所述有源层外侧，或者还位于部分所述第二接触层及部分所述有源层外侧。
5.如权利要求1至4中任一项所述的半导体器件，其特征在于，所述第二金属电极在所述衬底上的投影区域位于所述绝缘部在所述衬底上的投影区域内，所述绝缘部在所述衬底上的投影区域位于所述有源层在所述衬底上的投影区域内。
6.如权利要求1所述的半导体器件，其特征在于，所述绝缘部的顶部表面和所述第二接触层的顶部表面之间的距离，与所述第二接触层的厚度之间的比值在第二预设区间内；
所述绝缘部的底部表面和所述第一接触层的底部表面之间的距离，与所述第一接触层的厚度之间的比值在第三预设区间内。
7.如权利要求6所述的半导体器件，其特征在于，满足以下一项或多项：
所述第二预设区间为5％至100％；
所述第三预设区间为5％至100％。
8.如权利要求1所述的半导体器件，其特征在于，所述第一接触层的掺杂浓度大于所述第一反射层的掺杂浓度，所述第二接触层的掺杂浓度大于所述第二反射层的掺杂浓度。
9.如权利要求8所述的半导体器件，其特征在于，满足以下一项或多项：
所述第一接触层的掺杂浓度大于等于2e18/cm3；
所述第二接触层的掺杂浓度大于等于2e18/cm3；
所述第一反射层的掺杂浓度小于等于1e18/cm3；
所述第二反射层的掺杂浓度小于等于1e18/cm3；
所述衬底的掺杂浓度小于等于1e18/cm3。
10.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一反射层、第一接触层、有源层、第二接触层以及第二反射层；
形成绝缘部，所述绝缘部位于至少部分所述第一接触层和至少部分所述有源层之间，或者位于至少部分所述第二接触层和至少部分所述有源层之间，所述绝缘部与所述有源层接触；
对所述第二反射层进行刻蚀，以暴露出所述第二接触层的顶部表面；
对所述第二接触层和所述有源层进行刻蚀，以暴露出所述第一接触层的顶部表面；
在所述第二接触层的顶部表面形成第二金属电极，所述绝缘部位于所述第二金属电极下方，所述第二金属电极位于所述第二反射层的外侧；
在所述第一接触层的顶部表面形成第一金属电极，所述第一金属电极位于所述有源层的外侧。
11.如权利要求10所述的方法，其特征在于，还包括：
形成导电材料层，所述导电材料层位于所述第一接触层和所述有源层之间，或者位于所述第二接触层和所述有源层之间；
基于部分所述导电材料层形成所述绝缘部。
12.如权利要求11所述的方法，其特征在于，所述绝缘部是在对所述第二接触层、所述导电材料层以及所述有源层进行刻蚀之后，对所述导电材料层的一部分进行氧化处理形成的。
13.如权利要求10所述的方法，其特征在于，所述绝缘部是对所述第一接触层和所述有源层，或者对所述第二接触层和所述有源层进行离子注入形成的。
14.如权利要求10所述的方法，其特征在于，还包括：
对所述第一接触层、所述第一反射层、所述第二接触层、所述第二反射层进行掺杂，所述第一接触层的掺杂浓度大于所述第一反射层的掺杂浓度，所述第二接触层的掺杂浓度大于所述第二反射层的掺杂浓度。
15.如权利要求14所述的方法，其特征在于，满足以下一项或多项：
所述第一接触层的掺杂浓度大于等于2e18/cm3；
所述第二接触层的掺杂浓度大于等于2e18/cm3；
所述第一反射层的掺杂浓度小于等于1e18/cm3；
所述第二反射层的掺杂浓度小于等于1e18/cm3；
所述衬底的掺杂浓度小于等于1e18/cm3。
CN202310075973.0A 2023-01-17 2023-01-17 半导体器件及其形成方法 Pending CN116316061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310075973.0A CN116316061A (zh) 2023-01-17 2023-01-17 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310075973.0A CN116316061A (zh) 2023-01-17 2023-01-17 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN116316061A true CN116316061A (zh) 2023-06-23

Family

ID=86780588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310075973.0A Pending CN116316061A (zh) 2023-01-17 2023-01-17 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN116316061A (zh)

Similar Documents

Publication Publication Date Title
KR20200123126A (ko) 발광 다이오드 및 그 제조방법
JPH09186400A (ja) サーフェスエミッション型半導体レーザの製造法
JP5752814B2 (ja) より効率的なｖｃｓｅｌアレイ
US20030180980A1 (en) Implantation for current confinement in nitride-based vertical optoelectronics
KR20220059847A (ko) 나노 막대 발광 소자 및 그 제조 방법, 및 나노 막대 발광 소자를 포함하는 디스플레이 장치
CN219018128U (zh) 一种基于氮化物半导体的垂直腔面发射激光器
KR20220028944A (ko) 나노 막대 발광 소자 및 그 제조 방법
JPH09213996A (ja) 半導体発光素子及びその製造方法
JP2572371B2 (ja) 半導体レ−ザ
CN116316061A (zh) 半导体器件及其形成方法
JP4115125B2 (ja) 面発光型半導体レーザ素子
KR20200000196A (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
JP4139321B2 (ja) 発光ダイオードの製造方法
KR20040041732A (ko) 장파장 수직 공진 표면방출 레이저 및 그 제작방법
US4092561A (en) Stripe contact providing a uniform current density
WO2023142152A1 (en) Micro led structure and micro display panel
WO2023142149A1 (en) Micro led structure and micro display panel
WO2023142146A1 (en) Micro led structure and micro display panel
WO2023142150A1 (en) Micro led structure and micro display panel
WO2023142151A1 (en) Micro led structure and micro display panel
WO2023142148A1 (en) Micro led structure and micro display panel
KR100565049B1 (ko) 표면광 레이저
WO2023142147A1 (en) Micro led structure and micro display panel
JPH1197741A (ja) 発光素子、発光素子アレイ及び発光素子の製造方法
JPH10261830A (ja) 面発光型半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination