CN116314480A - 一种正装led芯片的制备方法 - Google Patents

一种正装led芯片的制备方法 Download PDF

Info

Publication number
CN116314480A
CN116314480A CN202310122271.3A CN202310122271A CN116314480A CN 116314480 A CN116314480 A CN 116314480A CN 202310122271 A CN202310122271 A CN 202310122271A CN 116314480 A CN116314480 A CN 116314480A
Authority
CN
China
Prior art keywords
photoresist
etching
ito
imprinting
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310122271.3A
Other languages
English (en)
Inventor
朱帅
康志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Lanxin Microelectronics Technology Co ltd
Original Assignee
Qingdao Fusion Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Fusion Microelectronics Technology Co ltd filed Critical Qingdao Fusion Microelectronics Technology Co ltd
Priority to CN202310122271.3A priority Critical patent/CN116314480A/zh
Publication of CN116314480A publication Critical patent/CN116314480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种正装LED芯片的制备方法，属于半导体技术领域。其技术方案包括以下步骤：硅片母版的制备，软膜制备，对图形化蓝宝石衬底进行晶圆清洗，进行MESA蚀刻与去胶，进行电流阻挡层二氧化硅沉积，再进行光刻胶涂布和纳米压印，进行CBL湿法腐蚀并去除光刻胶，透明电流扩展层铟锡氧化物蒸镀，涂布光刻胶，进行ITO压印，进行ITO湿法腐蚀及去胶，涂布负性光刻胶，金属电极蒸镀与剥离，保护钝化层的沉积，保护钝化层的压印，压印后在P/N电极处开孔，ICP干法刻蚀。本发明采用纳米压印的方式代替传统的光刻技术，减少对光刻胶的热烘，冷板的工艺流程，减少光刻胶角度误差范围，提高制程精度，提升产品良率。

Description

一种正装LED芯片的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种正装LED芯片的制备方法。
背景技术
目前LED芯片的制备均为大量量产的作业模式，正装LED芯片制备主要包括MESA，电流阻挡层CBL，透明电流传导层铟锡氧化物TCL，金属电极PAD及钝化保护层PV等工艺，其每一步制备方法均采用光刻技术，蚀刻技术，镀膜技术等专业技术。其中，光刻技术包含涂胶，曝光，显影工艺步骤，此技术需要进行芯片的热烘，旋涂，曝光，显影，热板，冷板等工艺流程，在曝光与显影的过程中需要多次对光刻胶进行热板，冷板工艺，温度不稳定，耗时长，制备速率慢，产出低，同时多次烘烤对光刻工艺中光刻胶角度影响较大，稳定性差。在芯片制备完成后可能造成老化失效，产出率降低，同时失效芯片与各个制程损耗也将带来成本损失。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供一种正装LED芯片的制备方法，采用纳米压印的方式代替传统的光刻技术，减少对光刻胶的热烘，冷板的工艺流程，减少光刻胶角度误差范围，提高制程精度，提升产品良率，提高产能，压印减少显影步骤，同时节省曝光工艺至显影工艺芯片运输与上下机台时间。
本发明的技术方案为，一种正装LED芯片的制备方法，具备包括以下步骤：
1)硅片母版的制备，对硅片进行清洗，并涂布正性光刻胶，利用激光直写机器对其进行曝光、显影，制备出所需图形，再进行蚀刻与去胶，制备出母版；
2)软膜制备，在PET板上均匀涂布压印胶，使用母版通过纳米压印方式压印PET板，脱膜后得到与母版图形相反的软膜；
3)对图形化蓝宝石衬底进行晶圆清洗，并进行涂胶与压印，压印过程中进行光刻胶的曝光与烘烤；
4)进行MESA蚀刻与去胶，刻蚀至N-GaN层，作为后续的N电极平台；
5)进行电流阻挡层(CBL)二氧化硅(SiO.2.)沉积，再进行光刻胶涂布和纳米压印，压印后部分二氧化硅无光刻胶覆盖，部分有光刻胶覆盖；
6)进行CBL湿法腐蚀并去除光刻胶，蚀刻去胶后部分二氧化硅被腐蚀掉；
7)透明电流扩展层铟锡氧化物(ITO)蒸镀，蒸镀后采用高温热退火处理；
8)涂布光刻胶，进行ITO压印，压印后部分ITO表面无光刻胶，为下一步湿法腐蚀做准备；
9)进行ITO湿法腐蚀及去胶，去胶后无光刻胶保护的ITO被腐蚀，有光刻胶保护的ITO保留；
10)涂布负性光刻胶，涂胶后进行PAD压印；
11)金属电极蒸镀与剥离，剥离后蒸镀在光刻胶表面的金属被去除，蒸镀在P/N电极处的金属保留；
12)保护钝化层二氧化硅的沉积，并涂布光刻胶；
13)保护钝化层的压印，压印后在P/N电极处开孔；
14)ICP干法刻蚀，刻穿二氧化硅钝化层，露出P/N电极金属，完成芯片制备。优选地，所述步骤1)中制备出的母版包括MESA、CBL、ITO、PAD和PV五种。
优选地，所述步骤5)中沉积厚度为1200-2000埃。
优选地，所述步骤7)中ITO厚度为300埃-1200埃。
优选地，步骤6)中蚀刻液主要成分为BOE。
优选地，步骤7)中热退火处理的温度为550±2℃，时间14-16min。
优选地，步骤12)中二氧化硅沉积厚度为800-1000埃。
本发明与现有技术相比，具有以下有益效果：
本发明使用新工艺进行正装芯片的制备，采用纳米压印的方式代替传统的光刻技术，减少对光刻胶的热烘，冷板的工艺流程，减少光刻胶角度误差范围，提高制程精度，提升产品良率。同时采用纳米压印技术软膜可多次进行出重复压印，制程简单，减少物料损耗，节约成本，同时压印过程缩短曝光，显影制程时间，提高产出。
附图说明
图1是本发明步骤1)中硅片母版制备的流程图。
图2是本发明步骤2)软膜制备的路程图。
图3是本发明步骤2)制备的软膜俯视图。
图4是本发明步骤3)中纳米压印前的示意图。
图5是本发明步骤3)中纳米压印后的示意图。
图6是本发明步骤4)中MESA蚀刻与去胶后的示意图。
图7是本发明步骤5)中CBL层沉积后的示意图。
图8是本发明步骤5)中光刻胶和纳米压印前的示意图。
图9是本发明步骤5)中光刻胶和纳米压印后的示意图。
图10是本发明步骤6)中CBL湿法腐蚀并去除光刻胶后的示意图。
图11是本发明步骤7)中透明电流扩展层蒸镀后的示意图。
图12是本发明步骤8)中进行ITO纳米压印前的示意图。
图13是本发明步骤8)中进行ITO纳米压印后的示意图。
图14是本发明步骤9)中ITO湿法腐蚀并去除光刻胶后的示意图。
图15是本发明步骤10)中PAD纳米压印前的示意图。
图16是本发明步骤10)中PAD纳米压印后的示意图。
图17是本发明步骤11)中金属电极蒸镀与剥离后的示意图。
图18是本发明步骤12)中保护钝化层二氧化硅的沉积并涂布光刻胶后的示意图。
图19是本发明步骤13)中保护钝化层的纳米压印后的示意图。
图20是本发明步骤13)中压印后在P/N电极处开孔的示意图。
图21是本发明步骤14)中ICP干法刻蚀后的示意图。
具体实施方式
实施例1
本实施例提供了一种正装LED芯片的制备方法，具备包括以下步骤：
1)硅片母版的制备，对硅片进行清洗，并涂布正性光刻胶，利用激光直写机器(德国海德堡生产型号为66+)对其进行曝光、显影，制备出MESA，CBL，ITO，PAD，PV五种母版，再进行蚀刻与去胶，制备出母版，具体如下：
将硅片先用成分比为H.2.SO.4.:H.2.O.2.＝5:1的酸性清洗液清洗，清洗液的强氧化性，将有机物分解而除去；用超纯水冲洗后，再用成分比为H.2.O:H.2.O.2.:NH.4.OH＝5:1:1碱性清洗液清洗，由于H.2.O.2.的氧化作用和NH.4.OH的络合作用，许多金属离子形成稳定的可溶性络合物而溶于水；然后使用成分比为H.2.O:H.2.O.2.:HCL＝7:2:1的酸性清洗液，由于H.2.O.2的氧化作用和盐酸的溶解，以及氯离子的络合性，许多金属生成溶于水的络离子，从而达到清洗的目的。
正性光刻胶采用AZ4562，涂布正性光刻胶采用芯源全自动匀胶机，动态旋涂100s，115℃烘烤110s，23℃冷却15s，胶厚2um；涂胶后进行激光直写曝光，正胶曝光能量120mj/cm.2.，focus 0，intensity 50％，filter 100％，负胶曝光能量200mj/cm.2.，focus 0，intensity 50％，filter 100％；
曝光后进行显影，显影液正胶采用AZ400K，与去离子水比例1:4混合，负胶使用AZ326，正胶显影时间90s，显影后115℃热烘110s，负胶显影时间90s，显影后105℃热烘90s；显影后采用北方华创蚀刻机，偏置功率100W，源功率300W，压力7.5mtorr，三氟甲烷CHF.3.100sccm，氧气O.2. 15sccm，温度15℃，深度统一为4um；
蚀刻后进行去胶工艺，去胶后经过QDR清洗与氮气吹干。制备出五种母版分别为N电极平台(MESA)母版，电流阻挡层(CBL)母版，透明电流扩展层(ITO)母版，电极层(PAD)母版，保护钝化层(PV)层母版。为了控制压印后残余层厚度，五种母版均采用相同参数进行制备，以保证压印后图形高度一致。
2)软膜制备，在PET板上均匀涂布压印胶，使用母版通过纳米压印方式压印PET板，脱膜后得到与母版图形相反的软膜，具体流程如图2所示，软膜的制备具体分一下四个阶段：a.点胶匀胶阶段，将胶水注入到PET板上；b.排泡固化阶段，循环多次抽放真空，排气泡后静置一段时间，尽可能排空气泡；c.采用EV Group压印设备纳米压印固化成型，压力30000Pa，温度为23±1℃，滚轮速度1mm/s，脱膜速度1.5mm/s；d.脱膜，固化后的软膜冷却一段时间后在真空手臂的拉力下，缓慢地与母版脱膜分离开来，制备出的五种软膜俯视图如图3所示；
3)对图形化蓝宝石衬底进行晶圆清洗，并涂布光刻胶，使用MESA软膜母版进行纳米压印，示意图如图4所示，纳米压印过程中MESA软膜与带胶的晶圆开始接触并对MESA软膜母版施以均匀的压力，胶水在压力的作用下被挤压填充到MESA软膜母版对应的孔洞位置，形成光刻胶图案，然后在紫外灯的作用下照射2min，使光刻胶固化，纳米压印后的晶圆缓慢下降，从而实现将固化的光刻胶与软膜母版分离，将软膜母版上的图案转移到光刻胶之上，纳米压印后的形貌如图5所示；
4)进行MESA蚀刻与去胶，刻蚀至N-GaN层，作为后续的N电极平台，采用NMC蚀刻机台，温度0℃，偏置功率300W，源功率1000W，压力5mtorr，刻蚀至N-GaN层，深度为1-1.2um，作为N电极(MESA)导电平台，再进行去胶，去胶后的相貌示意图如图6所示；
5)采用北方华创NMC离子体增强化学气象沉积(PECVD)进行电流阻挡层二氧化硅(SiO.2.)沉积，温度300℃，压力90Pa，沉积时间160s，N.2.O流量1000sccm，N.2.流量400sccm，SiH.4.流量400sccm，厚度约2100埃，如图7所示，再进行光刻胶涂布和纳米压印，纳米压印是利用CBL软膜母版进行，如图8所示，纳米压印后部分二氧化硅层无光刻胶覆盖，部分有光刻胶覆盖，如图9所示；
6)进行CBL湿法腐蚀并去除光刻胶，蚀刻去胶后部分二氧化硅被腐蚀掉，蚀刻采用湿法腐蚀，使用BOE刻蚀清洗机，刻蚀液采用BOE刻蚀液，由氢氟酸：氟化铵＝1:30混合而成，工作温度23±0.5℃，湿法腐蚀时间160s，去除光刻胶之后的结构示意如图10所示；
7)透明电流扩展层铟锡氧化物(ITO)蒸镀，磁控溅射机台使用Evatac，两层蒸镀工艺具体参数为contact层，直流功率50W，射频功率150W，Ar流量55sccm，O.2.流量0.05sccm，blk层直流功率600W，射频功率400W，Ar流量55sccm，O.2.流量0.35sccm，ITO厚度为300埃，蒸镀后采用采用钜安快速热退火炉高温热退火处理，热退火处理的温度为550℃，时间15min，结构示意图如图11所示；
8)涂布光刻胶，采用ITO软膜母版进行ITO纳米压印，如图12所示，纳米压印后部分ITO表面无光刻胶，为下一步湿法腐蚀做准备，结构示意图如图13所示；
9)进行ITO湿法腐蚀及去胶，ITO湿法腐蚀使用ITO腐蚀液为HCl：FeCl.3.＝10:22混合液，在50±1℃的环境下进行腐蚀，在经过QDR清洗与甩干，去胶后无光刻胶保护的ITO被腐蚀，有光刻胶保护的ITO保留，结构示意图如图14所示；
10)涂布负性光刻胶，使用芯源全自动匀胶机，胶厚约3.5um，3000rpm，115℃烘烤60s，23℃冷却15s，涂胶后采用PAD软膜母版进行PAD纳米压印，结构示意图如图15所示；
11)金属电极蒸镀与剥离，剥离后蒸镀在光刻胶表面的金属被去除，蒸镀在P/N电极处的金属保留，具体步骤如下：蒸镀前进行离子清洗与水洗，离子清洗第一步功率1000W，时间15min，O.2.流量0sccm，氩气400sccm，温度70℃，第二步功率400W，时间12min，温度0℃，O.2.流量600sccm，氩气流量0sccm；水洗约15min。蒸镀使用富临电子书蒸镀机，蒸镀金属Ni，Ti，Pt，Au等，厚度2um。蒸镀后进行剥离，采用全自动去胶剥离机，利用高压NMP脱离光刻胶上的金属层并去除光刻胶，利用常温丙酮去除残胶及NMP，然后利用纯水清洗晶圆，再用异丙醇进行脱水后氮气烘干，如图17所示；
12)保护钝化层二氧化硅的沉积，使用等离子体增强化学气象沉积(PECVD)进行沉积，温度300℃，压力90Pa，沉积时间160s，N.2.O流量1000sccm，N.2.流量400sccm，SiH.4.流量400sccm，二氧化硅沉积厚度为800埃，并涂布光刻胶，采用正性光刻胶，芯源旋涂设备，动态旋涂100s，115℃烘烤110s，23℃冷却15s，胶厚2um，如图18所示；
13)保护钝化层(PV)的纳米压印，如图19所示，使用PV软膜母版，在旋涂光刻胶的晶圆上进行压印，压力30000Pa，温度为23±1℃，滚轮速度1mm/s。脱膜速度1.5mm/s，压印后P/N PAD处无光刻胶保护，压印后在P/N电极处开孔，如图20所示；
14)ICP干法刻蚀，采用北方华创ICP蚀刻设备，干法蚀刻，偏置功率100W，源功率300W，压力7.5mtorr，O.2.流量15sccm，CHF.3.流量100sccm，时间175s，刻穿二氧化硅钝化层，露出P/N电极金属，如图21所示，此处采用干法蚀刻主要因为在蚀刻的同时对金属表面进行一定粗化，提升后期金属焊线电极粘附性，完成芯片制备。
需要说明的是，上述过程中的去胶均采用去胶流程如下：去胶液清洗、异丙醇清洗、QDR清洗和氮气吹干，去胶液采用采用NMP(N甲基吡咯烷酮)温度90±2℃，异丙醇常温，去胶时间每步10min；上述中提到的纳米压印均采用UV Group仪器。
对比例
对比例采用现有的光刻技术制备芯片，可采用中国专利公开号为CN208400867U，专利名称为一种正装LED芯片中所述的LED芯片。
利用本发明实施例1和对比例制备芯片的产出时间如表1所示，需要注意的是表1中时间代表一片晶圆一步制备过程的时间。
表1
Figure BDA0004080375400000061
从表1中可以看出，一片晶圆一步制备过程的时间缩短了1min，对于实际的生产过程中需要制备出大批量的晶圆，节省的时间来看是巨大的，可以节省生产成本。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种正装LED芯片的制备方法，其特征在于，包括以下步骤：
1)硅片母版的制备，对硅片进行清洗，并涂布正性光刻胶，利用激光直写机器对其进行曝光、显影，制备出所需图形，再进行蚀刻与去胶，制备出母版；
2)软膜制备，在PET板上均匀涂布压印胶，使用母版通过纳米压印方式压印PET板，脱膜后得到与母版图形相反的软膜；
3)对图形化蓝宝石衬底进行晶圆清洗，并进行涂胶与压印，压印过程中进行光刻胶的曝光与烘烤；
4)进行MESA蚀刻与去胶，刻蚀至N-GaN层，作为后续的N电极平台；
5)进行电流阻挡层(CBL)二氧化硅(SiOR2R)沉积，再进行光刻胶涂布和纳米压印，压印后部分二氧化硅无光刻胶覆盖，部分有光刻胶覆盖；
6)进行CBL湿法腐蚀并去除光刻胶，蚀刻去胶后部分二氧化硅被腐蚀掉；
7)透明电流扩展层铟锡氧化物(ITO)蒸镀，蒸镀后采用高温热退火处理；
8)涂布光刻胶，进行ITO压印，压印后部分ITO表面无光刻胶，为下一步湿法腐蚀做准备；
9)进行ITO湿法腐蚀及去胶，去胶后无光刻胶保护的ITO被腐蚀，有光刻胶保护的ITO保留；
10)涂布负性光刻胶，涂胶后进行PAD压印；
11)金属电极蒸镀与剥离，剥离后蒸镀在光刻胶表面的金属被去除，蒸镀在P/N电极处的金属保留；
12)保护钝化层二氧化硅的沉积，并涂布光刻胶；
13)保护钝化层的压印，压印后在P/N电极处开孔；
14)ICP干法刻蚀，刻穿二氧化硅钝化层，露出P/N电极金属，完成芯片制备。
2.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，所述步骤1)中制备出的母版包括MESA、CBL、ITO、PAD和PV。
3.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，所述步骤5)中沉积厚度为1200-2000埃。
4.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，所述步骤7)中ITO厚度为300埃-1200埃。
5.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，步骤6)中蚀刻液为BOE刻蚀液。
6.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，步骤7)中热退火处理的550±2℃，时间14-16min。
7.如权利要求1所述的一种正装LED芯片的制备方法，其特征在于，步骤12)中二氧化硅沉积厚度为800-1000埃。
CN202310122271.3A 2023-02-16 2023-02-16 一种正装led芯片的制备方法 Pending CN116314480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310122271.3A CN116314480A (zh) 2023-02-16 2023-02-16 一种正装led芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310122271.3A CN116314480A (zh) 2023-02-16 2023-02-16 一种正装led芯片的制备方法

Publications (1)

Publication Number Publication Date
CN116314480A true CN116314480A (zh) 2023-06-23

Family

ID=86829699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310122271.3A Pending CN116314480A (zh) 2023-02-16 2023-02-16 一种正装led芯片的制备方法

Country Status (1)

Country Link
CN (1) CN116314480A (zh)

Similar Documents

Publication Publication Date Title
TWI466232B (zh) 半導體結構與基於該半導體結構之裝置的處理方法
US20120220132A1 (en) Semiconductor device manufacturing method
CN113039486A (zh) 可用于下一代光刻法中的硬掩模制作方法
US20100009534A1 (en) Method for patterning a semiconductor device
CN116314480A (zh) 一种正装led芯片的制备方法
CN104465333A (zh) 光刻胶图形的形成方法、晶体管栅极的形成方法
JP6357753B2 (ja) ナノインプリントモールドの製造方法
CN102445838B (zh) 重新形成光刻胶图形的方法
CN113460954B (zh) 含钽膜的微纳米结构元件及其制备方法
CN113946006B (zh) 大面积微纳米光栅及其制备方法与应用
KR100763349B1 (ko) 금속 스탬프 제조방법
CN114815025B (zh) 一种大占宽比亚波长周期光栅的制备方法
CN113410382B (zh) 一种铬硅系薄膜电阻及其制备方法
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
CN116264154A (zh) 一种芯片制备方法
JP4178227B2 (ja) 基板処理方法及び半導体装置の製造方法
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
KR101657076B1 (ko) 미세 패턴의 형성 방법
CN115440576A (zh) 衬底上光刻结构的返工清洗方法
JPH05160105A (ja) ウエットエッチング方法
JPH03159127A (ja) 半導体装置の製造方法
JPWO2023171733A5 (zh)
JPH01241131A (ja) レジスト残査の除去方法
CN116153769A (zh) 半导体结构的形成方法
KR100468824B1 (ko) 단일전자소자제작을위한감광막제거방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240315

Address after: 417000, Room 4427, 4th Floor, Building 31, Wangda Entrepreneurship Park, Jixing North Road, Lianbin Street, Loudi City, Hunan Province

Applicant after: Hunan Lanxin Microelectronics Technology Co.,Ltd.

Country or region after: China

Address before: Room 2216-2, No. 187 Wangtai East Road, Wangtai Street, Huangdao District, Qingdao City, Shandong Province, 266000

Applicant before: Qingdao Fusion Microelectronics Technology Co.,Ltd.

Country or region before: China