CN116314291A - 薄膜晶体管及其制备方法、显示面板、显示装置 - Google Patents

薄膜晶体管及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN116314291A
CN116314291A CN202310312880.5A CN202310312880A CN116314291A CN 116314291 A CN116314291 A CN 116314291A CN 202310312880 A CN202310312880 A CN 202310312880A CN 116314291 A CN116314291 A CN 116314291A
Authority
CN
China
Prior art keywords
electrode pattern
substrate
orthographic projection
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310312880.5A
Other languages
English (en)
Inventor
张有为
李燕龙
伏宝泽
杨帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Boe Display Technology Co ltd
BOE Technology Group Co Ltd
Original Assignee
Nanjing Boe Display Technology Co ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Boe Display Technology Co ltd, BOE Technology Group Co Ltd filed Critical Nanjing Boe Display Technology Co ltd
Priority to CN202310312880.5A priority Critical patent/CN116314291A/zh
Publication of CN116314291A publication Critical patent/CN116314291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本申请公开了一种薄膜晶体管及其制备方法、显示面板、显示装置，涉及显示技术领域。该薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。

Description

薄膜晶体管及其制备方法、显示面板、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、显示面板、显示装置。
背景技术
薄膜晶体管(thin film transistor，TFT)是显示装置中，设置在衬底基板上用于驱动像素发光的器件。
相关技术中，TFT一般包括依次设置在衬底基板上的半导体层、栅绝缘层、栅极层以及与该有源层连接的源漏极层。其中，半导体层中与栅极层重叠的部分即为TFT的沟道。为了保证显示装置的显示画质和流畅性，通常需要使得显示装置具有高的刷新率。通常情况下，TFT的开态电流的大小与显示装置的刷新率正相关，因此为了实现显示装置的高刷新率，需要提高TFT的开态电流的大小。
但是，由于栅极层对半导体层的影响，因此无法对半导体层进行有效的导体化，进而会导致半导体层的阻抗偏大，TFT的开态电流较小，显示装置的显示效果较差。
发明内容
本申请提供了一种薄膜晶体管及其制备方法、显示面板、显示装置，可以解决相关技术中由于TFT的开态电流较小导致显示装置的显示效果较差的问题。所述技术方案如下：
一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：
位于衬底基板上且沿远离所述衬底基板的一侧依次层叠的遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层；
其中，所述电极层包括第一电极图案，第二电极图案和第三电极图案，所述第三电极图案位于所述第一电极图案和所述第二电极图案之间，且与所述第一电极图案和所述第二电极图案之间均具有间隔；
所述第一电极图案在所述衬底基板上的正投影，与所述半导体层在所述衬底基板上的正投影以及所述遮挡层的目标部分在所述衬底基板上的正投影均至少部分重叠，且所述第一电极图案和所述半导体层通过所述第二绝缘层中的第一过孔电连接，所述第一电极图案所传输的信号的电位和所述目标部分所传输的信号的电位不同；
所述第二电极图案在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影至少部分重叠，且所述第二电极图案和所述半导体层通过所述第二绝缘层中的第二过孔电连接。
可选的，所述遮挡层具有第一遮挡结构和第二遮挡结构，所述第一遮挡结构和所述第二遮挡结构相交设置，且为一体结构；
所述第一遮挡结构在所述衬底基板上的正投影覆盖所述薄膜晶体管的沟道区，所述薄膜晶体管的沟道区为所述第三电极图案在所述衬底基板上的正投影和所述半导体层在所述衬底基板上的正投影的重叠区，所述第一遮挡结构为所述目标部分；
所述第二遮挡结构在所述衬底基板上的正投影与所述第三电极图案在所述衬底基板上的正投影至少部分重叠，且所述第二遮挡结构和所述第三电极图案通过所述第一绝缘层中的第三过孔和所述第二绝缘层中的第四过孔电连接。
可选的，所述半导体层包括沿第一方向排布且为一体结构的第一半导体结构，第二半导体结构和第三半导体结构；
所述第一半导体结构在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影；
所述第二半导体结构在所述衬底基板上的正投影位于所述第一遮挡结构在所述衬底基板上的正投影内；
所述第三半导体结构在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
可选的，所述第一遮挡结构为沿所述第一方向延伸的条状结构，所述第二遮挡结构为沿第二方向延伸的条状结构，所述第一方向和所述第二方向垂直；所述第一遮挡结构具有沿第二方向延伸且相对设置的第一目标边界和第二目标边界，所述第一目标边界相对于所述第二目标边界靠近所述第一半导体结构，第二目标边界相对于所述第一目标边界靠近所述第三半导体结构；
所述第一半导体结构具有沿第一方向延伸的第一边界和第二边界，以及沿第二方向延伸的第三边界；所述第一边界和所述第二边界之间的距离大于所述第一遮挡结构沿所述第二方向的长度；在所述第一方向上，所述第三边界相对于所述第一目标边界更远离所述第三半导体结构；
所述第三半导体结构具有沿所述第一方向延伸的第四边界和第五边界，以及沿所述第二方向延伸的第六边界；所述第四边界和所述第五边界之间的距离大于所述第一遮挡结构沿所述第二方向的长度；在所述第一方向上，所述第六边界相对于所述第二目标边界更远离所述第一半导体结构；
所述第二半导体结构沿所述第二方向的长度小于所述第一遮挡结构沿所述第二方向的长度。
可选的，所述第三电极图案为沿所述第二方向延伸的条状结构；
所述第三电极图案位于所述沟道区的部分沿所述第一方向的长度小于或等于所述第二半导体结构沿所述第一方向的长度。
可选的，所述第二遮挡结构在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影不重叠。
可选的，所述第一过孔在所述衬底基板上的正投影包括：和所述第一电极图案在所述衬底基板上的正投影重叠的第一孔区，以及和所述第一电极图案在所述衬底基板上的正投影不重叠的第二孔区，所述第二孔区用于露出所述第一半导体结构的至少部分；
所述第二过孔在所述衬底基板上的正投影包括：和所述第二电极图案在所述衬底基板上的正投影重叠的第三孔区，以及和所述第二电极图案在所述衬底基板上的正投影不重叠的第四孔区，所述第四孔区用于露出所述第三半导体结构的至少部分。
可选的，所述第一绝缘层还具有第五过孔；
所述第五过孔在所述衬底基板上的正投影和所述第一过孔在所述衬底基板上的正投影至少部分重叠，所述第一电极图案和所述目标部分通过所述第一过孔和所述第五过孔电连接。
可选的，所述遮挡层具有两两间隔设置的第三遮挡结构，第四遮挡结构和第五遮挡结构；
所述第三遮挡结构在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影，所述第三遮挡结构为所述目标部分；
所述第四遮挡结构在所述衬底基板上的正投影覆盖所述薄膜晶体管的沟道区，所述薄膜晶体管的沟道区为所述第三电极图案在所述衬底基板上的正投影和所述半导体层在所述衬底基板上的正投影的重叠区；所述第四遮挡结构在所述衬底基板上的正投影与所述第三电极图案在所述衬底基板上的正投影至少部分重叠，且所述第四遮挡结构和所述第三电极图案通过所述第一绝缘层中的第三过孔和所述第二绝缘层中的第四过孔电连接；
所述第五遮挡结构在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
可选的，所述第一绝缘层还具有第六过孔；
所述第六过孔在所述衬底基板上的正投影和所述第二过孔在所述衬底基板上的正投影至少部分重叠，所述第二电极图案和所述第五遮挡结构通过所述第二过孔和所述第六过孔电连接。
可选的，所述第三遮挡结构，所述第四遮挡结构和所述第五遮挡结构沿第三方向排布；所述半导体层包括沿所述第三方向排布且为一体结构的第四半导体结构，第五半导体结构和第六半导体结构；
所述第四半导体结构在所述衬底基板上的正投影和所述第三遮挡结构在所述衬底基板上的正投影部分重叠，所述第五半导体结构在所述衬底基板上的正投影和所述第四遮挡结构在所述衬底基板上的正投影部分重叠，所述第六半导体结构在所述衬底基板上的正投影和所述第五遮挡结构在所述衬底基板上的正投影部分重叠；
其中，所述第五半导体结构沿第四方向的长度，小于所述第四半导体结构沿所述第四方向的长度，且小于所述第六半导体结构沿所述第四方向的长度，所述第四方向和所述第三方向垂直。
可选的，所述第四半导体结构具有沿所述第四方向延伸的第七边界，第三遮挡结构具有沿所述第四方向延伸的第三目标边界，所述第三目标边界为所述第三遮挡结构远离所述第五遮挡结构的边界；在所述第三方向上，所述第七边界相对于所述第三目标边界更靠近所述第六半导体结构；
所述第六半导体结构具有沿所述第四方向延伸的第八边界，第五遮挡结构具有沿第四方向延伸的第四目标边界，所述第四目标边界为所述第五遮挡结构远离所述第三遮挡结构的边界；在所述第三方向上，所述第八边界相对于所述第四目标边界更靠近所述第四半导体结构。
另一方面，提供了一种薄膜晶体管的制备方法，所述方法包括：
在衬底基板的一侧依次形成遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层；
其中，所述电极层包括第一电极图案，第二电极图案和第三电极图案，所述第三电极图案位于所述第一电极图案和所述第二电极图案之间，且与所述第一电极图案和所述第二电极图案之间均具有间隔；
所述第一电极图案在所述衬底基板上的正投影，与所述半导体层在所述衬底基板上的正投影以及所述遮挡层的目标部分在所述衬底基板上的正投影均至少部分重叠，且所述第一电极图案和所述半导体层通过所述第二绝缘层中的第一过孔电连接，所述第一电极图案所传输的信号的电位和所述目标部分所传输的信号的电位不同；
所述第二电极图案在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影至少部分重叠，且所述第二电极图案和所述半导体层通过所述第二绝缘层中的第二过孔电连接。
又一方面，提供了一种显示面板，所述显示面板包括：衬底基板以及位于所述衬底基板的一侧的多个如上述方面所述的薄膜晶体管。
再一方面，提供了一种显示装置，所述显示装置包括：供电组件以及如上述方面所述的显示面板；
其中，所述供电组件用于为所述显示面板供电。
本申请提供的技术方案带来的有益效果至少包括：
本申请提供了一种薄膜晶体管及其制备方法、显示面板、显示装置，该薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种薄膜晶体管的结构示意图；
图2是图1所示的薄膜晶体管的俯视图；
图3是本申请实施例提供的一种薄膜晶体管中的遮挡层的俯视图；
图4是本申请实施例提供的一种薄膜晶体管中的半导体层的俯视图；
图5是本申请实施例提供的一种薄膜晶体管中的半导体层和第三电极图案的俯视图；
图6是本申请实施例提供的一种薄膜晶体管中的遮挡层和半导体层的俯视图；
图7是本申请实施例提供的一种薄膜晶体管中遮挡层，第一绝缘层，半导体层，第二绝缘层的结构示意图；
图8是本申请实施例提供的另一种薄膜晶体管的结构示意图；
图9是图8所示的薄膜晶体管的俯视图；
图10是本申请实施例提供的另一种薄膜晶体管中遮挡层，第一绝缘层，半导体层，第二绝缘层的结构示意图；
图11是本申请实施例提供的另一种薄膜晶体管中的遮挡层的俯视图；
图12是本申请实施例提供的另一种薄膜晶体管中的半导体层的俯视图；
图13是本申请实施例提供的另一种薄膜晶体管中的半导体层和第三电极图案的俯视图；
图14是本申请实施例提供的另一种薄膜晶体管中的遮挡层和半导体层的俯视图；
图15是本申请实施例提供的一种薄膜晶体管的输入电压和输出电流的关系曲线图；
图16是相关技术中的一种薄膜晶体管的输入电压和输出电流的关系曲线图；
图17是本申请实施例提供的另一种薄膜晶体管的输入电压和输出电流的关系曲线图；
图18是相关技术中的另一种薄膜晶体管的输入电压和输出电流的关系曲线图；
图19是本申请实施例提供的一种薄膜晶体管的制备方法的流程图；
图20是本申请实施例提供的一种形成半导体层的示意图；
图21是本申请实施例提供的一种形成第一绝缘层的示意图；
图22是本申请实施例提供的一种形成半导体层的示意图；
图23是本申请实施例提供的一种形成第二绝缘薄膜的示意图；
图24是本申请实施例提供的一种形成第二绝缘薄膜的俯视图；
图25是本申请实施例提供的一种形成电极层的示意图；
图26是本申请实施例提供的一种对半导体层进行导体化处理的示意图；
图27是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
TFT作为开关控制元件或周边驱动电路的集成元件，是显示装置中的核心器件。目前被广泛采用的TFT主要有非晶硅(a-Si)薄膜晶体管和多晶硅薄膜晶体管。非晶硅薄膜晶体管广泛的应用于显示装置中的驱动电路或作为开关控制器件，但非晶硅的迁移率低，通常低于1平方厘米/(伏·秒)(cm2/V·S)。多晶硅的均匀性比较差，工艺复杂，成本高，且对可见光敏感，不能在可见光照射下工作，很难用于大尺寸和高分辨率的显示装置。基于此，氧化物半导体薄膜晶体管备受关注，尤其是铟镓锌氧化物(IGZO)的薄膜晶体管(该薄膜晶体管的半导体层103的材料为IGZO，其迁移率比较大，均匀性好，工艺温度低，在可见光区透光率高，并且适用于柔性显示。由此，随着对迁移率的高要求，铟镓锌锡氧化物(IGZTO)材料也逐渐应用于显示装置，其迁移率可以达到20cm2/V·S以上。
目前，非晶氧化物半导体(AOS)已被广泛的关注和研究，如铟锡氧化物(ITO)，铝锌氧化物(AZO)，铟锌氧化物(IZO)以及铟镓锌氧化物(IGZO)，其中铟镓锌氧化物(IGZO)是被研究的较多也是比较有潜力的。相对于底栅结构的薄膜晶体管而言，顶栅结构的薄膜晶体管的制备工艺相对简单，能够较为精确地控制薄膜晶体管的沟道区的尺寸，因此顶栅结构的薄膜晶体管的应用更为广泛。
但是，由于顶栅结构的TFT中，位于半导体层103远离衬底基板2的一侧的第三电极图案1053层会对半导体层103导体化处理造成影响，进而会导致半导体层103的阻抗偏大，TFT的开态电流较小，显示装置的显示效果较差。
图1是本申请实施例提供的一种薄膜晶体管的结构示意图。图2是图1所示的薄膜晶体管的俯视图。参考图1和图2，该薄膜晶体管1可以包括：位于衬底基板2上且沿远离衬底基板2的一侧依次层叠的遮挡层101，第一绝缘层102，半导体层103，第二绝缘层104以及电极层105。
其中，电极层105包括第一电极图案1051，第二电极图案1052以及第三电极图案1053，第三电极图案1053位于第一电极图案1051和第二电极图案1052之间，且与第一电极图案1051和第二电极图案1052之间均具有间隔。
第一电极图案1051在衬底基板2上的正投影与半导体层103在衬底基板2上的正投影至少部分重叠，且第一电极图案1051和半导体层103通过第二绝缘层104中的第一过孔104a电连接。另外，第一电极图案1051在所述衬底基板2上的正投影与遮挡层101的目标部分在衬底基板2上的正投影至少部分重叠，且第一电极图案1051所传输的信号的电位和目标部分所传输的信号的电位不同。第二电极图案1052在衬底基板2上的正投影与半导体层103在衬底基板2上的正投影至少部分重叠，且第二电极图案1052和半导体层103通过第二绝缘层104中的第二过孔104b电连接。
在本申请实施例中，由于遮挡层101的目标部分所传输的信号的电位和第一电极图案1051所传输的信号的电位不同，因此遮挡层101的目标部分和第一电极图案1051在垂直于衬底基板2的方向由于两者电位的不同可以产生一电场。由此，位于遮挡层101的目标部分和第一电极图案1051之间的半导体层103可以在该电场的作用下，其表面形成载流子通道，进而减小了半导体层103的阻抗，提高薄膜晶体管1的开态电流。并且，薄膜晶体管1的开态电流的提高可以提高薄膜晶体管1的充电效率，进而提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
综上所述，本申请实施例提供了一种薄膜晶体管，该薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，进而减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
另外，薄膜晶体管1的开态电流较高的情况下，由于充电效率较高，因此可以便于增大显示装置的像素密度(pixels per inch，PPI)，进而便于实现显示装置的窄边框效果。
可选的，遮挡层101的材料可以为钛(Ti)、铜(Cu)、钼铌(MoNb)以及钼镍钛(MTD)中的一种或者多种。第一绝缘层102的材料可以为氧化硅(SiO)和氮化硅(SiN)中的一种或者多种。半导体层103的材料可以为非晶铟镓锌氧化物(a-IGZO)，或者可以为铟镓锌锡氧化物(IGZTO)。第二绝缘层104的材料可以为SiO和SiN中的一种或者多种。电极层105的材料可以为Ti、Cu、MoNb以及MTD中的一种或者多种。
作为第一种可选的实现方式，参考图3，遮挡层101具有第一遮挡结构1011a和第二遮挡结构1012a，该第一遮挡结构1011a和第二遮挡结构1012a相交设置，且为一体结构。
其中，第一遮挡结构1011a在衬底基板2上的正投影覆盖薄膜晶体管1的沟道区，以对薄膜晶体管1的沟道区进行保护。其中，沟道区为第三电极图案1053在衬底基板2上的正投影和半导体层103在衬底基板2上的正投影的重叠区。
第一遮挡结构1011a在衬底基板2上的正投影覆盖第一过孔104a在衬底基板2上的正投影，即第一电极图案1051和半导体层103的连接处位于第一遮挡结构1011a在衬底基板2上的正投影内。此种情况下，第一遮挡结构1011a可以为遮挡层101的目标部分。并且，第一遮挡结构1011a在衬底基板2上的正投影还覆盖第二过孔104b在衬底基板2上的正投影，即第二电极图案1052和半导体层103的连接处位于第一遮挡结构1011a在衬底基板2上的正投影内。
第二遮挡结构1012a在衬底基板2上的正投影和第三电极图案1053在衬底基板2上的正投影至少部分重叠。并且，第二遮挡结构1012a在衬底基板2上的正投影与半导体层103在衬底基板2上的正投影不重叠。
由此，可以使得第二遮挡结构1012a和第三电极图案1053通过第一绝缘层102中的第三过孔102a和第二绝缘层104中的第四过孔104c电连接。进一步的，可使得第二遮挡结构1012a所传输的信号和第三电极图案1053所传输的信号相同。此种情况下，该薄膜晶体管1可以为双栅结构的薄膜晶体管。该第二遮挡结构1012a可以作为薄膜晶体管1中位于半导体层103靠近衬底基板2的一侧的底栅图案，第三电极图案1053可以作为薄膜晶体管1中位于半导体层103远离衬底基板2的一侧的顶栅图案。
并且，由于第一遮挡结构1011a和第二遮挡结构1012a为一体结构，因此第一遮挡结构1011a所传输的信号也可以为第三电极图案1053所传输的信号。由此可使得第一电极图案1051所传输的信号的电位，以及与第一电极图案1051至少部分重叠的第一遮挡结构1011a(目标部分)所传输的信号的电位不同，进而可以使得第一电极图案1051和第一遮挡结构1011a之间可以产生一电场。由此使得半导体层103在该电场的作用下，其表面产生载流子通道，减小了半导体层103的阻抗，提高薄膜晶体管1的开态电流。
参考图4，该半导体层103可以包括沿第一方向A排布且为一体结构的第一半导体结构1031a，第二半导体结构1032a和第三半导体结构1033a。
第一半导体结构1031a在衬底基板2上的正投影覆盖第一过孔104a在衬底基板2上的正投影，以确保第一电极图案1051和第一半导体结构1031a通过第一过孔104a电连接。
结合图3至图6，第二半导体结构1032a可以作为用于形成沟道区的半导体结构。为了确保沟道区在衬底基板2上的正投影被遮挡层101的第一遮挡结构1011a覆盖，可以使得第二半导体结构1032a在衬底基板2上的正投影位于第一遮挡结构1011a在衬底基板2上的正投影内。由此，即使第三电极图案1053在衬底基板2上的正投影包括未被第一遮挡结构1011a覆盖的部分，也不会对沟道区造成影响。
第三半导体结构1033a在衬底基板2上的正投影覆盖第二过孔104b在衬底基板2上的正投影，以确保第二电极图案1052和第二半导体结构1032a通过第二过孔104b电连接。
在本申请实施例中，第二电极图案1052在衬底基板2上的正投影与遮挡层101的第一遮挡结构1011a在衬底基板2上的正投影至少部分重叠。由此可使得薄膜晶体管1处于开启状态时，第一电极图案1051中传输的信号传输至第二电极图案1052，进而使得第二电极图案1052所传输的信号的电位和第一遮挡结构1011a所传输的信号的电位不同，第二电极图案1052和第一遮挡结构1011a之间也可以形成电场。进一步的，半导体层103可以在该电场的作用下，确保其表面所形成的载流子通道的稳定性，使得半导体层103的阻抗较小，进一步提高薄膜晶体管1的开态电流。
参考图3可以看出，第一遮挡结构1011a为沿第一方向A延伸的条状结构，第二遮挡结构1012a为沿第二方向B延伸的条状结构。第一方向A和第二方向B垂直。也即是，该遮挡层101在衬底基板2上的正投影的形状可以为T字型。
参考图6，第一遮挡结构1011a具有沿第二方向B延伸且相对设置的第一目标边界1011a1和第二目标边界1011a2，第一目标边界1011a1相对于第二目标边界1011a2靠近第一半导体结构1031a，第二目标边界1011a2相对于第一目标边界1011a1靠近第三半导体结构1033a。
第一半导体结构1031a具有沿第一方向A延伸的第一边界1031a1和第二边界1031a2，以及沿第二方向B延伸的第三边界1031a3。其中，第一边界1031a1和第二边界1031a2之间的距离大于第一遮挡结构1011a沿第二方向B的长度。在第一方向A上，第三边界1031a3相对于第一目标边界1011a1更远离第三半导体结构1033a。也即是，第一遮挡结构1011a与第一半导体结构1031a重叠的部分可位于第一半导体结构1031a在衬底基板2上的正投影内。由此即可便于第二绝缘层104中第一过孔104a的设计(避免第一过孔104a的尺寸过小而导致制备难度较大)，保证第一电极图案1051和第一半导体结构1031a的可靠连接。
相应的，第三半导体结构1033a具有沿第一方向A延伸的第四边界1033a1和第五边界1033a2，以及沿第二方向B延伸的第六边界1033a3。其中，第四边界1033a1和第五边界1033a2的距离大于第一遮挡结构1011a沿第二方向B的长度。在第一方向A上，第六边界1033a3相对于第二目标边界1011a2远离第一半导体结构1031a。也即是，第一遮挡结构1011a和第三半导体结构1033a重叠的部分可位于第一半导体结构1031a在衬底基板2上的正投影内。由此即可便于第二绝缘层104中第二过孔104b的设计(避免第一过孔104a的尺寸过小而导致制备难度较大)，保证第二电极图案1052和第二半导体结构1032a的可靠连接。
第二半导体结构1032a沿第二方向B的长度小于第一遮挡结构1011a沿第二方向B的长度。由此即可使得第二半导体结构1032a在衬底基板2上的正投影位于第一遮挡结构1011a在衬底基板2上的正投影内。
可选的，第一过孔104a的形状和第二过孔104b的形状可以为矩形，也可以为圆形等其他形状，本申请实施例对此不做限定。并且，第一过孔104a的尺寸和第二过孔104b的尺寸可以相同，也可以不同。本申请实施例对此不做限定。例如，第一过孔104a和第二过孔104b的形状均为矩形，且尺寸均为4μm(微米)×6μm。
在本申请实施例中，参考图5，第三电极图案1053为沿第二方向B延伸的条状结构，该第三电极图案1053位于沟道区的部分沿第一方向A的长度小于或等于第二半导体结构1032a沿第一方向A的长度。通过该设计可确保第一遮挡结构1011a覆盖沟道区，保证对沟道区起到保护作用。
参考图7可以看出，第一过孔104a在衬底基板2上的正投影包括：和第一电极图案1051在衬底基板2上的正投影重叠的第一孔区104a1，以及和第一电极图案1051在衬底基板2上的正投影不重叠的第二孔区104a2。该第二孔区104a2用于露出第一半导体结构1031a的至少部分。相应的，第二过孔104b在衬底基板2上的正投影包括：和第二电极图案1052在衬底基板2上的正投影重叠的第三孔区104b1，以及和第二电极图案1052在衬底基板2上的正投影不重叠的第四孔区104b2。该第四孔区104b2用于露出第三半导体结构1033a的至少部分。其中，为了便于示出各个孔区，图7采用虚线的方式示出电极层的各个图案。
通常情况下，在制备薄膜晶体管1的过程中，在形成电极层105之后，需要向半导体层103内掺杂离子以对半导体层103进行导体化处理。由此，通过使得第二孔区104a2露出第一半导体结构1031a的至少部分，并使得第四孔区104b2露出第三半导体结构1033a的至少部分，可以减小半导体层103中被电极层105覆盖的面积，保证导体化处理时离子的有效掺杂，保证对半导体层103进行导体化的效果。
在本申请实施例中，为了减少制备时掩膜版的数量，第二绝缘层104可以以电极层105为掩膜进行制备。也即是，制备得到的第二绝缘层104仅位于第一电极图案1051，第三电极图案1053以及第二电极图案1052下侧，其他区域可以无需设计该第二绝缘层104。
在上述第一种可选的实现方式中，第一电极图案1051可以作为薄膜晶体管1的源极，第二电极图案1052可以作为薄膜晶体管1的漏极，第三电极图案1053可以作为薄膜晶体管1的栅极。
作为第二种可选的实现方式，结合图8至图10，第一绝缘层102还具有第五过孔102b。该第五过孔102b在衬底基板2上的正投影和第一过孔104a在衬底基板2上的正投影至少部分重叠。其中第一电极图案1051和目标部分通过第一过孔104a和第五过孔102b电连接。
在本申请实施例中，由于第一电极图案1051和遮挡层101的目标部分电连接，因此理论上来讲第一电极图案1051所传输的信号的电位和目标部分所传输的信号的电位相同。但是通常情况下由于膜层的电压降的影响，第一电极图案1051接收到的信号的电位与目标部分接收到的信号的电位有所不同。基于此，第一电极图案1051和目标部分在垂直于衬底基板2的方向上由于两者电位的不同可以产生电场，进而可以使得位于目标部分和第一电极图案1051之间的半导体层103可以在该电场的作用下，其表面形成载流子通道。由此，可减小了半导体层103的阻抗，提高薄膜晶体管1的开态电流。
参考图11，遮挡层101具有两两间隔设置的第三遮挡结构1011b，第四遮挡结构1012b和第五遮挡结构1013b。
第三遮挡结构1011b在衬底基板2上的正投影覆盖第一过孔104a在衬底基板2上的正投影，即第一电极图案1051和半导体层103的连接处位于第三遮挡结构1011b在衬底基板2上的正投影内。此种情况下，第三遮挡结构1011b可以为遮挡层101的目标部分。
结合图9，以及图11至图13，第四遮挡结构1012b在衬底基板2上的正投影覆盖薄膜晶体管1的沟道区，以对薄膜晶体管1的沟道区进行保护。其中，沟道区为第三电极图案1053在衬底基板2上的在正投影和半导体层103在衬底基板2上的正投影的重叠区。
第四遮挡结构1012b在衬底基板2上的正投影和第三电极图案1053在衬底基板2上的正投影至少部分重叠，且第四遮挡结构1012b和第三电极图案1053通过第一绝缘层102中的第三过孔102a和第二绝缘层104中的第四过孔104c电连接。由此可使得第四遮挡结构1012b所传输的信号和第三电极图案1053所传输的信号相同。此种情况下，该薄膜晶体管1可以为双栅结构的薄膜晶体管。该第四遮挡结构1012b可以作为薄膜晶体管1中位于半导体层103靠近衬底基板2的一侧的底栅图案，第三电极图案1053可以作为薄膜晶体管1中位于半导体层103远离衬底基板2的一侧的顶栅图案。
第五遮挡结构1013b在衬底基板2上的正投影覆盖第二过孔104b在衬底基板2上的正投影，即第二电极图案1052和半导体层103的连接处位于第五遮挡结构1013b在衬底基板2上的正投影内。
在本申请实施例中，由于第一电极图案1051和第三遮挡结构1011b电连接，第三电极图案1053和第四遮挡结构1012b电连接，因此将第三遮挡结构1011b和第四遮挡结构1012b间隔设置，可以避免两者传输的信号相互影响，保证薄膜晶体管1的性能。
参考图10，第一绝缘层102还具有第六过孔102c。该第六过孔102c在衬底基板2上的正投影和第二过孔104b在衬底基板2上的正投影至少部分重叠。第二电极图案1052和第五遮挡结构1013b通过第二过孔104b和第六过孔102c电连接。
在本申请实施例中，第二电极图案1052在衬底基板2上的正投影与第五遮挡结构1013b在衬底基板2上的正投影至少部分重叠，且电连接。由此可使得薄膜晶体管1处于开启状态时，第一电极图案1051中传输的信号通过第二电极图案1052传输至第五遮挡结构1013b，且由于膜层电压差的原因，第二电极图案1052所传输的信号的电位和第五遮挡结构1013b所传输的信号的电位不同，因此第二电极图案1052和第五遮挡结构1013b之间也可以形成电场。进一步的，半导体层103可以在该电场的作用下，确保其表面所形成的载流子通道的稳定性，使得半导体层103的阻抗较小，进一步提高薄膜晶体管1的开态电流。
参考图11，第三遮挡结构1011b，第四遮挡结构1012b和第五遮挡结构1013b沿第三方向C排布。参考图12，半导体层103包括沿第三方向C排布且为一体结构的第四半导体结构1031b，第五半导体结构1032b和第六半导体结构1033b。
第四半导体结构1031b在衬底基板2上的正投影和第三遮挡结构1011b在衬底基板2上的正投影部分重叠。第五半导体结构1032b在衬底基板2上的正投影和第四遮挡结构1012b在衬底基板2上的正投影部分重叠。第六半导体结构1033b在衬底基板2上的正投影和第五遮挡结构1013b在衬底基板2上的正投影部分重叠。
由于第三遮挡结构1011b，第四遮挡结构1012b和第五遮挡结构1013b两两之间具有间隔，而第四半导体结构1031b，第五半导体结构1032b和第六半导体结构1033b为一体结构，因此半导体层103中除了包括和遮挡层101重叠的部分之外，还包括和遮挡层101不重叠的部分。
由于半导体层103中的第五半导体结构1032b在衬底基板2上的正投影和第三电极图案1053在衬底基板2上的正投影的重叠区为薄膜晶体管1的沟道区，因此为了设计沟道区的宽长比，需设计第五半导体结构1032b沿第四方向D的长度以及第三电极图案1053沿第三方向C的长度。其中，第四方向D和第三方向C垂直。
为了便于设计，第五半导体结构1032b沿第四方向D的长度，可以和第四半导体结构1031b沿第四方向D的长度以及第六半导体结构1033b沿第四方向D的长度不同。可选的，参考图12，第五半导体结构1032b沿第四方向D的长度，小于第四半导体结构1031b沿第四方向D的长度，且小于第六半导体结构1033b沿第四方向D的长度。
在本申请实施例中，参考图14，第四半导体结构1031b具有沿第四方向D延伸的第七边界1031b1，第三遮挡结构1011b具有沿第四方向D延伸的第三目标边界1011b1。该第三目标边界1011b1为第三遮挡结构1011b远离第五遮挡结构1013b的边界。在第三方向C上，第七边界1031b1相对于第三目标边界1011b1更靠近第六半导体结构1033b。
第六半导体结构1033b具有沿第四方向D延伸的第八边界1033b1，第五遮挡结构1013b具有沿第四方向D延伸的第四目标边界1013b1。该第四目标边界1013b1为第五遮挡结构1013b远离第三遮挡结构1011b的边界。在第三方向C上，第八边界1033b1相对于第四目标边界1013b1更靠近第四半导体结构1031b。
通过上述设计，参考图10，可以使得第一过孔104a在衬底基板2上的正投影包括：和第三遮挡结构1011b在衬底基板2上的正投影重叠的第五孔区104a3，以及和第四半导体结构1031b在衬底基板2上的正投影重叠的第六孔区104a4。并且，使得第一电极图案1051在衬底基板2上的正投影覆盖第一过孔104a在衬底基板2上的正投影，进而可使得第一电极图案1051通过第五孔区104a3和第三遮挡结构1011b电连接，通过第六孔区104a4和第四半导体结构1031b电连接。
相应的，第二过孔104b在衬底基板2上的正投影包括：和第五遮挡结构1013b在衬底基板2上的正投影重叠的第七孔区104b3，以及和第六半导体结构1033b在衬底基板2上的正投影重叠的第八孔区104b4。并且，使得第二电极图案1052在衬底基板2上的正投影覆盖第二过孔104b在衬底基板2上的正投影，进而可使得第二电极图案1052通过第七孔区104b3和第五遮挡结构1013b电连接，通过第八孔区104b4和第六半导体结构1033b电连接。
在上述第二种实现方式中，第三遮挡结构1011b可以作为薄膜晶体管1的源极，第五遮挡结构1013b可以作为薄膜晶体管1的漏极，第三电极图案1053可以作为薄膜晶体管1的栅极。第一电极图案1051是用于连接第三遮挡结构1011b(源极)和半导体层103，第二电极图案1052是用于连接第五遮挡结构1013b(漏极)和半导体层103。
在本申请实施例中，半导体层103的材料可能会对薄膜晶体管1的开态电流造成一定影响，因此为了体现本申请实施例提供的薄膜晶体管1的开态电流相对于显示技术的薄膜晶体管1的开态电流确实有所增大，本申请实施例以下述两种方案为例进行简单举例。
方案一，半导体层103的材料为a-IGZO。图15是本申请实施例提供的一种薄膜晶体管的输入电压和输出电流的关系曲线图。图16是相关技术中的一种薄膜晶体管的输入电压和输出电流的关系曲线图。
薄膜晶体管1的开态电流Ion可以通过下述公式(1)计算得出：
Figure BDA0004149563900000161
上述公式(1)中，A可以为基于输入电压和输出电流的关系曲线图得出的一个输出电流，如A可以选取输入电压为15V(伏)时的输出电流。L可以为薄膜晶体管的沟道区的长度，W可以为薄膜晶体管的沟道区的宽度。
可选的，以薄膜晶体管的沟道区的长度为6μm，宽度为3μm为例。基于上述图15，图16以及公式(1)可以计算得出，本申请实施例提供的薄膜晶体管1的开态电流Ion可以为14.3，而相关技术中的薄膜晶体管1的开态电流Ion为7.18。也即是，本申请实施例提供的薄膜晶体管1的开态电流大致为现有技术的薄膜晶体管1的开态电流的2倍。由此可以提高薄膜晶体管1的充电速度，便于提高显示装置的刷新率，进而保证显示装置的显示画质和流畅性，提高显示装置的显示效果。
方案二，半导体层103的材料为IGZTO。图17是本申请实施例提供的另一种薄膜晶体管的输入电压和输出电流的关系曲线图。图18是相关技术中的另一种薄膜晶体管的输入电压和输出电流的关系曲线图。
可选的，以薄膜晶体管的沟道区的长度为6μm，宽度为3μm为例。基于上述图17，图18以及公式(1)可以计算得出，本申请实施例提供的薄膜晶体管1的开态电流Ion可以为32.4，而相关技术中的薄膜晶体管1的开态电流Ion为19.65。也即是，本申请实施例提供的薄膜晶体管1的开态电流相对于现有技术的薄膜晶体管1的开态电流大。由此可以提高薄膜晶体管1的充电速度，便于提高显示装置的刷新率，进而保证显示装置的显示画质和流畅性，提高显示装置的显示效果。
其中，图15至图18中的1.0E-13和1.00E-13均可以用于表示1乘以10的负13次方。1.00E-00可以用于表示1乘以10的0次方。以此类推，本申请实施例不再赘述。
综上所述，本申请实施例提供了一种薄膜晶体管，该薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
本申请实施例还提供了一种薄膜晶体管1的制备方法，该方法可以包括：在衬底基板2的一侧依次形成遮挡层101，第一绝缘层102，半导体层103，第二绝缘层104以及电极层105。
其中，参考图1和图2，电极层105包括第一电极图案1051，第二电极图案1052以及第三电极图案1053，第三电极图案1053位于第一电极图案1051和第二电极图案1052之间，且与第一电极图案1051和第二电极图案1052之间均具有间隔。
第一电极图案1051在衬底基板2上的正投影与半导体层103在衬底基板2上的正投影至少部分重叠，且第一电极图案1051和半导体层103通过第二绝缘层104中的第一过孔104a电连接。另外，第一电极图案1051在所述衬底基板2上的正投影与遮挡层101的目标部分在衬底基板2上的正投影至少部分重叠，且第一电极图案1051所传输的信号的电位和目标部分所传输的信号的电位不同。第二电极图案1052在衬底基板2上的正投影与半导体层103在衬底基板2上的正投影至少部分重叠，且第二电极图案1052和半导体层103通过第二绝缘层104中的第二过孔104b电连接。
在本申请实施例中，由于遮挡层101的目标部分所传输的信号的电位和第一电极图案1051所传输的信号的电位不同，因此遮挡层101的目标部分和第一电极图案1051在垂直于衬底基板2的方向由于两者电位的不同可以产生一电场。由此，位于遮挡层101的目标部分和第一电极图案1051之间的半导体层103可以在该电场的作用下，其表面形成载流子通道，进而减小了半导体层103的阻抗，提高薄膜晶体管1的开态电流。并且，薄膜晶体管1的开态电流的提高可以提高薄膜晶体管1的充电效率，进而提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
综上所述，本申请实施例提供了一种薄膜晶体管的制备方法，该方法制备得到的薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，进而减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
图19是本申请实施例提供的一种薄膜晶体管的制备方法的流程图。该方法以制备图1所示的薄膜晶体管为例。参考图19，该方法可以包括：
步骤S101、在衬底基板的一侧形成遮挡层。
在本申请实施例中，参考图3和图20，遮挡层101可以位于衬底基板2的一侧。该遮挡层101的材料可以为Ti、Cu、MoNb以及MTD中的一种或者多种。形成遮挡层101的过程包括：在衬底基板2的一侧形成遮挡薄膜；采用第一掩膜版对遮挡薄膜进行图案化处理以得到遮挡层101。其中，图案化处理的过程包括：光刻胶涂覆，曝光，显影，刻蚀以及去除光刻胶。
步骤S102、在遮挡层远离衬底基板的一侧形成第一绝缘层。
在本申请实施例中，参考图21，第一绝缘层102位于遮挡层101远离衬底基板2的一侧。
第一绝缘层102的材料可以为SiO和SiN中的一种或者多种。并且，第一绝缘层102可以整层覆盖于遮挡层101上，以将遮挡层101和后续形成的半导体层103绝缘。
可选的，第一绝缘层102中可以具有第三过孔102a，该第三过孔102a也可以通过图案化处理得到。该第三过孔102a用于供后续形成的电极层105中的第三电极图案1053和遮挡层101电连接。
步骤S103、在第一绝缘层远离衬底基板的一侧形成半导体层。
在本申请实施例中，参考图6和图22，半导体层103位于第一绝缘层102远离衬底基板2的一侧。半导体层103的材料可以为a-IGZO或者IGZTO。形成半导体层103的过程包括：在衬底基板2的一侧形成半导体薄膜；采用第二掩膜版对半导体薄膜进行图案化处理以得到半导体层103。
步骤S104、在半导体层远离衬底基板的一侧形成第二绝缘薄膜。
在本申请实施例中，参考图23和图24，该第二绝缘薄膜M位于半导体层103远离衬底基板2的一侧。该第二绝缘薄膜M的材料可以为SiO和SiN中的一种或者多种。并且，第二绝缘薄膜M的材料和第一绝缘层102的材料可以相同，也可以不同，本申请实施例对此不做限定。
其中，第二绝缘薄膜M中可以具有第一过孔104a，第二过孔104b以及第四过孔104c。其中，第一过孔104a用于供后续形成的电极层105中的第一电极图案1051和半导体层103电连接，第二过孔104b用于供后续形成的电极层105中的第二电极图案1052和半导体层103电连接。第四过孔104c用于供后续形成的电极层105中的第三电极图案1053和遮挡层101电连接。
另外，该第一过孔104a，第二过孔104b以及第四过孔104c也可以通过图案化处理得到。并且，为了保证后续形成的第一电极图案1051和半导体层103电连接的可靠性，需使得第一过孔104a在衬底基板2上的正投影，位于半导体层103在衬底基板2上的正投影内。同时，为了保证后续形成的第二电极图案1052和半导体层103电连接的可靠性，需使得第二过孔104b在衬底基板2上的正投影，位于半导体层103在衬底基板2上的正投影内。
步骤S105、在第二绝缘薄膜远离衬底基板的一侧形成电极层。
在本申请实施例中，参考图25，电极层105位于第二绝缘薄膜M远离衬底基板2的一侧。该电极层105的材料可以为Ti、Cu、MoNb以及MTD中的一种或者多种。形成电极层105的过程包括：在衬底基板2的一侧形成电极薄膜；采用第三掩膜版对电极薄膜进行图案化处理以得到电极层105。
其中，电极层105包括第一电极图案1051，第二电极图案1052和第三电极图案1053。第三电极图案1053位于第一电极图案1051和第二电极图案1052之间，且与第一电极图案1051和第二电极图案1052之间均具有间隔。第一电极图案1051和半导体层103通过第二绝缘薄膜中的第一过孔104a电连接，第二电极图案1052和半导体层103通过第二绝缘薄膜中的第二过孔104b电连接。第三电极图案1053和遮挡层101中的第二遮挡结构1012a通过第一绝缘层102中的第三过孔102a和第二绝缘薄膜M中的第四过孔104c电连接。
步骤S106、对第二绝缘薄膜进行刻蚀处理以得到第二绝缘层。
在本申请实施例中，为了便于对半导体层103进行导体化处理，可以对第二绝缘薄膜进行刻蚀处理，以使得形成的第二绝缘层104能够露出半导体层103中较多的部分，进而保证导体化处理时离子的有效掺杂，保证对半导体层103进行导体化的效果。
步骤S107、对半导体层进行导体化处理。
在本申请实施例中，参考图26，可以采用等离子体(plasma)对半导体层103进行处理。例如可以采用氦气(He)和氩气(Ar)进行等离子体处理，或者采用氢气(H2)进行等离子体处理。
综上所述，本申请实施例提供了一种薄膜晶体管的制备方法，该方法制备得到的薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。
本申请实施例还提供了一种显示面板，该显示面板可以包括：衬底基板2以及位于衬底基板2的一侧的多个如上述实施例所提供的薄膜晶体管1。其中，该薄膜晶体管1可以为显示面板中的行驱动电路(gate driven on array，GOA)中的晶体管。或者，该薄膜晶体管1可以为显示面板中子像素的像素电路中的晶体管。
图27是本申请实施例提供的一种显示装置的结构示意图。参考图27，该显示装置可以包括：供电组件02以及如上述实施例所提供的显示面板01。其中，供电组件02可以用于为显示面板01供电。
可选的，该显示装置可以为：液晶显示装置(liquid crystal display，LCD)、有机发光二极管(organic light-emitting diode，OLED)显示装置、电子纸、低温多晶硅(lowtemperature poly-silicon，LTPS)显示装置、低温多晶氧化物(low temperature poly-silicon oxide，LTPO)显示装置、氧化物(oxide)显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于显示装置可以与前面实施例描述的薄膜晶体管1具有基本相同的技术效果，因此，出于简洁的目的，此处不再重复描述薄膜晶体管1的技术效果。
本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释，而非旨在限定本申请。除非另作定义，本申请的实施方式使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。如本文中使用的“约”或“大约”或“大致”或“大致相同”包括所陈述的值且意味着在如由本领域普通技术人员考虑到所讨论的测量和与具体量的测量有关的误差(即，测量系统的限制)而确定的对于具体值的可接受的偏差范围内。例如，“约”可意味着相对于所陈述的值的差异在一种或多种标准偏差范围内，或者在±30％、20％、10％、5％范围内。
在附图中，为了清楚，放大了层、膜、面板、区域等的厚度。在本文中参照作为理想化实施方式的示意图的横截面图描述示例性实施方式。这样，将预计到作为例如制造技术和/或公差的结果的与图的形状的偏差。因而，本文中描述的实施方式不应解释为限于如本文中所示的区域的具体形状，而是包括由例如制造所导致的形状方面的偏差。例如，图示或描述为平坦的区域可典型地具有粗糙的和/或非线性的特征。此外，所图示的尖锐的角可为圆形的。因而，图中所示的区域在本质上是示意性的，并且它们的形状不意图示意区域的精确形状，且不意图限制本权利要求的范围。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管(1)包括：
位于衬底基板(2)上且沿远离所述衬底基板(2)的一侧依次层叠的遮挡层(101)，第一绝缘层(102)，半导体层(103)，第二绝缘层(104)以及电极层(105)；
其中，所述电极层(105)包括第一电极图案(1051)，第二电极图案(1052)和第三电极图案(1053)，所述第三电极图案(1053)位于所述第一电极图案(1051)和所述第二电极图案(1052)之间，且与所述第一电极图案(1051)和所述第二电极图案(1052)之间均具有间隔；
所述第一电极图案(1051)在所述衬底基板(2)上的正投影，与所述半导体层(103)在所述衬底基板(2)上的正投影以及所述遮挡层(101)的目标部分在所述衬底基板(2)上的正投影均至少部分重叠，且所述第一电极图案(1051)和所述半导体层(103)通过所述第二绝缘层(104)中的第一过孔(104a)电连接，所述第一电极图案(1051)所传输的信号的电位和所述目标部分所传输的信号的电位不同；
所述第二电极图案(1052)在所述衬底基板(2)上的正投影与所述半导体层(103)在所述衬底基板(2)上的正投影至少部分重叠，且所述第二电极图案(1052)和所述半导体层(103)通过所述第二绝缘层(104)中的第二过孔(104b)电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮挡层(101)具有第一遮挡结构(1011a)和第二遮挡结构(1012a)，所述第一遮挡结构(1011a)和所述第二遮挡结构(1012a)相交设置，且为一体结构；
所述第一遮挡结构(1011a)在所述衬底基板(2)上的正投影覆盖所述薄膜晶体管(1)的沟道区，所述薄膜晶体管(1)的沟道区为所述第三电极图案(1053)在所述衬底基板(2)上的正投影和所述半导体层(103)在所述衬底基板(2)上的正投影的重叠区，所述第一遮挡结构(1011a)为所述目标部分；
所述第二遮挡结构(1012a)在所述衬底基板(2)上的正投影与所述第三电极图案(1053)在所述衬底基板(2)上的正投影至少部分重叠，且所述第二遮挡结构(1012a)和所述第三电极图案(1053)通过所述第一绝缘层(102)中的第三过孔(102a)和所述第二绝缘层(104)中的第四过孔(104c)电连接。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述半导体层(103)包括沿第一方向(A)排布且为一体结构的第一半导体结构(1031a)，第二半导体结构(1032a)和第三半导体结构(1033a)；
所述第一半导体结构(1031a)在所述衬底基板(2)上的正投影覆盖所述第一过孔(104a)在所述衬底基板(2)上的正投影；
所述第二半导体结构(1032a)在所述衬底基板(2)上的正投影位于所述第一遮挡结构(1011a)在所述衬底基板(2)上的正投影内；
所述第三半导体结构(1033a)在所述衬底基板(2)上的正投影覆盖所述第二过孔(104b)在所述衬底基板(2)上的正投影。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一遮挡结构(1011a)为沿所述第一方向(A)延伸的条状结构，所述第二遮挡结构(1012a)为沿第二方向(B)延伸的条状结构，所述第一方向(A)和所述第二方向(B)垂直；所述第一遮挡结构(1011a)具有沿第二方向(B)延伸且相对设置的第一目标边界(1011a1)和第二目标边界(1011a2)，所述第一目标边界(1011a1)相对于所述第二目标边界(1011a2)靠近所述第一半导体结构(1031a)，第二目标边界(1011a2)相对于所述第一目标边界(1011a1)靠近所述第三半导体结构(1033a)；
所述第一半导体结构(1031a)具有沿第一方向(A)延伸的第一边界(1031a1)和第二边界(1031a2)，以及沿第二方向(B)延伸的第三边界(1031a3)；所述第一边界(1031a1)和所述第二边界(1031a2)之间的距离大于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度；在所述第一方向(A)上，所述第三边界(1031a3)相对于所述第一目标边界(1011a1)更远离所述第三半导体结构(1033a)；
所述第三半导体结构(1033a)具有沿所述第一方向(A)延伸的第四边界(1033a1)和第五边界(1033a2)，以及沿所述第二方向(B)延伸的第六边界(1033a3)；所述第四边界(1033a1)和所述第五边界(1033a2)之间的距离大于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度；在所述第一方向(A)上，所述第六边界(1033a3)相对于所述第二目标边界(1011a2)更远离所述第一半导体结构(1031a)；
所述第二半导体结构(1032a)沿所述第二方向(B)的长度小于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述第三电极图案(1053)为沿所述第二方向(B)延伸的条状结构；
所述第三电极图案(1053)位于所述沟道区的部分沿所述第一方向(A)的长度小于或等于所述第二半导体结构(1032a)沿所述第一方向(A)的长度。
6.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二遮挡结构(1012a)在所述衬底基板(2)上的正投影与所述半导体层(103)在所述衬底基板(2)上的正投影不重叠。
7.根据权利要求2至6任一所述的薄膜晶体管，其特征在于，所述第一过孔(104a)在所述衬底基板(2)上的正投影包括：和所述第一电极图案(1051)在所述衬底基板(2)上的正投影重叠的第一孔区(104a1)，以及和所述第一电极图案(1051)在所述衬底基板(2)上的正投影不重叠的第二孔区(104a2)，所述第二孔区(104a2)用于露出所述第一半导体结构(1031a)的至少部分；
所述第二过孔(104b)在所述衬底基板(2)上的正投影包括：和所述第二电极图案(1052)在所述衬底基板(2)上的正投影重叠的第三孔区(104b1)，以及和所述第二电极图案(1052)在所述衬底基板(2)上的正投影不重叠的第四孔区(104b2)，所述第四孔区(104b2)用于露出所述第三半导体结构(1033a)的至少部分。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一绝缘层(102)还具有第五过孔(102b)；
所述第五过孔(102b)在所述衬底基板(2)上的正投影和所述第一过孔(104a)在所述衬底基板(2)上的正投影至少部分重叠，所述第一电极图案(1051)和所述目标部分通过所述第一过孔(104a)和所述第五过孔(102b)电连接。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述遮挡层(101)具有两两间隔设置的第三遮挡结构(1011b)，第四遮挡结构(1012b)和第五遮挡结构(1013b)；
所述第三遮挡结构(1011b)在所述衬底基板(2)上的正投影覆盖所述第一过孔(104a)在所述衬底基板(2)上的正投影，所述第三遮挡结构(1011b)为所述目标部分；
所述第四遮挡结构(1012b)在所述衬底基板(2)上的正投影覆盖所述薄膜晶体管(1)的沟道区，所述薄膜晶体管(1)的沟道区为所述第三电极图案(1053)在所述衬底基板(2)上的正投影和所述半导体层(103)在所述衬底基板(2)上的正投影的重叠区；所述第四遮挡结构(1012b)在所述衬底基板(2)上的正投影与所述第三电极图案(1053)在所述衬底基板(2)上的正投影至少部分重叠，且所述第四遮挡结构(1012b)和所述第三电极图案(1053)通过所述第一绝缘层(102)中的第三过孔(102a)和所述第二绝缘层(104)中的第四过孔(104c)电连接；
所述第五遮挡结构(1013b)在所述衬底基板(2)上的正投影覆盖所述第二过孔(104b)在所述衬底基板(2)上的正投影。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述第一绝缘层(102)还具有第六过孔(102c)；
所述第六过孔(102c)在所述衬底基板(2)上的正投影和所述第二过孔(104b)在所述衬底基板(2)上的正投影至少部分重叠，所述第二电极图案(1052)和所述第五遮挡结构(1013b)通过所述第二过孔(104b)和所述第六过孔(102c)电连接。
11.根据权利要求9所述的薄膜晶体管，其特征在于，所述第三遮挡结构(1011b)，所述第四遮挡结构(1012b)和所述第五遮挡结构(1013b)沿第三方向(C)排布；所述半导体层(103)包括沿所述第三方向(C)排布且为一体结构的第四半导体结构(1031b)，第五半导体结构(1032b)和第六半导体结构(1033b)；
所述第四半导体结构(1031b)在所述衬底基板(2)上的正投影和所述第三遮挡结构(1011b)在所述衬底基板(2)上的正投影部分重叠，所述第五半导体结构(1032b)在所述衬底基板(2)上的正投影和所述第四遮挡结构(1012b)在所述衬底基板(2)上的正投影部分重叠，所述第六半导体结构(1033b)在所述衬底基板(2)上的正投影和所述第五遮挡结构(1013b)在所述衬底基板(2)上的正投影部分重叠；
其中，所述第五半导体结构(1032b)沿第四方向(D)的长度，小于所述第四半导体结构(1031b)沿所述第四方向(D)的长度，且小于所述第六半导体结构(1033b)沿所述第四方向(D)的长度，所述第四方向(D)和所述第三方向(C)垂直。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述第四半导体结构(1031b)具有沿所述第四方向(D)延伸的第七边界(1031b1)，第三遮挡结构(1011b)具有沿所述第四方向(D)延伸的第三目标边界(1011b1)，所述第三目标边界(1011b1)为所述第三遮挡结构(1011b)远离所述第五遮挡结构(1013b)的边界；在所述第三方向(C)上，所述第七边界(1031b1)相对于所述第三目标边界(1011b1)更靠近所述第六半导体结构(1033b)；
所述第六半导体结构(1033b)具有沿所述第四方向(D)延伸的第八边界(1033b1)，第五遮挡结构(1013b)具有沿第四方向(D)延伸的第四目标边界(1013b1)，所述第四目标边界(1013b1)为所述第五遮挡结构(1013b)远离所述第三遮挡结构(1011b)的边界；在所述第三方向(C)上，所述第八边界(1033b1)相对于所述第四目标边界(1013b1)更靠近所述第四半导体结构(1031b)。
13.一种薄膜晶体管的制备方法，其特征在于，所述方法包括：
在衬底基板(2)的一侧依次形成遮挡层(101)，第一绝缘层(102)，半导体层(103)，第二绝缘层(104)以及电极层(105)；
其中，所述电极层(105)包括第一电极图案(1051)，第二电极图案(1052)和第三电极图案(1053)，所述第三电极图案(1053)位于所述第一电极图案(1051)和所述第二电极图案(1052)之间，且与所述第一电极图案(1051)和所述第二电极图案(1052)之间均具有间隔；
所述第一电极图案(1051)在所述衬底基板(2)上的正投影，与所述半导体层(103)在所述衬底基板(2)上的正投影以及所述遮挡层(101)的目标部分在所述衬底基板(2)上的正投影均至少部分重叠，且所述第一电极图案(1051)和所述半导体层(103)通过所述第二绝缘层(104)中的第一过孔(104a)电连接，所述第一电极图案(1051)所传输的信号的电位和所述目标部分所传输的信号的电位不同；
所述第二电极图案(1052)在所述衬底基板(2)上的正投影与所述半导体层(103)在所述衬底基板(2)上的正投影至少部分重叠，且所述第二电极图案(1052)和所述半导体层(103)通过所述第二绝缘层(104)中的第二过孔(104b)电连接。
14.一种显示面板，其特征在于，所述显示面板包括：衬底基板(2)以及位于所述衬底基板(2)的一侧的多个如权利要求1至12任一所述的薄膜晶体管(1)。
15.一种显示装置，其特征在于，所述显示装置包括：供电组件(02)以及如权利要求14所述的显示面板(01)；
其中，所述供电组件(02)用于为所述显示面板(01)供电。
CN202310312880.5A 2023-03-28 2023-03-28 薄膜晶体管及其制备方法、显示面板、显示装置 Pending CN116314291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310312880.5A CN116314291A (zh) 2023-03-28 2023-03-28 薄膜晶体管及其制备方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310312880.5A CN116314291A (zh) 2023-03-28 2023-03-28 薄膜晶体管及其制备方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN116314291A true CN116314291A (zh) 2023-06-23

Family

ID=86792460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310312880.5A Pending CN116314291A (zh) 2023-03-28 2023-03-28 薄膜晶体管及其制备方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN116314291A (zh)

Similar Documents

Publication Publication Date Title
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US5923961A (en) Method of making an active matrix type display
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
US11335709B2 (en) Array substrate, display panel, display device and method for forming array substrate
EP3439035A1 (en) Tft array substrate and manufacturing method therefor, and display device
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
CN105280137A (zh) 有机发光显示器及其制造方法
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
CN108417580B (zh) 阵列基板及其制作方法和显示面板
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
US20210193841A1 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR20170126535A (ko) 박막 트랜지스터 표시판
US20240090267A1 (en) Method for fabricating displaying backplane, displaying backplane and displaying device
CN110581142A (zh) 阵列基板及其制造方法、显示面板
JP2018148172A (ja) アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
CN109696781A (zh) 阵列基板、阵列基板的制作方法和显示装置
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
JP4993826B2 (ja) 半導体装置の作製方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN111129033B (zh) 阵列基板及其制备方法
TW202103237A (zh) 半導體基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination