CN116314007A - 具有双大马士革结构的半导体器件的制备方法 - Google Patents

具有双大马士革结构的半导体器件的制备方法 Download PDF

Info

Publication number
CN116314007A
CN116314007A CN202111478516.3A CN202111478516A CN116314007A CN 116314007 A CN116314007 A CN 116314007A CN 202111478516 A CN202111478516 A CN 202111478516A CN 116314007 A CN116314007 A CN 116314007A
Authority
CN
China
Prior art keywords
layer
etching
exposure
dual damascene
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111478516.3A
Other languages
English (en)
Inventor
秦二帅
张春智
王科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202111478516.3A priority Critical patent/CN116314007A/zh
Publication of CN116314007A publication Critical patent/CN116314007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有双大马士革结构的半导体器件的制备方法，包括步骤：提供基底，依次形成底部布线层、硬掩膜层、第一介质层、刻蚀阻挡层、第二介质层和光刻胶层；进行第一次曝光，以定义出通孔形貌；进行第二次曝光，以定义出沟槽形貌；进行显影，以于曝光区域形成双大马士革结构图形；先后采用对第一介质层和刻蚀阻挡层具有第一刻蚀选择比和第二刻蚀选择比的刻蚀剂对得到的结构进行刻蚀，以将双大马士革结构图形顺次转移，第一刻蚀选择比小于第二刻蚀选择比；去除残余的光刻胶层；进行金属填充以得到双大马士革结构，其与底部布线层电连接。本发明可以有效简化制备工艺和降低制备成本，可以有效避免刻蚀产物残留，有助于提高工艺良率。

Description

具有双大马士革结构的半导体器件的制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种具有双大马士革结构的半导体器件的制备方法。
背景技术
TM(top metal)是芯片多层金属互联结构的顶层，现有技术中通常采用两次曝光和刻蚀形成包括TV(Through Vias，通孔)和TM的双大马士革结构，由于TM的CD(CriticalDimension，临界尺寸)比层间金属(inter metal)更大、厚度更高，所以刻蚀的要求比层间金属低。
具体地，具有TV和TM的双大马士革结构通常采用Via first Trench last工艺形成。在这个工艺中，第一次曝光刻蚀形成via(通孔)，再经过第二次曝光刻蚀在via上方刻蚀形成Trench(沟槽)，由于存在两次曝光和两次刻蚀，晶圆需要在曝光机台和刻蚀机台之间来回转移，使得工艺复杂，成本高。且由于在TM图形刻蚀过程中，通孔的填充不易控制，且在之后的沟槽光刻制程时，由于光阻及抗反射层会将孔洞填满，造成在沟槽刻蚀后，通孔内可能会有有机残余物，导致出现如图1圆圈处标记的微沟槽(micro trench)和如图2圆圈处标记的围栏(fence)等不良。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有双大马士革结构的半导体器件的制备方法，用于解决现有技术中采用Via first Trench last工艺形成具有TV和TM的双大马士革结构时需要进行两次曝光和两次刻蚀，晶圆需要在曝光机台和刻蚀机台之间来回转移，工艺复杂，制备成本高，且在TM图形刻蚀过程中通孔的填充不易控制，刻蚀产物容易残留，导致出现微沟槽和围栏等不良的问题。
为实现上述目的及其他相关目的，本发明提供一种具有双大马士革结构的半导体器件的制备方法，所述制备方法包括步骤：
提供基底，于所述基底上依次形成底部布线层、硬掩膜层、第一介质层、刻蚀阻挡层、第二介质层和光刻胶层，所述第一介质层和第二介质层的材质相同；
对所述光刻胶层进行第一次曝光，以于所述光刻胶层中定义出通孔形貌；
对所述光刻胶层对应所述通孔的区域进行第二次曝光，以于通孔上部定义出沟槽形貌，第二次曝光为散焦曝光；
对所述光刻胶层进行显影，以于曝光区域形成双大马士革结构图形，所述双大马士革结构图形贯穿所述光刻胶层，包括位于下部的通孔及位于上部的沟槽，所述沟槽和通孔相互连通，且沟槽的开口尺寸大于通孔的开口尺寸；
先后采用对第一介质层和刻蚀阻挡层具有第一刻蚀选择比和第二刻蚀选择比的刻蚀剂对得到的结构进行刻蚀，以将所述光刻胶层中的双大马士革结构图形顺次转移至所述第二介质层、刻蚀阻挡层、第一介质层和硬掩膜层中直至显露出所述底部布线层，第一刻蚀选择比小于第二刻蚀选择比；
去除残余的光刻胶层；
于转移至所述第一介质层、刻蚀阻挡层、第二介质层和硬掩膜层中的双大马士革结构图形中进行金属填充以得到双大马士革结构，所述双大马士结构与所述底部布线层电连接。
可选地，所述第一介质层和第二介质层为氧化硅层，所述刻蚀阻挡层为氮化硅层。
可选地，第一刻蚀选择比为1:1，第二刻蚀选择比为20:1。
可选地，先后使用的刻蚀剂均为刻蚀气体，具有第一刻蚀选择比的刻蚀剂包括CF4气体，具有第二刻蚀选择比的刻蚀剂包括C4F8气体。
可选地，第一次曝光采用正常聚焦曝光形成通孔，第二次曝光时，先通过聚焦曝光找到最佳焦点，然后设置为曝光焦点在最佳焦点之上的位置，以使第二次形成的图案呈现为上宽下窄的椭圆形切面沟槽，曝光后经一次显影在光刻胶层中形成具有双大马士革结构图形。
可选地，所述硬掩膜层的材质包括掺杂碳化硅薄膜层。
可选地，所述光刻胶层的厚度为1200nm±100nm。
可选地，所述光刻胶层和所述第二介质层之间还形成有抗反射涂层，刻蚀过程中，所述抗反射涂层被同步刻蚀。
可选地，填充的金属包括铜。
更可选地，采用电镀工艺进行金属填充。
如上所述，本发明的具有双大马士革结构的半导体器件的制备方法，具有以下有益效果：本发明提供的具有双大马士革结构的半导体器件的制备方法，先连续进行两次曝光以在光刻胶层中定义出双大马士革结构的图形，之后经连续的刻蚀工艺将图形转移至介质层中，完成金属填充后制备得到双大马士革结构。相较于现有技术的曝光-刻蚀-曝光-刻蚀的Via first Trench last工艺，可以减少基板(例如晶圆)在不同设备中的转移次数，可以有效简化制备工艺和降低制备成本，且连续的刻蚀使通孔和沟槽充分打开，便于后续的金属填充，可以有效避免刻蚀产物残留，避免出现微沟槽和围栏等不良，有助于提高工艺良率。
附图说明
图1显示为现有技术中制备双大马士革结构时出现微通孔缺陷的示意图。
图2显示为现有技术中制备双大马士革结构时出现围栏缺陷的示意图。
图3显示为本发明提供的具有双大马士结构的半导体器件的制备方法的流程图。
图4显示为依图3的步骤S11制备得到的截面结构示意图
图5显示为依图3的步骤S12进行第一次曝光的示意图。
图6显示为依图3的步骤S13进行第二次曝光的示意图。
图7显示为依图3的步骤S14进行显影后得到的截面结构示意图。
图8显示为依图3的步骤S15进行刻蚀后得到的截面结构示意图。
图9显示为依图3的步骤S16去除残余的光刻胶层后得到的截面结构示意图。
图10显示为依图3的步骤S17进行金属填充后得到的截面结构示意图。
元件标号说明
11 底部布线层
12 硬掩膜层
13 第一介质层
14 刻蚀阻挡层
15 第二介质层
16 光刻胶层
17 抗反射涂层
18 双大马士结革结构图形
181 通孔
182 沟槽
19 双大马士革结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
如图3所示，本发明提供一种具有双大马士革结构的半导体器件的制备方法，所述制备方法包括步骤：
S11：提供基底，于所述基底上依次形成底部布线层11、硬掩膜层12、第一介质层13、刻蚀阻挡层14、第二介质层15和光刻胶层16，所述第一介质层13和第二介质层15的材质相同(因而第一介质层和刻蚀阻挡层的刻蚀选择比等同于第二介质层和刻蚀阻挡层的刻蚀选择比)；具体地，所述基底包括但不限于硅晶圆，所述基底中还可以形成有诸如电容等其他器件结构，可以采用化学气相沉积工艺于所述底部布线层11上依次形成所述硬掩膜层12、第一介质层13、刻蚀阻挡层14和第二介质层15，采用包括但不限于旋涂法形成所述光刻胶层16，得到的结构如图4所示；所述第一介质层13和第二介质层15的厚度可以相同或不同，本实施例中，第二介质层15的厚度大于第一介质层13的厚度，例如第一介质层13为2000nm-6000nm，第二介质层15为5000nm-8000nm；
S12：对所述光刻胶层16进行第一次曝光，以于所述光刻胶层16中定义出通孔181形貌；具体地，本次曝光采用聚焦(focus)曝光，使得曝光能量足以深入到光刻胶层16的底部，可以更准确地定义出所述通孔181的形貌；该步骤的示意图参考图5所示；
S13：对所述光刻胶层16对应所述通孔181的区域进行第二次曝光，以于通孔181上部定义出沟槽182形貌，第二次曝光为散焦(defocus，又称失焦)曝光，且更具体地，第一次曝光采用正常聚焦曝光形成通孔，第二次曝光时，先通过聚焦曝光找到最佳焦点，然后设置为曝光焦点在最佳焦点之上的位置，该位置相较于最佳焦点的偏移值较佳地为光阻厚度的1/3-2/3左右，通过这样的设置，以使第二次形成的图案呈现为上宽下窄的椭圆形切面沟槽，曝光后经一次显影在光刻胶层中形成具有双大马士革结构图形；散焦曝光可以使得严重偏离焦点的位置的曝光能量不足(不足以产生图像)，使得曝光深度有限而仅在光刻胶层16的上部区域(该区域对应需形成沟槽182的区域)成像；该步骤的示意图如6所示；
S14：对所述光刻胶层16进行显影(第一次曝光后未进行显影，在第二次曝光后进行一次显影)，以于曝光区域形成双大马士革结构图形18，所述双大马士革结构图形18贯穿所述光刻胶层16，包括位于下部的通孔181及位于上部的沟槽182，所述沟槽182和通孔181相互连通，且沟槽182的开口尺寸大于通孔181的开口尺寸(或者说沟槽182的上部开口尺寸大于下部开口尺寸)，这样的结构便于后续的金属填充；该步骤后得到的结构如图7所示；
S15：先后采用对第一介质层13和刻蚀阻挡层14具有第一刻蚀选择比和第二刻蚀选择比的刻蚀剂对得到的结构进行刻蚀，以将所述光刻胶层16中的双大马士革结构图形18顺次转移至所述第二介质层15、刻蚀阻挡层14、第一介质层13和硬掩膜层12中直至显露出所述底部布线层11，第一刻蚀选择比小于第二刻蚀选择比；具体地，先采用具有低刻蚀选择比的刻蚀参数(recipe)实现光刻胶层16中双大马士革结构图形的转移，同时第一介质层13和第二介质层15的刻蚀阻挡层14的一部分被打开作为下步通孔181蚀刻的硬掩膜，之后选用高刻蚀选择比的刻蚀参数继续进行刻蚀，刻蚀阻挡层14已被打开的地方会继续向下刻蚀形成通孔181，其余部分会停留在刻蚀阻挡层14上形成一个带有近似垂直形貌的沟槽而得到双大马士革结构图形18的雏形，该步骤后得到的结构如图8所示；
S16：去除残余的光刻胶层16；具体地，可先采用asher工艺(灰化)去除残余的光刻胶层16，之后再采用诸如剥离液等清洗液进行清洗，该过程中，双大马士革结构图形18将被进一步修正，得到的结构参考图9所示；可以看到，双大马士革结构图形18中，通孔181贯穿第一介质层13和硬掩膜层12而显露出底部布线层11，沟槽182与通孔181相连通，且向上穿过刻蚀阻挡层14和第二介质层15；
S17：于转移至所述第一介质层13、刻蚀阻挡层14、第二介质层15和硬掩膜层12中的双大马士革结构图形18中进行金属填充以得到双大马士革结构19，填充金属较佳地为铜，铜具有导电率低等优点，所述双大马士结构与所述底部布线层11电连接，即填充于通孔181和沟槽182中的金属构成双大马士革结构19，得到的结构如图10所示。
本发明提供的具有双大马士革结构的半导体器件的制备方法，先连续进行两次曝光以在光刻胶层中定义出双大马士革结构的图形，之后经连续的刻蚀工艺将图形转移至介质层中，完成金属填充后制备得到双大马士革结构。相较于现有技术的曝光-刻蚀-曝光-刻蚀的Via first Trench last工艺，可以减少基板(例如晶圆)在不同设备中的转移次数，可以有效简化制备工艺和降低制备成本，且连续的刻蚀使通孔和沟槽充分打开，便于后续的金属填充，可以有效避免刻蚀产物残留，避免出现微沟槽和围栏等不良，有助于提高工艺良率。
在较佳的示例中，所述第一介质层13和第二介质层15为氧化硅层，所述刻蚀阻挡层14为氮化硅层，这两种材质的制备和刻蚀工艺均比较成熟，可以根据需要灵活制定刻蚀参数。
第一刻蚀比和第二刻蚀比可以根据第一介质层13和第二介质层15的材质、厚度以及需要形成的图形而定，在较佳的示例中，第一刻蚀选择比为1:1或接近1:1，第二刻蚀选择比接近20:1，可采用合适的刻蚀剂以达到这个刻蚀选择比。较佳地，前后两次刻蚀中使用的刻蚀剂最好同为刻蚀液体或者同为刻蚀气体，因而前后两次刻蚀可在同一刻蚀设备中连续进行，可以简化刻蚀工艺。本实施例中，在第一介质层13和第二介质层15采用氧化硅，刻蚀阻挡层14采用氮化硅的情况下，具有第一刻蚀选择比的刻蚀剂可以是CF4气体为主，添加氧气氩气等其他气体的混合刻蚀气体，具有第二刻蚀选择比的刻蚀剂以C4F8气体为主，添加氧气氩气等其他气体的混合刻蚀气体。
第二次曝光过程中，可以通过调节曝光能量、曝光角度等参数以使曝光能量难以穿透到光刻胶层16的底部。较佳地，第二次曝光时，曝光角度为45°-60°。
在较佳的示例中，所述硬掩膜层12的材质包括掺杂碳化硅薄膜层(nitride dopedsilicon carbide，简称NDC)，NDC层在起到良好的刻蚀阻挡作用的同时，可以和第一介质层13和第二介质层15形成良好的界面接触，有助于减小层间应力。
本实施例中，光刻胶层16的厚度对最终能否形成双大马士革结构19具有非常重要的影响。发明人经大量实验发现，所述光刻胶层16的厚度较佳地为1200nm±100nm。
在一示例中，所述光刻胶层16和所述第二介质层15之间还形成有抗反射涂层17，刻蚀过程中，所述抗反射涂层17被同步刻蚀，且后续在去除残余的光刻胶层16的过程中，残余的抗反射涂层17被同步去除。抗反射涂层17的主要成分是能交联的树脂、热致酸发生剂、表面活性剂以及溶剂，设置所述抗反射涂层17能减少反射和诸如驻波等问题，有助于提高曝光精度。所述抗反射涂层17的厚度可以根据需要，较佳地为200nm-1000nm。
在较佳的示例中，采用电镀工艺进行金属填充，例如进行铜电镀，且初始时可以先采用化学气相沉积工艺于通孔181底部形成铜种子层，之后再采用电镀工艺形成铜主体层，这有助于提高填充质量，降低器件电阻。
综上所述，本发明提供一种具有双大马士革结构的半导体器件的制备方法，包括步骤：提供基底，于所述基底上依次形成底部布线层、硬掩膜层、第一介质层、刻蚀阻挡层、第二介质层和光刻胶层，所述第一介质层和第二介质层的材质相同；对所述光刻胶层进行第一次曝光，以于所述光刻胶层中定义出通孔形貌；对所述光刻胶层对应所述通孔的区域进行第二次曝光，以于通孔上部定义出沟槽形貌，第二次曝光为散焦曝光；对所述光刻胶层进行显影，以于曝光区域形成双大马士革结构图形，所述双大马士革结构图形贯穿所述光刻胶层，包括位于下部的通孔及位于上部的沟槽，所述沟槽和通孔相互连通，且沟槽的开口尺寸大于通孔的开口尺寸；先后采用对第一介质层和刻蚀阻挡层具有第一刻蚀选择比和第二刻蚀选择比的刻蚀剂对得到的结构进行刻蚀，以将所述光刻胶层中的双大马士革结构图形顺次转移至所述第二介质层、刻蚀阻挡层、第一介质层和硬掩膜层中直至显露出所述底部布线层，第一刻蚀选择比小于第二刻蚀选择比；去除残余的光刻胶层；于转移至所述第一介质层、刻蚀阻挡层、第二介质层和硬掩膜层中的双大马士革结构图形中进行金属填充以得到双大马士革结构，所述双大马士结构与所述底部布线层电连接。本发明提供的具有双大马士革结构的半导体器件的制备方法，先连续进行两次曝光以在光刻胶层中定义出双大马士革结构的图形，之后经连续的刻蚀工艺将图形转移至介质层中，完成金属填充后制备得到双大马士革结构。相较于现有技术的曝光-刻蚀-曝光-刻蚀的Via first Trench last工艺，可以减少基板(例如晶圆)在不同设备中的转移次数，可以有效简化制备工艺和降低制备成本，且连续的刻蚀使通孔和沟槽充分打开，便于后续的金属填充，可以有效避免刻蚀产物残留，避免出现微沟槽和围栏等不良，有助于提高工艺良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有双大马士革结构的半导体器件的制备方法，其特征在于，所述制备方法包括步骤：
提供基底，于所述基底上依次形成底部布线层、硬掩膜层、第一介质层、刻蚀阻挡层、第二介质层和光刻胶层，所述第一介质层和第二介质层的材质相同；
对所述光刻胶层进行第一次曝光，以于所述光刻胶层中定义出通孔形貌；
对所述光刻胶层对应所述通孔的区域进行第二次曝光，以于通孔上部定义出沟槽形貌，第二次曝光为散焦曝光；
对所述光刻胶层进行显影，以于曝光区域形成双大马士革结构图形，所述双大马士革结构图形贯穿所述光刻胶层，包括位于下部的通孔及位于上部的沟槽，所述沟槽和通孔相互连通，且沟槽的开口尺寸大于通孔的开口尺寸；
先后采用对第一介质层和刻蚀阻挡层具有第一刻蚀选择比和第二刻蚀选择比的刻蚀剂对得到的结构进行刻蚀，以将所述光刻胶层中的双大马士革结构图形顺次转移至所述第二介质层、刻蚀阻挡层、第一介质层和硬掩膜层中直至显露出所述底部布线层，第一刻蚀选择比小于第二刻蚀选择比；
去除残余的光刻胶层；
于转移至所述第一介质层、刻蚀阻挡层、第二介质层和硬掩膜层中的双大马士革结构图形中进行金属填充以得到双大马士革结构，所述双大马士结构与所述底部布线层电连接。
2.根据权利要求1所述的制备方法，其特征在于，所述第一介质层和第二介质层为氧化硅层，所述刻蚀阻挡层为氮化硅层。
3.根据权利要求2所述的制备方法，其特征在于，第一刻蚀选择比为1:1，第二刻蚀选择比为20:1。
4.根据权利要求1所述的制备方法，其特征在于，先后使用的刻蚀剂均为刻蚀气体，具有第一刻蚀选择比的刻蚀剂包括CF4气体，具有第二刻蚀选择比的刻蚀剂包括C4F8气体。
5.根据权利要求1所述的制备方法，其特征在于，第一次曝光采用正常聚焦曝光形成通孔，第二次曝光时，先通过聚焦曝光找到最佳焦点，然后设置为曝光焦点在最佳焦点之上的位置，以使第二次曝光形成的图案呈现为上宽下窄的椭圆形切面沟槽，曝光后经一次显影在光刻胶层中形成具有双大马士革结构图形。
6.根据权利要求1所述的制备方法，其特征在于，所述硬掩膜层的材质包括掺杂碳化硅薄膜层。
7.根据权利要求1所述的制备方法，其特征在于，所述光刻胶层的厚度为1200nm±100nm。
8.根据权利要求1所述的制备方法，其特征在于，所述光刻胶层和所述第二介质层之间还形成有抗反射涂层，刻蚀过程中，所述抗反射涂层被同步刻蚀。
9.根据权利要求1所述的制备方法，其特征在于，填充的金属包括铜。
10.根据权利要求9所述的制备方法，其特征在于，采用电镀工艺进行金属填充。
CN202111478516.3A 2021-12-06 2021-12-06 具有双大马士革结构的半导体器件的制备方法 Pending CN116314007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111478516.3A CN116314007A (zh) 2021-12-06 2021-12-06 具有双大马士革结构的半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111478516.3A CN116314007A (zh) 2021-12-06 2021-12-06 具有双大马士革结构的半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN116314007A true CN116314007A (zh) 2023-06-23

Family

ID=86811766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111478516.3A Pending CN116314007A (zh) 2021-12-06 2021-12-06 具有双大马士革结构的半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN116314007A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759383A (zh) * 2023-08-17 2023-09-15 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759383A (zh) * 2023-08-17 2023-09-15 合肥晶合集成电路股份有限公司 半导体结构及其制备方法
CN116759383B (zh) * 2023-08-17 2023-11-03 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US9318330B2 (en) Patterning process method for semiconductor devices
US6426298B1 (en) Method of patterning a dual damascene
CN114093812A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
TW201041035A (en) Integrated circuit structure
US11018052B2 (en) Interconnect structure and method of forming the same
US6972258B2 (en) Method for selectively controlling damascene CD bias
US20120266810A1 (en) Planarization system for high wafer topography
US8633108B1 (en) Dual damascene process
CN116314007A (zh) 具有双大马士革结构的半导体器件的制备方法
KR100643853B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자
TW594860B (en) Method for manufacturing semiconductor device
KR100465057B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US8409456B2 (en) Planarization method for high wafer topography
US6861376B1 (en) Photoresist scum free process for via first dual damascene process
TWI253712B (en) Method of fabricating patterns with a dual damascene process
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
CN113097064B (zh) 半导体结构及其形成方法
TWI358789B (en) Method for dual damascene process
US7419914B2 (en) Semiconductor device fabrication method
KR100529654B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
US6706611B2 (en) Method for patterning a dual damascene with retrograde implantation
KR100640430B1 (ko) 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법
US20040180295A1 (en) Method for fabricating a dual damascene structure using a single photoresist layer
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
TW508741B (en) Method for manufacturing dual damascene structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination