CN116313856A - 一种引线键合方法 - Google Patents

一种引线键合方法 Download PDF

Info

Publication number
CN116313856A
CN116313856A CN202310296416.1A CN202310296416A CN116313856A CN 116313856 A CN116313856 A CN 116313856A CN 202310296416 A CN202310296416 A CN 202310296416A CN 116313856 A CN116313856 A CN 116313856A
Authority
CN
China
Prior art keywords
bonding
wire bonding
wire
area
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310296416.1A
Other languages
English (en)
Inventor
鲁大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongshun Microelectronics Co ltd
Original Assignee
Chongqing Zhongshun Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongshun Microelectronics Co ltd filed Critical Chongqing Zhongshun Microelectronics Co ltd
Priority to CN202310296416.1A priority Critical patent/CN116313856A/zh
Publication of CN116313856A publication Critical patent/CN116313856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8501Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体封装技术领域,公开了一种引线键合方法,包括在引线键合之前,采用OSP工艺在包括键合点在内的覆盖区域形成覆盖膜;在引线键合时,穿透覆盖膜将引线与键合点连接。本申请通过OSP工艺形成保护膜而省去需要额外在覆盖区域镀金、镀银或镀镍的流程工艺,形成的覆盖膜同样可以防氧化的效果。同时在引线键合时直接穿透覆盖膜而不用再需要充入保护气体,达到同样防腐蚀的效果,进一步减少了工艺流程,操作更简单方便,操作性更强,简化引线键合工艺,降低工艺难度,极大降低了生产成本。

Description

一种引线键合方法
技术领域
本发明涉及半导体封装技术领域,具体涉及一种引线键合方法。
背景技术
芯片封装是安装半导体集成电路芯片用的外壳,起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁,具体通过将芯片上的接点用导线连接到芯片载体上,通过将芯片载体与封装外壳的引脚连接,这些引脚又通过印制板上的导线与其他器件建立连接,从而实现芯片与外部电路连通。而将芯片上的接点用导线连接至芯片载体上的方式即为引线键合。
在现有技术中,通常会采用引线框架作为芯片载体,而引线框架是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件。而现在制作引线框架时一般都会采用铜作为引线框架的键合材料。而由于铜表面很容易被氧化,在键合时形成的氧化膜会影响键合点的连接过程,因此在引线键合前需要在引线框架的表面进行镀金、镀银或镀镍处理,以防止氧化;并且在键合时还需要充入保护气体进行加工,以防止键合点被腐蚀。从而导致整个引线键合工艺复杂、成本高。
因此,针对在芯片封装过程中引线键合工艺复杂,生产成本高的问题,现在需要提供一种引线键合方法。
发明内容
本发明意在提供一种引线键合方法,解决在芯片封装过程中引线键合工艺复杂的问题。
为达到上述目的,本发明采用如下技术方案:
本发明用于提供一种减少芯片封装过程中引线键合工艺流程,降低芯片封装成本的引线键合方法,具体为一种引线键合方法,具体包括在引线键合之前,采用OSP工艺在包括键合点在内的覆盖区域形成覆盖膜;在引线键合时,穿透覆盖膜将引线与键合点连接。
本方案的原理及优点是:在引线键合前,先通过OSP工艺在覆盖区域形成覆盖膜,然后在引线键合时直接将引线穿透覆盖膜与键合点连接,只需两步即可完成引线键合过程。而省去需要额外在覆盖区域镀金或镀镍的流程工艺,形成的覆盖膜同样可以对覆盖区域达到防氧化效果,并且工艺更简单,也省去了镀金或镀镍的材料成本,极大降低生产成本。同时在引线键合时直接穿透覆盖膜进行键合,而形成的覆盖膜也能够起到防腐蚀效果,进而不用再需要充入保护气体,减少了工艺流程,操作更简单方便,操作性更强,同样省去了使用保护气体的生产成本,极大简化引线键合工艺,降低工艺难度。
优选的,作为一种改进,所述覆盖区域包括多个,每个覆盖区域的大小随着键合点数量的不同而不同,所述覆盖区域的面积大于等于键合点面积。根据键合点数量灵活设置覆盖区域的大小,以此简化覆膜操作流程,使覆膜过程更便捷高效。
优选的,作为一种改进,所述覆盖区域为以键合点为中心,距离键合点0.1-0.3mm范围内的规则区域。以保证键合点被完全覆盖,确保覆盖区域覆膜的有效性,减少键合失误率。
优选的,作为一种改进,采用该引线键合方法的芯片封装单元包括用于承载芯片的引线框架,所述引线框架包括框体,在所述框体内设有至少1个覆盖区域,所述覆盖区域分布在引线框架的键合点处。根据键合点的数量和密度大小,覆盖区域可以为整个引线框架区域,也可以根据键合点位置划分为多个区域,进而提高覆膜效率。
优选的,作为一种改进,在引线键合时,采用超声波摩擦将位于键合点上的覆盖膜清除,再将引线与键合点连接。通过超声波摩擦直接将键合点处的覆盖膜破坏掉,便于引线快速与键合点连接,进而避免键合点产生氧化反应;同时能够确保只将键合点处的覆盖膜打破,避免在键合过程中被腐蚀,直接节省镀金或镀镍的流程,同时也省去还需要充入保护气体的工艺流程,极大简化引线键合工艺。
优选的,作为一种改进,在引线键合之前,在制作引线框架时同步采用OSP工艺以35℃-40℃的温度在覆盖区域内覆上一层有机皮膜。在制作引线框架时同步进行OSP覆膜工艺,确保有机皮膜能够有效附着且不被高温破坏掉,同时简化工艺流程。
优选的,作为一种改进,所述覆盖区域包括单个键合点所在的区域和多个键合点合并的区域。根据键合点之间的距离密集程度划分覆盖区域,简化覆膜流程,更便于灵活操作,同时确保每个键合点的有效覆膜。
优选的,作为一种改进,在覆膜时按照覆盖区域排列顺序依次从左至右覆上有机皮膜。根据覆膜区域依次进行覆膜,保证覆膜覆盖完整,防止遗漏,提高覆膜效率。
优选的,作为一种改进,所述引线为金属键合线。在引线键合时,将引线一端从芯片接点一端打入,将引线另一端穿透覆盖膜与键合点连接。保证引线键合连接稳定性,并且在引线键合的同时穿透覆盖膜,进而减少加工流程,快速完成引线键合过程。
本方案在对芯片的引线键合封装中采用OSP工艺在引线框架的覆盖区域形成覆盖膜,以此代替还需要额外进行镀金、镀银或镀镍的防氧化工艺,同时可直接穿透覆盖膜,而不再需要充入保护气体进行芯片引线键合。而OSP工艺作为在SMT封装中常用的助焊剂工艺,主要用于帮助快速锡焊成型,在点焊的过程中能够被助焊剂迅速清除,使铜表面得以在极短时间内与熔融焊锡结合成为牢固的焊点,在OSP工艺的应用中显然离不开焊锡和助焊剂。而本方案就巧妙的将OSP工艺与助焊剂脱离,并将OSP工艺应用在对芯片的引线键合过程中,同时通过对引线框架覆盖区域的合理划分,使覆盖膜能精准覆盖在键合点上,在降低覆盖膜形成条件难度的同时又保证对键合点区域的有效防氧化效果,进而在键合时能够直接通过超声波将覆盖膜穿透,从而达到节省额外镀金或镀镍的工艺流程,同时在键合时不再需要充入保护气体的双重效果,极大简化引线键合工艺流程,降低生产成本。
附图说明
图1为本发明实施例一的流程示意图;
图2为本发明实施例一的引线键合工艺结构示意图;
图3为本发明实施例一的覆盖区域结构示意图。
具体实施方式
下面通过具体实施方式进一步详细说明:
说明书附图中的附图标记包括:芯片1、引线框架2、引线3、覆盖膜4、覆盖区域5、框体6、键合点7。
名词解释:OSP,Organic Solderability Preservatives,即有机保焊膜,又称护铜剂,其本质是在铜和空气间充当阻隔层。其工艺为:在裸铜表面上,以化学的方法长出一层有机皮膜。
键合点,引线与引线框架的连接点位。
实施例一
基本如附图1和图2所示:一种引线键合方法,用于简化引线键合工艺流程,省去需要额外镀金、镀银或镀镍的工艺,同时在键合时还不需要额外充入保护气体,降低生产成本。具体包括在芯片封装时,以芯片为单位划分的芯片封装单元,所述芯片封装单元包括用于承载芯片的引线框架2或IC载板,通过引线键合的方式将芯片1封装在所述引线框架2或IC载板上,本实施例中,将以引线框架2作为承载芯片进行说明。在引线键合前,在制作引线框架2时同步采用OSP工艺以35℃-40℃的温度在包括键合点7在内的覆盖区域上形成覆盖膜4,本实施例中OSP工艺温度为37℃,保证覆膜稳定性同时防止温度过高破坏覆盖膜4;然后在引线键合时,将引线3穿透覆盖膜4与键合点7连接。
具体的,如图3所示,所述引线框架2包括框体6,在框体6内设有至少1个覆盖区域5,每个所述覆盖区域5的大小随着键合点7的距离密集程度进行划分,所述覆盖区域5的面积大于等于键合点面积,本实施例中,所述覆盖区域5为多种不同面积大小的规则区域,包括但不限于圆形、方形、三角形等,由具体键合点以及覆盖区域5大小综合决定。其中所述覆盖区域5的最小面积为0.1mm,以保证覆盖膜4对键合点7覆盖的有效性,达到对键合点7防氧化效果。
具体的,所述覆盖区域5包括单个键合点所在的区域和多个键合点合并的区域。本实施例中,当相邻键合点7之间距离大于2mm时,说明键合点7之间的差距较远,此时覆膜区域5为单个键合点所在的区域;并以该键合点为中心,距离键合点周围0.1mm范围内的圆形或三角区域。当相邻键合点7之间距离小于2mm时,说明该区域内的键合点7分布较密集,此时所述覆膜区域5为该区域内所有键合点7合并的区域;同时以该区域内的键合点7为中心,距离键合点7周围0.2mm范围内的圆形或方形区域,其中,当整片引线框架2上的键合点均较密集时,也可以选择将整个引线框架2作为一个整的覆盖区域5,此时引线框架2上的覆盖区域5即为1个。从而灵活划分覆盖区域面积,保证覆膜的有效性和精准度,同时提高覆膜效率。
具体的,在覆膜时,根据划分的覆膜区域5排列位置依次从左至右覆上一层有机皮膜,保证覆膜的有效性和稳定性,避免遗漏,同时保证覆盖膜4的均匀性。
具体的,在引线键合时,所述引线3为金属键合线,本实施例中,金属键合线包括但不限于铜丝、铜合金丝、金丝或铝丝等金属的键合线,在键合时,将所述引线3从芯片1接点一端打入,使所述引线3一端与芯片1粘合;同时将引线3另一端引至引线框架2端,并通过超声波与键合点7上的覆盖膜4进行摩擦,使键合点7上的覆盖膜4被破坏清除掉,同时将所述引线3另一端快速与键合点7连接,以完成芯片1与引线框架2的引线键合过程。
本实施例中,通过在引线框架2上采用OSP工艺形成有机皮膜,达到防止引线框架2的键合点被氧化的效果,从而省去需要对引线框架2额外进行镀金或镀镍的工艺流程;同时在引线键合时可直接通过超声波摩擦将键合点7处的有机皮膜清除掉,并将引线3与键合点7快速连接,进而省去在键合时还需要额外充入保护气体的工艺流程,同时也能够通过有机皮膜达到防止在键合时腐蚀引线框架2的效果,从而有效简化引线键合工艺,节省引线键合生产成本,极大简化引线键合工艺流程,使引线键合操作更便捷。
同时,本实施例中,采用OSP工艺对引线框架进行覆膜,将OSP工艺直接应用在引线键合工艺流程中,并且能够使OSP工艺形成的有机皮膜很好的附着在引线框架上,而不需要再通过额外的工艺进行加工,既能很好的达到防氧化的效果,又简化整体加工流程,并取得了很好的键合效果,极大降低了键合工艺复杂度,节省了引线键合生产成本。
实施例二
与实施例一不同的是,本实施例中,在引线键合前,在制作引线框架2时同步采用OSP工艺以20℃的工艺温度在包括键合点7在内的覆盖区域上形成覆盖膜4。通过降低OSP工艺温度,可缩短有机皮膜的冷却时间,从而保证有机皮膜的成型稳定性,提高作业效率的同时保证有机皮膜覆盖厚度,从而确保有机皮膜覆盖区域的有效性,提高引线键合工作效率。同时有效降低工艺温度,也减少温度对引线框架2造成的形变影响,进一步提高引线框架2的精准度和稳定性,从而提高引线键合效果。
实施例三
与实施例一不同的是,本实施例中,在覆膜时,当划分的覆膜区域5面积较大时,可根据所述覆膜区域5排列位置从中间依次向周围扩散覆上一层有机皮膜。由于有机皮膜在生成的瞬间为可流动状态,通过从中间开始可减少重叠区域的影响,进而保证覆膜的均匀性,有效提高覆膜效率。
以上所述的仅是本发明的实施例,方案中公知的具体技术方案和/或特性等常识在此未作过多描述。应当指出,对于本领域的技术人员来说,在不脱离本发明技术方案的前提下,还可以作出若干变形和改进,这些也应该视为本发明的保护范围,这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准,说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims (10)

1.一种引线键合方法,其特征在于:
在引线键合之前,采用OSP工艺在包括键合点在内的覆盖区域形成覆盖膜;在引线键合时,穿透覆盖膜将引线与键合点连接。
2.根据权利要求1所述的一种引线键合方法,其特征在于:所述覆盖区域包括多个,每个覆盖区域的大小随着键合点数量的不同而不同,所述覆盖区域的面积大于等于键合点面积。
3.根据权利要求1所述的一种引线键合方法,其特征在于:所述覆盖区域为以键合点为中心,距离键合点0.1-0.3mm范围内的规则区域。
4.根据权利要求1所述的一种引线键合方法,其特征在于:采用该引线键合方法的芯片封装单元包括用于承载芯片的引线框架,所述引线框架包括框体,在所述框体内设有至少1个覆盖区域,所述覆盖区域分布在引线框架的键合点处。
5.根据权利要求1所述的一种引线键合方法,其特征在于:在引线键合时,采用超声波摩擦将位于键合点上的覆盖膜清除,再将引线与键合点连接。
6.根据权利要求4所述的一种引线键合方法,其特征在于:在引线键合之前,在制作引线框架时同步采用OSP工艺以35℃-40℃的温度在覆盖区域内覆上一层有机皮膜。
7.根据权利要求2所述的一种引线键合方法,其特征在于:所述覆盖区域包括单个键合点所在的区域和多个键合点合并的区域。
8.根据权利要求6所述的一种引线键合方法,其特征在于:在覆膜时按照覆盖区域排列顺序依次从左至右覆上有机皮膜。
9.根据权利要求1所述的一种引线键合方法,其特征在于:所述引线为金属键合线。
10.根据权利要求9所述的一种引线键合方法,其特征在于:在引线键合时,将引线一端从芯片接点一端打入,将引线另一端穿透覆盖膜与键合点连接。
CN202310296416.1A 2023-03-23 2023-03-23 一种引线键合方法 Pending CN116313856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310296416.1A CN116313856A (zh) 2023-03-23 2023-03-23 一种引线键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310296416.1A CN116313856A (zh) 2023-03-23 2023-03-23 一种引线键合方法

Publications (1)

Publication Number Publication Date
CN116313856A true CN116313856A (zh) 2023-06-23

Family

ID=86788457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310296416.1A Pending CN116313856A (zh) 2023-03-23 2023-03-23 一种引线键合方法

Country Status (1)

Country Link
CN (1) CN116313856A (zh)

Similar Documents

Publication Publication Date Title
US6506625B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
EP1938375B1 (en) Leadframes for improved moisture reliability of semiconductor devices
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JPH0870084A (ja) 半導体パッケージおよびその製造方法
CN102859687A (zh) 半导体器件及其制造方法
CN102456648B (zh) 封装基板的制法
TWI833739B (zh) 半導體封裝及製造其之方法
TWI221663B (en) Semiconductor device
US8624368B2 (en) Quad flat non-leaded semiconductor package
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
JP2007048978A (ja) 半導体装置及びその製造方法
CN102244062B (zh) 半导体封装结构以及半导体封装工艺
CN116313856A (zh) 一种引线键合方法
US10629520B2 (en) Semiconductor device and method for manufacturing the same
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP4045985B2 (ja) 樹脂封止型電子装置
JP3105437B2 (ja) 半導体素子パッケージ及びその製造方法
JPH05211261A (ja) 半導体装置
JPH01187954A (ja) 樹脂封止型半導体装置
KR101677061B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR19990030504A (ko) 집적 회로 패키지용 리드프레임 및 그의 제조 방법
CN114864532A (zh) 半导体器件以及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination