CN116313829A - 封装转接板及其制备方法 - Google Patents

封装转接板及其制备方法 Download PDF

Info

Publication number
CN116313829A
CN116313829A CN202310314051.0A CN202310314051A CN116313829A CN 116313829 A CN116313829 A CN 116313829A CN 202310314051 A CN202310314051 A CN 202310314051A CN 116313829 A CN116313829 A CN 116313829A
Authority
CN
China
Prior art keywords
layer
semiconductor wafer
annular groove
package interposer
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310314051.0A
Other languages
English (en)
Inventor
肖克来提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310314051.0A priority Critical patent/CN116313829A/zh
Publication of CN116313829A publication Critical patent/CN116313829A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种封装转接板及其制备方法，该方法包括：提供掺杂的半导体晶圆；自半导体晶圆的第一表面沿其厚度方向刻蚀形成至少一个环形凹槽，环形凹槽中限定出电连接柱；采用绝缘材料层填充满环形凹槽；于半导体晶圆的第一表面形成第一重新布线层；自半导体晶圆的第二表面减薄半导体晶圆直至露出环形凹槽；于半导体晶圆的第二表面形成第二重新布线层。以绝缘材料填充物包围掺杂的低阻半导体取代金属柱作为转接板的电连接线，避免了钝化层、阻挡层、导电层及金属层的填孔沉积以及后续对表面金属层、阻挡层及钝化层的CMP，在保证形成的电连接线导电性能的前提下，有效降低了转接板制备工艺复杂度，避免了昂贵设备的使用，且产品结构质量稳定。

Description

封装转接板及其制备方法
技术领域
本发明属于半导体封装技术领域，特别是涉及一种封装转接板及其制备方法。
背景技术
随着电子产品向小型化、高性能、高可靠等方向发展，系统集成度也日益提高，在这种情况下，靠进一步缩小集成电路的特征尺寸和互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，传统的摩尔定律已经很难继续发展下去。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。而以TSV为核心的2.5D/3D集成技术已经被广泛认为是未来高密度封装领域的主导技术，是突破摩尔定律的有效途径。
现有的2.5D/3D封装结构一般都包括硅转接板，硅转接板以硅为载体以金属柱为链接正面和背面的连通线，在形成金属柱前还需要在TSV孔壁形成绝缘层、阻挡层和导电层，沉积形成金属柱后，还要对表面的金属层使用化学机械抛光(简称CMP)进行去除阻挡层和电镀金属层，整个工艺复杂且设备昂贵。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装转接板及其制备方法，用于解决现有技术中用于封装的转接板制备工艺复杂且使用的设备昂贵，导致转接板成本高、制备效率低等的问题。
为实现上述目的及其他相关目的，本发明提供一种封装转接板的制备方法，所述制备方法包括：
提供掺杂的半导体晶圆，所述半导体晶圆具有相对的第一表面及第二表面；
自所述半导体晶圆的所述第一表面沿其厚度方向刻蚀形成至少一个环形凹槽，所述环形凹槽中限定出电连接柱；
采用绝缘材料层填充满所述环形凹槽；
于所述半导体晶圆的所述第一表面形成第一重新布线层，所述第一重新布线层与所述电连接柱电连接；
自所述半导体晶圆的所述第二表面减薄所述半导体晶圆直至露出所述环形凹槽；
于所述半导体晶圆的所述第二表面形成第二重新布线层，所述第二重新布线层与所述电连接柱电连接。
可选地，所述半导体晶圆为硅晶圆，掺杂类型为N型掺杂，阻值小于0.2Ω。
可选地，所述环形凹槽为圆环形凹槽。
可选地，所述第一重新布线层及所述第二重新布线层均包括图形化的介电层及图形化的金属布线层。
可选地，形成所述环形凹槽的方法包括：
于所述半导体晶圆的所述第一表面涂覆光刻胶层；
对所述光刻胶层曝光、显影，形成图形化光刻胶层，所述图形化光刻胶层中形成有环形窗口；
基于所述图形化光刻胶层的所述环形窗口刻蚀所述半导体晶圆，形成所述环形凹槽，且所述环形凹槽中限定出所述电连接柱；
去除所述图形化光刻胶层。
可选地，采用真空喷胶的方式将所述绝缘材料层填充满所述环形凹槽。
可选地，减薄所述半导体晶圆前包括于所述第一重新布线层表面键合载片的步骤。
进一步地，形成所述第二重新布线层后，还包括于所述第二重新布线层上形成金属凸块的步骤。
本发明还提供一种封装转接板，该封装转接板可采用上述的制备方法制备得到，所述封装转接板包括：
掺杂的半导体晶圆，所述半导体晶圆具有相对的第一表面及第二表面；
贯穿所述半导体晶圆的环形凹槽，所述环形凹槽中限定出电连接柱；
绝缘材料层，填充满所述环形凹槽；
第一重新布线层，形成于所述半导体晶圆的所述第一表面，且所述第一重新布线层与所述电连接柱电连接；
第二重新布线层，形成于所述半导体晶圆的所述第二表面，且所述第二重新布线层与所述电连接柱电连接。
可选地，所述半导体晶圆为硅晶圆，掺杂类型为N型掺杂，阻值小于0.2Ω。
可选地，所述环形凹槽为圆环形凹槽。
可选地，所述绝缘材料层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
如上所述，本发明的封装转接板及其制备方法，以绝缘材料填充物包围掺杂的低阻半导体取代金属柱作为转接板的电连接线，避免了钝化层、阻挡层、导电层及金属层的填孔沉积以及后续对表面金属层、阻挡层及钝化层的CMP，在保证形成的电连接线的导电性能的前提下，有效降低了转接板制备工艺的复杂度，避免了昂贵设备的使用，且产品结构质量稳定，从而在保证转接板电连接性能的前提下有效降低了转接板的成本，提高效率且质量稳定。
附图说明
图1至图19显示为一示例的封装转接板的制备方法中各步骤结束后的截面结构示意图。
图20显示为本发明的封装转接板的制备方法中提供掺杂的半导体晶圆的截面结构示意图。
图21显示为图20的俯视结构示意图。
图22至图27显示为本发明的封装转接板的制备方法中形成环形凹槽的一示例的截面结构示意图。
图28显示为本发明的封装转接板的制备方法中采用绝缘材料层填充满环形凹槽的截面结构示意图。
图29显示为本发明的封装转接板的制备方法中形成第一重新布线层的截面结构示意图。
图30显示为本发明的封装转接板的制备方法中减薄半导体晶圆直至露出环形凹槽的截面结构示意图。
图31显示为本发明的封装转接板的制备方法中形成第二重新布线层及金属凸块的截面结构示意图。
元件标号说明
100 半导体晶圆
101 第一表面
102 第二表面
103 光刻胶层
104 图形化光刻胶层
105 环形窗口
106 掩膜版
107 环形凹槽
108 电连接柱
109 对位孔
110 绝缘材料层
111 第一重新布线层
112 第二重新布线层
113 图像化的介电层
114 图形化的金属布线层
115 载片
116 金属凸块
201 硅晶圆
202 光刻胶层
203 图形化光刻胶层
204 掩膜版
205 硅盲孔
206 钝化层
207 阻挡层
208 导电层
209 金属层
210 正面RDL布线层
211 载片
212 保护薄膜
213 背面RDL布线层
214 金属凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图31。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1至图19所示，为一示例的封装转接板的制备方法中各步骤结束后的截面结构示意图。该制备方法具体如下：
如图1及图2所示，首先，一般选择使用硅晶圆201，其阻值一般为大于2mΩ的高阻硅晶圆；
如图3所示，然后进行涂胶步骤，使用喷涂的方式在硅晶圆201表面进行光刻胶层202的涂布，涂布一定厚度的光刻胶层202，作为后续干法刻蚀时的阻挡层；
如图4所示，接着进行曝光步骤，使用曝光机在涂布有光刻胶层202的硅晶圆201上按要求将需要刻蚀的区域进行曝光或者遮光，根据选择的光刻胶不同，制作相应的掩膜版204，这里为正性光刻胶，需要刻蚀的地方进行曝光；
如图5所示，接着进行显影步骤，使用特定的药液，将需要刻蚀的区域的光刻胶层202通过化学反应将其去除，形成图形化光刻胶层203；
如图6所示，接着进行干法刻蚀步骤，使用真空刻蚀机台，基于图形化光刻胶层203利用特定的气体进行硅的刻蚀，保持开口无明显变化的情况下刻蚀出相应深度的硅盲孔205；
如图7所示，接着进行去胶步骤，一般用湿法工艺，通过药液反应将图形化光刻胶层203进行去除；
如图8所示，接着进行钝化层沉积步骤，于上述结构表面沉积钝化层206，由于硅属于半导体，不能直接与后续沉积的金属接触，故需沉积一层钝化层206，目前常见的方式是通过等离子体增强化学气相沉积法(简称PECVD)，此方法不仅设备昂贵而且需要配备特殊的剧毒性气体，再者，形成的膜层的容易吸水影响其绝缘性能；
如图9所示，接着进行在钝化层206上沉积阻挡层207及导电层208的步骤，使用物理气相沉积(PVD)方法，沉积阻挡层207和导电层208，使用设备昂贵且侧壁特别是底部的沉积厚度及均匀性较差；
如图10所示，接着进行填孔步骤，以硅晶圆为阴极的方式进行电镀，完成硅盲孔205的填充和平面金属的生长，以与导电层208共同形成金属层209；
如图11及图12所示，接着进行退火及CMP工艺步骤，先高温条件下对硅晶圆201进行去应力，然后再去除最表面的金属层209(如图11所示)和阻挡层207(如图12所示)，金属在应力的释放时晶粒各向同步非均匀性长大，由于硅的强度较小不足以克服应力的变化，经常导致硅片隐裂或者碎片，给后续的工艺和设备带来了极大的风险；CMP的过程也较复杂，要确保金属层209的去除均匀和干净，然后才能去除阻挡层207，每层去除所用药液不同，需要使用不同的腔体，导致设备硬件的昂贵，动辄千万以上人民币的价格；
如图13所示，接着进行正面布线工艺步骤，通过Bumping工艺在正面进行RDL布线，形成正面RDL布线层210；
如图14至图18所示，接着进行背面露头工艺步骤，如图14所示，先在硅晶圆201正面键合一个载片211后通过背面减薄工艺将硅减薄到一定厚度，高于硅盲孔205的底表面；如图15所示，然后使用干法刻蚀将硅晶圆201减薄到硅盲孔205漏出的状态；如图16所示，为了防止后续CMP露头时导致的金属扩散影响硅的阻抗需要进行保护薄膜212的沉积；如图17所示，接着用CMP的方式将硅盲孔205底部的保护薄膜212及钝化层206去除；如图18所示，最后CMP的方式去除阻挡层207；
如图19所示，最后进行背面布线工艺步骤，通过键合，背面露头和一系列的光刻加电镀工艺在背面形成背面RDL布线层213及C4金属凸块214，形成最终的产品并去除正面的载片211。
由上可知该封装转接板的制备工艺非常复杂且需要使用昂贵的设备，另外得到的产品结构质量也不稳定，导致形成的转接板成本高、效率低且质量也不稳定。基于此，本实施例提供一种封装转接板的制备方法，所述制备方法包括如下步骤：
S1：提供掺杂的半导体晶圆，所述半导体晶圆具有相对的第一表面及第二表面；
S2：自所述半导体晶圆的所述第一表面沿其厚度方向刻蚀形成至少一个环形凹槽，所述环形凹槽中限定出电连接柱；
S3：采用绝缘材料层填充满所述环形凹槽；
S4：于所述半导体晶圆的所述第一表面形成第一重新布线层，所述第一重新布线层与所述电连接柱连接；
S5：自所述半导体晶圆的所述第二表面减薄所述半导体晶圆直至露出所述环形凹槽；
S6：于所述半导体晶圆的所述第二表面形成第二重新布线层，所述第二重新布线层与所述电连接柱连接。
本实施例的封装转接板的制备方法，以绝缘材料填充物包围掺杂的低阻半导体取代金属柱作为转接板的电连接线，避免了钝化层、阻挡层、导电层及金属层的填孔沉积以及后续对表面金属层、阻挡层及钝化层的CMP，在保证形成的电连接线的导电性能的前提下，有效降低了转接板制备工艺的复杂度，避免了昂贵设备的使用，且产品结构质量稳定，从而在保证转接板电连接性能的前提下有效降低了转接板的成本，提高效率且质量稳定。
下面结合具体附图对本实施例的封装转接板的制备方法进行详细说明。
如图20及图21所示，首先进行步骤S1，提供掺杂的半导体晶圆100，所述半导体晶圆100具有相对的第一表面101及第二表面102。
这里需要说明的是，所述第一表面101及第二表面102仅是代表半导体晶圆100具有相对的两面，只是基于如果定义其中一面为第一表面，则相对的另一面为第二表面，第一、第二没有特定的意义。
作为示例，所述半导体晶圆100可以选择任意适于制备转接板的基底半导体材料，例如硅晶圆、锗晶圆等等，本实施例中优选所述半导体晶圆100为硅晶圆。其掺杂类型可以是N型掺杂也可以是P型掺杂，本实施例中优选N型掺杂，掺杂后半导体晶圆100的阻值小于0.2Ω。
如图26及图27所示，然后进行步骤S2，自所述半导体晶圆100的所述第一表面101沿其厚度方向刻蚀形成至少一个环形凹槽107，所述环形凹槽107中限定出电连接柱108。其中，图26为形成的环形凹槽107的俯视图，图27为形成的环形凹槽107的截面结构示意图。
这里需要说明的是，在转接板制备工艺过程中，还会在晶圆中制备对位孔109，以便于后续工艺过程的对准，这是制备过程中的常规流程，属于本领域公知。
作为示例，所述环形凹槽107的深度及宽度根据具体的情况进行选择，在此不做过分限制。
不限制所述环形凹槽107的形状，所述环形凹槽107的横截面形状可以为规则的形状，例如圆环形、矩形环形等等，也可以为不规则的形状。如图26所示，本实施例中优选所述环形凹槽107的横截面形状为圆环形，以便于工艺制备。
如图22至图27所示，作为一具体示例，形成所述环形凹槽107的方法包括：
如图22所示，首先，于所述半导体晶圆100的所述第一表面101涂覆光刻胶层103。使用喷涂的方式在半导体晶圆100表面进行光刻胶层103的涂布，涂布一定厚度的光刻胶层103，作为后续干法刻蚀半导体晶圆100时的阻挡层。
如图23及图24所示，对所述光刻胶层曝光、显影，形成图形化光刻胶层104，所述图形化光刻胶层104中形成有环形窗口105。如图23所示，使用曝光机在涂布有光刻胶层103的半导体晶圆100上按要求将需要刻蚀的区域进行曝光或者遮光，根据选择的光刻胶不同，制作相应的掩膜版106，这里为正性光刻胶，需要刻蚀的地方进行曝光；如图24所示，再使用药液，将需要刻蚀的区域的光刻胶层103通过化学反应将其去除，形成图形化光刻胶层104。
如图25所示，基于所述图形化光刻胶层104的所述环形窗口105刻蚀所述半导体晶圆100，形成所述环形凹槽107，且所述环形凹槽107中限定出所述电连接柱108。
如图26及图27所示，去除所述图形化光刻胶层104，从而得到在所述半导体晶圆100中形成的环形凹槽107。
如图28所示，接着进行步骤S3，采用绝缘材料层110填充满所述环形凹槽107。
作为示例，采用真空喷胶的方式将所述绝缘材料层110填充满所述环形凹槽107，该方式可以将孔填充满且无空洞，随后对其进行低温烘烤并固化。所述绝缘材料层110的材料可以选择绝缘性能较佳的材料，例如聚酰亚胺、硅胶或环氧树脂。
如图29所示，接着进行步骤S4，于所述半导体晶圆100的所述第一表面101形成第一重新布线层111，所述第一重新布线层111与所述电连接柱108电连接。
作为示例，所述第一重新布线层111包括图形化的介电层113及图形化的金属布线层114。形成所述第一重新布线层111的方法包括：于于所述半导体晶圆100的所述第一表面101形成介电层，并采用常规光刻工艺及刻蚀工艺刻蚀所述介电层，形成所述图形化的介电层113；于所述图形化的介电层113及裸露的所述半导体晶圆100的所述第一表面101形成金属布线层，并对其图形化，形成所述图形化的金属布线层114。这里需要说明的是，根据实际需要所述第一重新布线层111可以为多层，其每层第一重新布线层111的制备方法相同，均可采用上述方法。
如图30所示，接着进行步骤S5，自所述半导体晶圆100的所述第二表面102减薄所述半导体晶圆100直至露出所述环形凹槽107。
作为示例，在减薄所述半导体晶圆100之前先于所述第一重新布线层111表面键合一个载片115。键合该载片115后，直接使用减薄工艺即可实现背面露头工艺，不需要复杂且重复多步的CMP工艺。
如图31所示，最后进行步骤S6，于所述半导体晶圆100的所述第二表面102形成第二重新布线层112，所述第二重新布线层112与所述电连接柱108电连接。
作为示例，所述第一重新布线层112包括图形化的介电层113及图形化的金属布线层114。形成所述第一重新布线层112的方法包括：于于所述半导体晶圆100的所述第二表面102形成介电层，并采用常规光刻工艺及刻蚀工艺刻蚀所述介电层，形成所述图形化的介电层113；于所述图形化的介电层113及裸露的所述半导体晶圆100的所述第二表面102形成金属布线层，并对其图形化，形成所述图形化的金属布线层114。这里需要说明的是，根据实际需要所述第二重新布线层112可以为多层，其每层第二重新布线层112的制备方法相同，均可采用上述方法。
如图31所示，作为示例，形成所述第二重新布线层112后，还包括于所述第二重新布线层112上形成金属凸块116的步骤。所述金属凸块116包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块116包括金属柱，以及形成于所述金属柱上的焊球，较佳地，所述金属柱为铜柱或镍柱。在本实施例中，所述金属凸块116为金锡焊球，其制作步骤包括：首先于所述第二重新布线层112表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球；或者采用植球工艺形成金锡焊球。
如图31所示，作为示例，形成最终的转接板后将所述载片115去除。
如图26及图31所示，本实施例还提供一种封装转接板，该封装转接板可以采用上述的制备方法制备。该封装转接板所能达到的有益效果可请参见上述制备方法，以下不再赘述，所述封装转接板包括：
掺杂的半导体晶圆100，所述半导体晶圆100具有相对的第一表面101及第二表面102；
贯穿所述半导体晶圆100的环形凹槽107，所述环形凹槽107中限定出电连接柱108；
绝缘材料层110，填充满所述环形凹槽107；
第一重新布线层111，形成于所述半导体晶圆100的所述第一表面101，且所述第一重新布线层111与所述电连接柱108电连接；
第二重新布线层112，形成于所述半导体晶圆100的所述第二表面102，且所述第二重新布线层112与所述电连接柱108电连接。
作为示例，所述半导体晶圆100可以选择任意适于制备转接板的基底半导体材料，例如硅晶圆、锗晶圆等等，本实施例中优选所述半导体晶圆100为硅晶圆。其掺杂类型可以是N型掺杂也可以是P型掺杂，本实施例中优选N型掺杂，掺杂后半导体晶圆100的阻值小于0.2Ω。
作为示例，不限制所述环形凹槽107的形状，所述环形凹槽107的横截面形状可以为规则的形状，例如圆环形、矩形环形等等，也可以为不规则的形状。如图26所示，本实施例中优选所述环形凹槽107的横截面形状为圆环形，以便于工艺制备。
作为示例，所述绝缘材料层110的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
综上所述，本发明提供一种封装转接板及其制备方法，以绝缘材料填充物包围掺杂的低阻半导体取代金属柱作为转接板的电连接线，避免了钝化层、阻挡层、导电层及金属层的填孔沉积以及后续对表面金属层、阻挡层及钝化层的CMP，在保证形成的电连接线的导电性能的前提下，有效降低了转接板制备工艺的复杂度，避免了昂贵设备的使用，且产品结构质量稳定，从而在保证转接板电连接性能的前提下有效降低了转接板的成本，提高效率且质量稳定。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种封装转接板的制备方法，其特征在于，所述制备方法包括：
提供掺杂的半导体晶圆，所述半导体晶圆具有相对的第一表面及第二表面；
自所述半导体晶圆的所述第一表面沿其厚度方向刻蚀形成至少一个环形凹槽，所述环形凹槽中限定出电连接柱；
采用绝缘材料层填充满所述环形凹槽；
于所述半导体晶圆的所述第一表面形成第一重新布线层，所述第一重新布线层与所述电连接柱电连接；
自所述半导体晶圆的所述第二表面减薄所述半导体晶圆直至露出所述环形凹槽；
于所述半导体晶圆的所述第二表面形成第二重新布线层，所述第二重新布线层与所述电连接柱电连接。
2.根据权利要求1所述的封装转接板的制备方法，其特征在于：所述半导体晶圆为硅晶圆，掺杂类型为N型掺杂，阻值小于0.2Ω。
3.根据权利要求1所述的封装转接板的制备方法，其特征在于：所述环形凹槽为圆环形凹槽。
4.根据权利要求1所述的封装转接板的制备方法，其特征在于：所述第一重新布线层及所述第二重新布线层均包括图形化的介电层及图形化的金属布线层。
5.根据权利要求1所述的封装转接板的制备方法，其特征在于，形成所述环形凹槽的方法包括：
于所述半导体晶圆的所述第一表面涂覆光刻胶层；
对所述光刻胶层曝光、显影，形成图形化光刻胶层，所述图形化光刻胶层中形成有环形窗口；
基于所述图形化光刻胶层的所述环形窗口刻蚀所述半导体晶圆，形成所述环形凹槽，且所述环形凹槽中限定出所述电连接柱；
去除所述图形化光刻胶层。
6.根据权利要求1所述的封装转接板的制备方法，其特征在于：采用真空喷胶的方式将所述绝缘材料层填充满所述环形凹槽。
7.根据权利要求1所述的封装转接板的制备方法，其特征在于：减薄所述半导体晶圆前包括于所述第一重新布线层表面键合载片的步骤。
8.根据权利要求1至7中任意一项所述的封装转接板的制备方法，其特征在于：形成所述第二重新布线层后，还包括于所述第二重新布线层上形成金属凸块的步骤。
9.一种封装转接板，其特征在于，所述封装转接板包括：
掺杂的半导体晶圆，所述半导体晶圆具有相对的第一表面及第二表面；
贯穿所述半导体晶圆的环形凹槽，所述环形凹槽中限定出电连接柱；
绝缘材料层，填充满所述环形凹槽；
第一重新布线层，形成于所述半导体晶圆的所述第一表面，且所述第一重新布线层与所述电连接柱电连接；
第二重新布线层，形成于所述半导体晶圆的所述第二表面，且所述第二重新布线层与所述电连接柱电连接。
10.根据权利要求9所述的封装转接板，其特征在于：所述半导体晶圆为硅晶圆，掺杂类型为N型掺杂，阻值小于0.2Ω。
11.根据权利要求9所述的封装转接板，其特征在于：所述环形凹槽为圆环形凹槽。
12.根据权利要求9所述的封装转接板，其特征在于：所述绝缘材料层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
CN202310314051.0A 2023-03-28 2023-03-28 封装转接板及其制备方法 Pending CN116313829A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310314051.0A CN116313829A (zh) 2023-03-28 2023-03-28 封装转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310314051.0A CN116313829A (zh) 2023-03-28 2023-03-28 封装转接板及其制备方法

Publications (1)

Publication Number Publication Date
CN116313829A true CN116313829A (zh) 2023-06-23

Family

ID=86801256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310314051.0A Pending CN116313829A (zh) 2023-03-28 2023-03-28 封装转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN116313829A (zh)

Similar Documents

Publication Publication Date Title
US11289449B2 (en) Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US10643861B2 (en) Methods for making multi-die package with bridge layer
US8810006B2 (en) Interposer system and method
US8659153B2 (en) Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
CN111799227B (zh) 半导体器件及其形成方法
US20210151400A1 (en) Collars for under-bump metal structures and associated systems and methods
US9646894B2 (en) Packaging mechanisms for dies with different sizes of connectors
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
KR20200050417A (ko) 반도체 디바이스 및 그를 형성하는 방법
US20160268224A1 (en) Alignment Structures and Methods of Forming Same
CN111566799A (zh) 用于形成半导体装置的后柱方法
TW202030843A (zh) 封裝裝置
CN109216206B (zh) 一种晶圆级扇出封装方法以及封装结构
US11127688B2 (en) Semiconductor package and manufacturing method thereof
CN112349682A (zh) 半导体器件及其制造方法
TWI713858B (zh) 積體電路封裝及其形成方法
CN116313829A (zh) 封装转接板及其制备方法
CN115411013A (zh) 芯片封装结构、芯片封装装置及芯片封装方法
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构
CN114695272A (zh) 集成电路封装件的形成方法
US11538761B2 (en) Semiconductor package having molded die and semiconductor die and manufacturing method thereof
KR101921007B1 (ko) 집적 회로 패키지 및 그 형성 방법
US20240128239A1 (en) Semiconductor package
CN115513149A (zh) 半导体封装及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination