CN116312381A - 像素电路及其驱动方法、阵列基板 - Google Patents

Abstract

本申请涉及一种像素电路及其驱动方法、阵列基板。像素电路包括：驱动晶体管，用于向发光元件提供驱动电流；存储模块，存储模块的第一端用于接收第一电源电压，存储模块的第二端与驱动晶体管的栅极连接；写入模块，包括多个写入晶体管，各写入晶体管的第一极分别用于接收不同频率的数据信号，各写入晶体管的第二极分别与驱动晶体管的第一极连接，各写入晶体管的栅极分别用于接收不同频率的第一扫描信号，且各写入晶体管的开启速度不同，目标写入晶体管在同一时刻接收到的第一扫描信号的频率与接收到的数据信号的频率成正相关，目标写入晶体管为多个写入晶体管中的一个。采用上述像素电路可以针对不同使用场景对刷新频率进行分配。

Description

像素电路及其驱动方法、阵列基板

技术领域

本申请涉及显示技术领域，特别是涉及一种像素电路及其驱动方法、阵列基板。

背景技术

随着显示技术的发展，显示产品的显示效果不断改善，从而使得显示产品的应用越来越广泛。

目前，屏幕刷新频率为固定频率，显示面板的刷新频率是指显示面板更新显示画面的频率。应用中，可能存在显示面板的某些区域显示静态画面、其余区域正常显示动态画面的情况，而这些不同显示需求的区域都只能按照固定频率进行刷新，无法针对不同的使用场景对刷新频率进行分配，因此，会导致显示面板存在功耗浪费的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种能够支持对刷新频率进行分配的像素电路及其驱动方法、阵列基板。

第一方面，本申请提供了一种像素电路，包括：

驱动晶体管，用于向发光元件提供驱动电流；

存储模块，所述存储模块的第一端用于接收第一电源电压，所述存储模块的第二端与所述驱动晶体管的栅极连接；

写入模块，包括多个写入晶体管，各所述写入晶体管的第一极分别用于接收不同频率的数据信号，各所述写入晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述写入晶体管的栅极分别用于接收不同频率的第一扫描信号，且各所述写入晶体管的开启速度不同，其中，目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率与接收到的所述数据信号的频率成正相关，所述目标写入晶体管为多个所述写入晶体管中的一个。

上述像素电路，由于目标写入晶体管接收的第一扫描信号的频率与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于各写入晶体管的开启速度不同，则可以使得写入晶体管的开启速度与接收信号的频率对应，开启速度较高的写入晶体管接收信号的频率较高，使得写入晶体管可以满足高频使用需求，开启速度较低的写入晶体管接收信号的频率较低，由于开启速度较低的写入晶体管相对尺寸较小，漏电程度低，从而可以改善低频漏电，进而改善低频闪烁问题。

在其中一个实施例中，所述像素电路还包括：

阈值补偿模块，所述阈值补偿模块的第一端与所述驱动晶体管的第二极连接，所述阈值补偿模块的第二端与所述驱动晶体管的栅极连接，所述阈值补偿模块的控制端用于接收第一扫描信号，所述阈值补偿模块用于响应所述第一扫描信号，在数据写入阶段对所述驱动晶体管的阈值电压进行补偿。

在其中一个实施例中，阈值补偿模块包括多个补偿晶体管，各所述补偿晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述补偿晶体管的第二极与所述驱动晶体管的栅极连接，各所述补偿晶体管的栅极分别用于接收不同频率的第一扫描信号，各所述补偿晶体管的开启速度不同，其中，目标补偿晶体管与所述目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率相同，所述目标补偿晶体管为多个所述补偿晶体管中的一个。

本实施例中，通过阈值补偿模块对在数据写入阶段对驱动晶体管的阈值电压进行补偿，从而提高显示均一性，而目标补偿晶体管与目标写入晶体管在同一时刻接收到的第一扫描信号的频率相同，从而使得补偿晶体管接收的第一扫描信号与数据信号的频率成正相关，进而使得目标补偿晶体管的工作状态与目标写入晶体管的工作状态相对应。

在其中一个实施例中，所述像素电路还包括：

第一发光控制模块，所述第一发光控制模块的第一端用于接收第一电源电压，所述第一发光控制模块的第二端与所述驱动晶体管的第一极连接，所述第一发光控制模块的控制端用于接收发光控制信号，所述第一发光控制模块用于响应所述发光控制信号，在发光阶段导通；

第二发光控制模块，所述第二发光控制模块的第一端与所述驱动晶体管的第二极连接，所述第二发光控制模块的第二端与所述发光元件的阳极连接，所述第二发光控制模块的控制端用于接收发光控制信号，所述第二发光控制模块用于响应所述发光控制信号，在发光阶段导通。

在其中一个实施例中，第一发光控制模块包括多个第一发光控制晶体管，各所述第一发光控制晶体管的第一极分别用于接收第一电源电压，各所述第一发光控制晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述第一发光控制晶体管的栅极分别用于接收不同频率发光控制信号，各所述第一发光控制晶体管的开启速度不同，其中，目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一发光控制晶体管为多个所述第一发光控制晶体管中的一个；

第二发光控制模块包括多个第二发光控制晶体管，各所述第二发光控制晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述第二发光控制晶体管的第二极分别与所述发光元件的阳极连接，各所述第二发光控制晶体管的栅极分别用于接收不同频率的发光控制信号，各所述第二发光控制晶体管的开启速度不同，其中，所述目标第一发光控制晶体管和所述目标第二发光控制晶体管在同一时刻接收到的所述发光控制信号的频率相同，所述目标第二发光控制晶体管为多个所述第二发光控制晶体管中的一个。

本实施例中，通过设置第一发光控制模块和第二发光控制模块，从而可以通过控制第一发光控制模块和第二发光控制模块的开关状态来控制驱动晶体管是否对发光元件供电，而目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

在其中一个实施例中，所述像素电路还包括：

第一初始化模块，所述第一初始化模块的第一端用于接收初始化信号，所述第一初始化模块的第二端与所述驱动晶体管的栅极、所述存储模块的第二端连接，所述第一初始化模块的控制端用于接收第二扫描信号，所述第一初始化模块用于响应所述第二扫描信号，对所述驱动晶体管的栅极、所述存储模块的第二端进行初始化；

第二初始化模块，所述第二初始化模块的第一端用于接收初始化信号，所述第二初始化模块的第二端与所述发光元件的阳极连接，所述第二初始化模块的控制端用于接收第三扫描信号，所述第二初始化模块用于响应所述第三扫描信号，对所述发光器件的阳极进行初始化。

在其中一个实施例中，第一初始化模块包括多个第一初始化晶体管，各所述第一初始化晶体管的第一极分别用于接收初始化信号，各所述第一初始化晶体管的第二极分别与所述驱动晶体管的栅极、所述存储模块的第二端连接，各所述第一初始化晶体管的栅极分别用于接收不同频率的第二扫描信号，各所述第一初始化晶体管的开启速度不同，目标第一初始化晶体管接收到的所述第二扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一初始化晶体管为多个所述第一初始化晶体管中的一个；

第二初始化模块包括多个第二初始化晶体管，各所述第二初始化晶体管的第一极分别用于接收初始化信号，各所述第二初始化晶体管的第二极分别与所述发光元件的阳极连接，各所述第二初始化晶体管的栅极分别用于接收不同频率的第三扫描信号，各所述第二初始化晶体管的开启速度不同，目标第二初始化晶体管接收到的第三扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第二初始化晶体管为多个所述第二初始化晶体管中的一个。

本实施例中，像素电路包括第一初始化模块和第二初始化模块，从而可以对存储模块的第二端、驱动晶体管的栅极和对发光元件的阳极进行初始化，进而减少像素偷亮和改善显示不均等问题。而目标第一初始化晶体管接收到的第二扫描信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，目标第二初始化晶体管接收到的第三扫描信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，从而使得对存储模块的第二端、驱动晶体管的栅极和对发光元件的阳极的初始化频率支持像素电路的驱动频率。

在其中一个实施例中，所述第三扫描信号与所述第二扫描信号为相同信号。从而使得可以采用同一信号线输出第二扫描信号和第三扫描信号，进而减少信号线的占用空间。

在其中一个实施例中，所述像素电路还包括：各所述第一初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第一初始化晶体管接收的所述初始化信号与所述第二扫描信号的频率成正相关。

本实施例中，通过各第一初始化晶体管的第一极分别用于接收不同频率的初始化信号，从而在目标第一初始化晶体管导通时，可以使存储模块第二端和驱动晶体管栅极的初始化速度适应像素电路的驱动频率，进而使得存储模块的充电速度适应像素电路的当前驱动频率。

在其中一个实施例中，各所述第二初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第二初始化晶体管接收的所述初始化信号与所述第三扫描信号的频率成正相关。

本实施例中，通过各第二初始化晶体管的第一极分别用于接收不同频率的初始化信号，从而在目标第二初始化晶体管导通时，使得对发光元件的初始化速度适应像素电路的驱动频率。

第二方面，本申请还提供了一种阵列基板，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及如上所述的像素电路；

各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号。

上述阵列基板，各第一扫描信号线用于输出具有不同频率的第一扫描信号，各数据信号线用于输出具有不同频率的数据信号，则像素电路可以接收不同频率的第一扫描信号和数据信号，使得目标写入晶体管接收的第一扫描信号的频率可以与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于阵列基板包括如上所述的像素电路，则可以通过使开启速度较高的写入晶体管接收信号的频率较高，开启速度较低的写入晶体管接收信号的频率较低，从而使得阵列基板既可以满足高频使用需求，又可以改善低频漏电问题。

在其中一个实施例中，所述阵列基板还包括：

处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

本实施例中，通过处理电路控制各所述第一扫描信号线和各所述数据信号线的输出状态，使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，从而可以控制输入至各行或各列的像素电路的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

在其中一个实施例中，所述阵列基板还包括多条第二扫描信号线，所述第二扫描信号线用于输出具有不同频率的第二扫描信号；

所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为多条所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

本实施例中，通过处理电路控制各第二扫描信号线的输出状态，使目标第二扫描信号线输出信号至像素电路，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路的驱动频率。

在其中一个实施例中，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号；

所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，其中，所述目标初始化信号线为多条所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

本实施例中，处理电路通过控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路的驱动频率。

在其中一个实施例中，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号；

所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为多条所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

本实施例中，通过使目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

第三方面，本申请还提供了一种阵列基板，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及多个像素电路；

各所述第一扫描信号线用于输出不同频率的第一扫描信号，各所述数据信号线用于输出不同频率的数据信号，每一所述像素电路分别与至少两条所述第一扫描信号线、至少两条所述数据信号线连接，所述像素电路在驱动发光元件发光的过程中，同一所述像素电路接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，所述目标第一扫描信号为各所述第一扫描信号中的一者，所述目标数据信号为各所述数据信号中的一者。

上述阵列基板，各第一扫描信号线用于输出具有不同频率的第一扫描信号，各数据信号线用于输出具有不同频率的数据信号，则像素电路可以接收不同频率的第一扫描信号和数据信号，通过控制各第一扫描信号线和各数据信号线的输出状态，使得同一像素电路接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，则像素电路接收到的数据信号的频率较低时，像素电路接收到的第一扫描信号也为较低频率的信号，像素电路接收到的数据信号的频率较高时，像素电路接收到的第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。

在其中一个实施例中，所述阵列基板还包括：

处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线用于输出所述目标第一扫描信号，所述目标数据信号线用于输出所述目标数据信号。

本实施例中，处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，从而可以控制输入至各行或各列的像素电路的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

在其中一个实施例中，所述阵列基板还包括多条第二扫描信号线，各所述第二扫描信号线用于输出具有不同频率的第二扫描信号，所述像素电路分别与至少两条所述第二扫描信号线连接；

所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号的频率成正相关。

本实施例中，通过处理电路控制各第二扫描信号线的输出状态，使目标第二扫描信号线输出信号至像素电路，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路的驱动频率。

在其中一个实施例中，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号，所述像素电路分别与至少两条所述初始化信号线连接；

所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线与所述像素电路导通连接，其中，所述目标初始化信号线为各所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号的频率成正相关。

本实施例中，处理电路通过控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路的驱动频率。

在其中一个实施例中，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号，所述像素电路分别与至少两条所述发光控制信号线连接；

所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为各所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号的频率成正相关。

本实施例中，通过使目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

在其中一个实施例中，本申请还提供了一种像素电路的驱动方法，所述像素电路的驱动方法包括：

获取各所述像素电路驱动发光元件的目标频率；

根据所述像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各所述像素电路，其中，所述像素电路分别与各所述第一扫描信号线、各所述数据信号线连接，各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号与所述目标数据信号的频率正相关。

上述像素电路的驱动方法，根据像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各像素电路，由于目标第一扫描信号与目标数据信号的频率正相关，则目标数据信号的频率较低时，目标第一扫描信号也为较低频率的信号，目标数据信号的频率较高时，目标第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动像素的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图6为本申请不同实施例中像素电路的结构示意图；

图7为本申请一实施例中阵列基板的结构示意图；

图8为本申请一实施例中阵列基板包括的像素电路的结构示意图；

图9为本申请一实施例中像素电路的驱动方法的流程示意图。

附图标记说明：

100-写入模块，200-存储模块，300-阈值补偿模块，400-第一发光控制模块，500-第二发光控制模块，600-第一初始化模块，700-第二初始化模块，11-像素电路，12-初始化信号线，13-发光控制信号线，14-第一扫描信号线，15-第二扫描信号线，16-数据信号线，17-处理电路。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在附图中，为了清楚说明，可以夸大层和区域的尺寸。可以理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，还可以理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。另外，同样的附图标记始终表示同样的元件。

在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。

根据本文中所描述的本申请概念的实施方式的电子或电气装置和/或任何其它相关装置或部件(例如，包括显示面板和显示面板驱动器的显示装置，其中，显示面板驱动器还包括驱动控制器、栅极驱动器、伽马基准电压发生器、数据驱动器和发射驱动器)可利用任何适当的硬件、固件(例如专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上或形成在一个衬底上。另外，这些装置的各种部件可为在一个或更多个计算装置中在一个或更多个处理器上运行从而执行计算机程序指令以及与其它系统部件交互以执行本文中所描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可使用标准存储装置(例如，如随机存取存储器(RAM)实现在计算装置中。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，如CD-ROM、闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或更多个其它计算装置上，而不背离本申请概念的示例性实施方式的精神和范围。

虽然在文中已经特别描述了显示模块和包括显示模块的显示装置的示例性实施例，但是很多修改和变化对于本领域技术人员将是显而易见的。因此，将理解的是，可除了如文中特别描述的那样以外地实施根据本申请的原理构成的显示模块和包括显示模块的显示装置。本申请还被限定在权利要求及其等同物中。

正如背景技术所述，现有技术中的OLED显示面板的屏幕刷新频率为固定频率，显示面板的刷新频率是指显示面板更新显示画面的频率。

应用中，可能存在显示面板的某些区域显示静态画面、其余区域正常显示动态画面的情况，而这些不同显示需求的区域都只能按照固定频率进行刷新，无法针对不同的使用场景对刷新频率进行分配，因此，会导致显示面板存在功耗浪费的问题。

基于上述问题，在一个实施例中，如图1所示，本申请提供了一种像素电路，包括：驱动晶体管M0、存储模块200和写入模块100。

驱动晶体管M0用于向发光元件提供驱动电流。

存储模块200的第一端用于接收第一电源电压，存储模块200的第二端与驱动晶体管M0的栅极连接。存储模块200可以包括存储电容Cst，存储电容Cst的第一极板用于接收第一电源电压，存储电容Cst的第二极板与驱动晶体管M0的栅极连接。

写入模块100包括多个写入晶体管M1，各写入晶体管M1的第一极分别用于接收不同频率的数据信号(如图1中示例的data高和data低，data高表示高频数据信号，data低表示低频数据信号)，各写入晶体管M1的第二极分别与驱动晶体管M0的第一极连接，各写入晶体管M1的栅极分别用于接收不同频率的第一扫描信号(如图1中示例的S1高和S1低，S1高表示高频第一扫描信号，S1低表示低频第一扫描信号)，且各写入晶体管M1的开启速度不同，其中，目标写入晶体管M1在同一时刻接收到的第一扫描信号的频率与接收到的数据信号的频率成正相关，目标写入晶体管M1为多个写入晶体管M1中的一个。

其中，晶体管的开启速度与晶体管的尺寸有关，晶体管宽度与长度的比值越大，开启速度越快，但漏电也越严重。因此，写入晶体管M1的开启速度与写入晶体管M1的尺寸有关，开启速度快的写入晶体管M1的漏电程度往往更高。因此，写入晶体管M1的开启速度与其接收的信号的频率成正相关，开启速度快的写入晶体管M1用于接收高频的第一扫描信号和数据信号，使得写入晶体管M1的开启速度满足高频工作需求，像素电路可以支持高频驱动；而开启速度慢的写入晶体管M1用于接收低频的第一扫描信号和数据信号，从而减少写入晶体管M1的漏电，进而改善低频闪烁问题。

上述像素电路，由于目标写入晶体管M1接收的第一扫描信号的频率与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于各写入晶体管M1的开启速度不同，则可以使得写入晶体管M1的开启速度与接收信号的频率对应，开启速度较高的写入晶体管M1接收信号的频率较高，使得写入晶体管M1可以满足高频使用需求，开启速度较低的写入晶体管M1接收信号的频率较低，由于开启速度较低的写入晶体管M1相对尺寸较小，漏电程度低，从而可以改善低频漏电，进而改善低频闪烁问题。

在一个实施例中，如图2所示，像素电路还包括：阈值补偿模块300。阈值补偿模块300包括多个补偿晶体管M2，各补偿晶体管M2的第一极分别与驱动晶体管M0的第二极连接，各补偿晶体管M2的第二极与驱动晶体管M0的栅极连接，各补偿晶体管M2的栅极分别用于接收不同频率的第一扫描信号(如图2中示例的S1高和S1低，S1高表示高频第一扫描信号，S1低表示低频第一扫描信号)，各补偿晶体管M2的开启速度不同，其中，目标补偿晶体管M2与目标写入晶体管M1在同一时刻接收到的第一扫描信号的频率相同，目标补偿晶体管M2为多个补偿晶体管M2中的一个。

其中，补偿晶体管M2可以为双栅晶体管，以减少补偿晶体管M2的漏电。补偿晶体管M2的开启速度与其接收的第一扫描信号的频率成正相关，开启速度快的补偿晶体管M2用于接收高频的第一扫描信号，开启速度慢的补偿晶体管M2用于接收低频的第一扫描信号。

可以理解，为使得像素电路的各器件处于同一工作模式，则各晶体管接收到的信号的频率应相对应，则目标补偿晶体管M2与目标写入晶体管M1在同一时刻接收到的第一扫描信号的频率应相同，在此基础上，目标补偿晶体管M2与目标写入晶体管M1可以接收同一第一扫描信号线输出的信号。

本实施例中，通过阈值补偿模块300对在数据写入阶段对驱动晶体管M0的阈值电压进行补偿，从而提高显示均一性，而目标补偿晶体管M2与目标写入晶体管M1在同一时刻接收到的第一扫描信号的频率相同，从而使得补偿晶体管M2接收的第一扫描信号与数据信号的频率成正相关，进而使得目标补偿晶体管M2的工作状态与目标写入晶体管M1的工作状态相对应。

在一个实施例中，如图3所示，像素电路还包括：第一发光控制模块400和第二发光控制模块500。

其中，第一发光控制模块400的第一端用于接收第一电源电压，第一发光控制模块400的第二端与驱动晶体管的第一极连接，第一发光控制模块400的控制端用于接收发光控制信号，第一发光控制模块400用于响应发光控制信号，在发光阶段导通。

第二发光控制模块500的第一端与驱动晶体管的第二极连接，第二发光控制模块500的第二端与发光元件的阳极连接，第二发光控制模块500的控制端用于接收发光控制信号，第二发光控制模块500用于响应发光控制信号，在发光阶段导通。

第一发光控制模块400可以包括多个第一发光控制晶体管M3，各第一发光控制晶体管M3的第一极分别用于接收第一电源电压，各第一发光控制晶体管M3的第二极分别与驱动晶体管M0的第一极连接，各第一发光控制晶体管M3的栅极分别用于接收不同频率发光控制信号(如图3中示例的EM高和EM低，EM高表示高频发光控制信号，EM低表示低频发光控制信号)，各第一发光控制晶体管M3的开启速度不同，其中，目标第一发光控制晶体管M3接收到的发光控制信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，目标第一发光控制晶体管M3为多个第一发光控制晶体管M3中的一个。

第二发光控制模块500可以包括多个第二发光控制晶体管M4，各第二发光控制晶体管M4的第一极分别与驱动晶体管M0的第二极连接，各第二发光控制晶体管M4的第二极分别与发光元件的阳极连接，各第二发光控制晶体管M4的栅极分别用于接收不同频率的发光控制信号，各第二发光控制晶体管M4的开启速度不同，其中，目标第一发光控制晶体管M3和目标第二发光控制晶体管M4在同一时刻接收到的发光控制信号的频率相同，目标第二发光控制晶体管M4为多个第二发光控制晶体管M4中的一个。

可以理解，各第一发光控制晶体管M3和各第二发光控制晶体管M4均具备开关功能，第一发光控制晶体管M3用于响应发光控制信号，以控制第一发光控制晶体管M3的第一极和第二极的通断，同样，第二发光控制晶体管M4用于响应发光控制信号，以控制第一发光控制晶体管M3的第一极和第二极的通断，在第一发光控制晶体管M3和第二发光控制晶体管M4均导通时，驱动晶体管M0可以向发光元件提供驱动电流，驱动发光元件发光。

而发光控制信号的频率与第一发光控制晶体管M3和第二发光控制晶体管M4的相关，进而影响发光元件的发光频率。因此，目标第一发光控制晶体管M3接收到的发光控制信号的频率应与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，以使像素电路的各器件处于同一工作模式。在像素电路的各器件接收信号均为高频的情况下，像素电路适用于较高的刷新频率；在像素电路的各器件接收信号均为低频的情况下，像素电路适用于较低的刷新频率，从而使得像素电路能够适用于不同刷新频率。

本实施例中，通过设置第一发光控制模块400和第二发光控制模块500，从而可以通过控制第一发光控制模块400和第二发光控制模块500的开关状态来控制驱动晶体管M0是否对发光元件供电，而目标第一发光控制晶体管M3接收到的发光控制信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

在一个实施例中，如图4所示，像素电路还包括：第一初始化模块600和第二初始化模块700。

其中，第一初始化模块600的第一端用于接收初始化信号，第一初始化模块600的第二端与驱动晶体管的栅极、存储模块的第二端连接，第一初始化模块600的控制端用于接收第二扫描信号，第一初始化模块600用于响应第二扫描信号，对驱动晶体管的栅极、存储模块的第二端进行初始化。

第二初始化模块700的第一端用于接收初始化信号，第二初始化模块700的第二端与发光元件的阳极连接，第二初始化模块700的控制端用于接收第三扫描信号，第二初始化模块700用于响应第三扫描信号，对发光器件的阳极进行初始化。

第一初始化模块600可以包括多个第一初始化晶体管M5，各第一初始化晶体管M5的第一极分别用于接收初始化信号，各第一初始化晶体管M5的第二极分别与驱动晶体管M0的栅极、存储模块200的第二端连接，各第一初始化晶体管M5的栅极分别用于接收不同频率的第二扫描信号(如图4中示例的S2高和S2低，S2高表示高频第二扫描信号，S2低表示低频第二扫描信号)，各第一初始化晶体管M5的开启速度不同，目标第一初始化晶体管M5接收到的第二扫描信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，目标第一初始化晶体管M5为多个第一初始化晶体管M5中的一个。

可以理解，第一初始化晶体管M5用于响应第二扫描信号，提供初始化信号给驱动晶体管M0的栅极和存储模块200的第二端，以对驱动晶体管M0的栅极和存储模块200的第二端进行初始化。而不同频率的第二扫描信号会影响第一初始化晶体管M5的开关频率，进而影响提供初始化信号给驱动晶体管M0的栅极和存储模块200的第二端的频率，即对驱动晶体管M0的栅极和存储模块200的第二端的初始化频率。

第二初始化模块700可以包括多个第二初始化晶体管M6，各第二初始化晶体管M6的第一极分别用于接收初始化信号，各第二初始化晶体管M6的第二极分别与发光元件的阳极连接，各第二初始化晶体管M6的栅极分别用于接收不同频率的第三扫描信号(如图4中示例的S3高和S3低，S3高表示高频第三扫描信号，S3低表示低频第三扫描信号)，各第二初始化晶体管M6的开启速度不同，目标第二初始化晶体管M6接收到的第三扫描信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，目标第二初始化晶体管M6为多个第二初始化晶体管M6中的一个。

其中，第一初始化晶体管M5可以为双栅晶体管，以减少第一初始化晶体管M5的漏电。

同样，第二初始化晶体管M6用于响应第三扫描信号，提供初始化信号给发光元件的阳极，以对发光元件的阳极进行初始化。而不同频率的第三扫描信号会影响第二初始化晶体管M6的开关频率，进而影响提供初始化信号给发光元件的阳极的频率，即对发光元件的阳极的初始化频率。

其中，第三扫描信号与第二扫描信号可以为相同信号。从而使得可以采用同一信号线输出第二扫描信号和第三扫描信号，进而减少信号线的占用空间。

本实施例中，像素电路包括第一初始化模块600和第二初始化模块700，从而可以对存储模块200的第二端、驱动晶体管M0的栅极和对发光元件的阳极进行初始化，进而减少像素偷亮和改善显示不均等问题。而目标第一初始化晶体管M5接收到的第二扫描信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，目标第二初始化晶体管M6接收到的第三扫描信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，从而使得对存储模块200的第二端、驱动晶体管M0的栅极和对发光元件的阳极的初始化频率支持像素电路的驱动频率。

在一个实施例中，如图5所示，各第一初始化晶体管M5的第一极分别用于接收不同频率的初始化信号(如图5中示例的Vref高和Vref低，Vref高表示高频初始化信号，Vref低表示低频初始化信号)，同一第一初始化晶体管M5接收的初始化信号与第二扫描信号的频率成正相关。此时，各第二初始化晶体管M6接收的初始化信号的频率可以相同。

本实施例中，通过各第一初始化晶体管M5的第一极分别用于接收不同频率的初始化信号，从而在目标第一初始化晶体管M5导通时，可以使存储模块200第二端和驱动晶体管M0栅极的初始化速度适应像素电路的驱动频率，进而使得存储模块200的充电速度适应像素电路的当前驱动频率。

在一个实施例中，如图6所示，各第二初始化晶体管M6的第一极分别用于接收不同频率的初始化信号，同一第二初始化晶体管M6接收的初始化信号与第三扫描信号的频率成正相关。

本实施例中，通过各第二初始化晶体管M6的第一极分别用于接收不同频率的初始化信号，从而在目标第二初始化晶体管M6导通时，使得对发光元件的初始化速度适应像素电路的驱动频率。

基于同样的发明构思，如图7所示，本申请还提供了一种阵列基板，阵列基板包括多条第一扫描信号线14、多条数据信号线16以及如上的像素电路11。各第一扫描信号线14用于输出具有不同频率的第一扫描信号，各数据信号线16用于输出具有不同频率的数据信号。

其中，像素电路11与各第一扫描信号线14、各数据信号线16连接，可以通过控制各第一扫描信号线14中和各数据信号线16的输出状态，可以使得像素电路11只接收到一条第一扫描信号线14输出的目标第一扫描信号和一条数据信号线16输出的目标数据信号，且目标第一扫描信号和目标数据信号的频率成正相关，以此使得像素电路11适用相应刷新频率。

示例性地，多条第一扫描信号线14可以包括高频第一扫描信号线14和低频第一扫描信号线14，高频第一扫描信号线14可以输出高频第一扫描信号，低频第一扫描信号线14可以输出低频第一扫描信号，多条数据信号线16包括高频数据信号线16和低频数据信号线16，高频数据信号线16可以输出高频数据信号，低频数据信号线16可以输出低频数据信号。

上述阵列基板，各第一扫描信号线14用于输出具有不同频率的第一扫描信号，各数据信号线16用于输出具有不同频率的数据信号，则像素电路11可以接收不同频率的第一扫描信号和数据信号，使得目标写入晶体管M1接收的第一扫描信号的频率可以与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路11驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于阵列基板包括如上的像素电路11，则可以通过使开启速度较高的写入晶体管M1接收信号的频率较高，开启速度较低的写入晶体管M1接收信号的频率较低，从而使得阵列基板既可以满足高频使用需求，又可以改善低频漏电问题。

在一个实施例中，如图7所示，阵列基板还包括：处理电路17。处理电路17与像素电路11连接，处理电路17用于控制各第一扫描信号线14和各数据信号线16的输出状态，以使目标第一扫描信号线14和目标数据信号线16输出信号至像素电路11，目标第一扫描信号线14为多条第一扫描信号线14中的一者，目标数据信号线16为多条数据信号线16中的一者，目标第一扫描信号线14输出信号的频率与目标数据信号线16输出信号的频率成正相关。

其中，处理电路17可以包括显示驱动芯片，显示驱动芯片控制各第一扫描信号线14和各数据信号线16的输出状态。

本实施例中，通过处理电路17控制各第一扫描信号线14和各数据信号线16的输出状态，使目标第一扫描信号线14和目标数据信号线16输出信号至像素电路11，从而可以控制输入至各行或各列的像素电路11的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

在一个实施例中，如图7所示，阵列基板还包括多条第二扫描信号线15，第二扫描信号线15用于输出具有不同频率的第二扫描信号。

可以理解，如上实施例，像素电路11还包括第一初始化模块600和第二初始化模块700。第一初始化模块600包括多个第一初始化晶体管M5，第二初始化模块700包括多个第二初始化晶体管M6，多条第二扫描信号线15用于输出不同频率的第二扫描信号给各第一初始化晶体管M5。第三扫描信号与第二扫描信号可以为相同信号，多条第二扫描信号线15也可以用于输出不同频率的第二扫描信号给各第二初始化晶体管M6。

处理电路17还用于控制各第二扫描信号线15的输出状态，以使目标第二扫描信号线15输出信号至像素电路11，目标第二扫描信号线15为多条第二扫描信号线15中的一者，目标第二扫描信号线15输出信号的频率与目标数据信号线16输出信号的频率成正相关。

可以理解，处理电路17控制各第二扫描信号线15的输出状态，使相应频率的目标第二扫描信号线15输出信号至像素电路11。第一初始化晶体管M5用于响应第二扫描信号，提供初始化信号给驱动晶体管M0的栅极和存储模块200的第二端，由于不同频率的第二扫描信号会影响第一初始化晶体管M5的开关频率，即影响对驱动晶体管M0的栅极和存储模块200的第二端的初始化频率，则处理电路17通过控制各第二扫描信号线15的输出状态，可以控制对驱动晶体管M0的栅极和存储模块200的第二端的初始化频率。在第三扫描信号与第二扫描信号可以为相同信号的情况下，处理电路17通过控制各第二扫描信号线15的输出状态，也可以控制对发光元件的初始化频率。

本实施例中，通过处理电路17控制各第二扫描信号线15的输出状态，使目标第二扫描信号线15输出信号至像素电路11，从而使得对存储模块200的第二端和驱动晶体管M0的栅极的初始化频率支持像素电路11的驱动频率。

在一个实施例中，如图7所示，阵列基板还包括多条初始化信号线12，各初始化信号线12用于输出具有不同频率的初始化信号。

处理电路17还用于控制各初始化信号线12的输出状态，以使目标初始化信号线12输出信号至像素电路11，其中，目标初始化信号线12为多条初始化信号线12中的一者，目标初始化信号线12输出信号的频率与目标数据信号线16输出信号的频率成正相关。

本实施例中，在各第一初始化晶体管M5的第一极分别用于接收不同频率的初始化信号的情况下，处理电路17通过控制各初始化信号线12的输出状态，以使目标初始化信号线12输出信号至像素电路11，从而对存储模块200的第二端和驱动晶体管M0的栅极的初始化速度支持像素电路11的驱动频率。而在各第二初始化晶体管M6的第一极分别用于接收不同频率的初始化信号的情况下，处理电路17通过控制各初始化信号线12的输出状态，可以使发光元件的阳极的初始化速度支持像素电路11的驱动频率。

在一个实施例中，如图7所示，阵列基板还包括多条发光控制信号线13，各发光控制信号线13用于输出具有不同频率的发光控制信号。

像素电路11还包括第一发光控制模块400和第二发光控制模块500。第一发光控制模块400包括多个第一发光控制晶体管M3，第二发光控制模块500包括多个第二发光控制晶体管M4，各发光控制信号线13用于输出不同频率的发光控制信号给各第一发光控制晶体管M3和各第二发光控制晶体管M4。

处理电路17还用于控制各发光控制信号线13的输出状态，以使目标发光控制信号线13输出信号至像素电路11，其中，目标发光控制信号线13为多条发光控制信号线13中的一者，目标发光控制信号线13输出信号的频率与目标数据信号线16输出信号的频率成正相关。

本实施例中，通过使目标第一发光控制晶体管M3接收到的发光控制信号的频率与同一时刻目标写入晶体管M1接收到的数据信号的频率成正相关，从而使得像素电路11能够适用于不同刷新频率。

在一个实施例中，同样可以如图7所示，本申请还提供了一种阵列基板，阵列基板包括多条第一扫描信号线14、多条数据信号线16以及多个像素电路11。其中，本实施例的像素电路11可以参阅图8，像素电路11可以包括驱动晶体管M0、存储模块200和写入晶体管M1，写入晶体管M1的第一极分别用于接收不同频率的数据信号(如图8中示例的data高和data低，data高表示高频数据信号，data低表示低频数据信号)和第一扫描信号(如图8中示例的S1高和S1低，S1高表示高频第一扫描信号，S1低表示低频第一扫描信号)。

各第一扫描信号线14用于输出不同频率的第一扫描信号，各数据信号线16用于输出不同频率的数据信号，每一像素电路11分别与至少两条第一扫描信号线14、至少两条数据信号线16连接，像素电路11在驱动发光元件发光的过程中，同一像素电路11接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，目标第一扫描信号为各第一扫描信号中的一者，目标数据信号为各数据信号中的一者。

上述阵列基板，各第一扫描信号线14用于输出具有不同频率的第一扫描信号，各数据信号线16用于输出具有不同频率的数据信号，则像素电路11可以接收不同频率的第一扫描信号和数据信号，通过控制各第一扫描信号线14和各数据信号线16的输出状态，使得同一像素电路11接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，则像素电路11接收到的数据信号的频率较低时，像素电路11接收到的第一扫描信号也为较低频率的信号，像素电路11接收到的数据信号的频率较高时，像素电路11接收到的第一扫描信号也为较高频率的信号，从而可以改变像素电路11驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。

在一个实施例中，阵列基板还包括：处理电路17，处理电路17与像素电路11连接，处理电路17用于控制各第一扫描信号线14和各数据信号线16的输出状态，以使目标第一扫描信号线14和目标数据信号线16输出信号至像素电路11，目标第一扫描信号线14用于输出目标第一扫描信号，目标数据信号线16用于输出目标数据信号。

本实施例中，处理电路17用于控制各第一扫描信号线14和各数据信号线16的输出状态，使目标第一扫描信号线14和目标数据信号线16输出信号至像素电路11，从而可以控制输入至各行或各列的像素电路11的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

在一个实施例中，阵列基板还包括多条第二扫描信号线15，各第二扫描信号线15用于输出具有不同频率的第二扫描信号，像素电路11分别与至少两条第二扫描信号线15连接。

其中，像素电路11还可以包括：第一初始化模块和第二初始化模块。第一初始化模块可以包括第一初始化晶体管，第一初始化晶体管用于接收不同频率的第二扫描信号；第一初始化模块也可以包括多个第一初始化晶体管，各第一初始化晶体管用于接收不同频率的第二扫描信号。

在第三扫描信号与第二扫描信号为同一信号的情况下，第二初始化模块可以包括第二初始化晶体管，第二初始化晶体管用于接收不同频率的第二扫描信号；第二初始化模块也可以包括多个第二初始化晶体管，各第二初始化晶体管用于接收不同频率的第二扫描信号。

处理电路17还用于控制各第二扫描信号线15的输出状态，以使目标第二扫描信号线15输出信号至像素电路11，目标第二扫描信号线15为第二扫描信号线15中的一者，目标第二扫描信号线15输出信号的频率与目标数据信号的频率成正相关。

本实施例中，通过处理电路17控制各第二扫描信号线15的输出状态，使目标第二扫描信号线15输出信号至像素电路11，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路11的驱动频率。

在一个实施例中，阵列基板还包括多条初始化信号线12，各初始化信号线12用于输出具有不同频率的初始化信号，像素电路11分别与至少两条初始化信号线12连接。

处理电路17还用于控制各初始化信号线12的输出状态，以使目标初始化信号线12与像素电路11导通连接，其中，目标初始化信号线12为各初始化信号线12中的一者，目标初始化信号线12输出信号的频率与目标数据信号的频率成正相关。

本实施例中，处理电路17通过控制各初始化信号线12的输出状态，以使目标初始化信号线12输出信号至像素电路11，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路11的驱动频率。而在第二初始化模块用于接收不同频率的初始化信号的情况下，处理电路17通过控制各初始化信号线12的输出状态，可以使发光元件的阳极的初始化速度支持像素电路11的驱动频率。

在一个实施例中，阵列基板还包括多条发光控制信号线13，各发光控制信号线13用于输出具有不同频率的发光控制信号，像素电路11分别与至少两条发光控制信号线13连接。

处理电路17还用于控制各发光控制信号线13的输出状态，以使目标发光控制信号线13输出信号至像素电路11，其中，目标发光控制信号线13为各发光控制信号线13中的一者，目标发光控制信号线13输出信号的频率与目标数据信号的频率成正相关。

本实施例中，通过使目标第一发光控制晶体管接收到的发光控制信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，从而使得像素电路11能够适用于不同刷新频率。

基于同一发明构思，本申请实施例还提供一种显示面板(图未示)，该显示面板包括上述实施例中的阵列基板。

基于同一发明构思，本申请实施例还提供一种显示装置(图未示)，该显示装置包括上述实施例中的显示面板。

可以理解的是，本申请实施例中的显示装置可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件，本申请公开的实施例对此不作限制。

在一个实施例中，如图9所示，本申请还提供了一种像素电路的驱动方法，像素电路的驱动方法包括：

S1001：获取各像素电路驱动发光元件的目标频率；

S1002：根据像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各像素电路，其中，像素电路分别与各第一扫描信号线、各数据信号线连接，各第一扫描信号线用于输出具有不同频率的第一扫描信号，各数据信号线用于输出具有不同频率的数据信号，目标第一扫描信号线为多条第一扫描信号线中的一者，目标数据信号线为多条数据信号线中的一者，目标第一扫描信号与目标数据信号的频率正相关。

上述像素电路的驱动方法，根据像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各像素电路，由于目标第一扫描信号与目标数据信号的频率正相关，则目标数据信号的频率较低时，目标第一扫描信号也为较低频率的信号，目标数据信号的频率较高时，目标第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动像素的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。

在一个实施例中，像素电路的驱动方法包括：控制各第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至像素电路的步骤，目标第二扫描信号线为多条第二扫描信号线中的一者，目标第二扫描信号线输出信号的频率与目标数据信号线输出信号的频率成正相关。

本实施例中，通过处理电路控制各第二扫描信号线的输出状态，使目标第二扫描信号线输出信号至像素电路，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路的驱动频率。

在一个实施例中，像素电路的驱动方法包括：控制各初始化信号线的输出状态，以使目标初始化信号线输出信号至像素电路，其中，目标初始化信号线为多条初始化信号线中的一者，目标初始化信号线输出信号的频率与目标数据信号线输出信号的频率成正相关。

本实施例中，在各第一初始化晶体管的第一极分别用于接收不同频率的初始化信号的情况下，可以通过控制各初始化信号线的输出状态，以使目标初始化信号线输出信号至像素电路，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路的驱动频率。而在各第二初始化晶体管的第一极分别用于接收不同频率的初始化信号的情况下，可以通过控制各初始化信号线的输出状态，可以使发光元件的阳极的初始化速度支持像素电路的驱动频率。

在一个实施例中，像素电路的驱动方法包括：控制各发光控制信号线的输出状态，以使目标发光控制信号线输出信号至像素电路，其中，目标发光控制信号线为多条发光控制信号线中的一者，目标发光控制信号线输出信号的频率与目标数据信号线输出信号的频率成正相关。

本实施例中，通过使目标第一发光控制晶体管接收到的发光控制信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动晶体管，用于向发光元件提供驱动电流；

存储模块，所述存储模块的第一端用于接收第一电源电压，所述存储模块的第二端与所述驱动晶体管的栅极连接；

写入模块，包括多个写入晶体管，各所述写入晶体管的第一极分别用于接收不同频率的数据信号，各所述写入晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述写入晶体管的栅极分别用于接收不同频率的第一扫描信号，且各所述写入晶体管的开启速度不同，其中，目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率与接收到的所述数据信号的频率成正相关，所述目标写入晶体管为多个所述写入晶体管中的一个。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

阈值补偿模块，所述阈值补偿模块的第一端与所述驱动晶体管的第二极连接，所述阈值补偿模块的第二端与所述驱动晶体管的栅极连接，所述阈值补偿模块的控制端用于接收第一扫描信号，所述阈值补偿模块用于响应所述第一扫描信号，在数据写入阶段对所述驱动晶体管的阈值电压进行补偿；

优选地，所述阈值补偿模块包括多个补偿晶体管，各所述补偿晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述补偿晶体管的第二极与所述驱动晶体管的栅极连接，各所述补偿晶体管的栅极分别用于接收不同频率的第一扫描信号，各所述补偿晶体管的开启速度不同，其中，目标补偿晶体管与所述目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率相同，所述目标补偿晶体管为多个所述补偿晶体管中的一个。

3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一发光控制模块，所述第一发光控制模块的第一端用于接收第一电源电压，所述第一发光控制模块的第二端与所述驱动晶体管的第一极连接，所述第一发光控制模块的控制端用于接收发光控制信号，所述第一发光控制模块用于响应所述发光控制信号，在发光阶段导通；

第二发光控制模块，所述第二发光控制模块的第一端与所述驱动晶体管的第二极连接，所述第二发光控制模块的第二端与所述发光元件的阳极连接，所述第二发光控制模块的控制端用于接收发光控制信号，所述第二发光控制模块用于响应所述发光控制信号，在发光阶段导通；

优选地，第一发光控制模块包括多个第一发光控制晶体管，各所述第一发光控制晶体管的第一极分别用于接收第一电源电压，各所述第一发光控制晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述第一发光控制晶体管的栅极分别用于接收不同频率发光控制信号，各所述第一发光控制晶体管的开启速度不同，其中，目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一发光控制晶体管为多个所述第一发光控制晶体管中的一个；

第二发光控制模块包括多个第二发光控制晶体管，各所述第二发光控制晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述第二发光控制晶体管的第二极分别与所述发光元件的阳极连接，各所述第二发光控制晶体管的栅极分别用于接收不同频率的发光控制信号，各所述第二发光控制晶体管的开启速度不同，其中，所述目标第一发光控制晶体管和所述目标第二发光控制晶体管在同一时刻接收到的所述发光控制信号的频率相同，所述目标第二发光控制晶体管为多个所述第二发光控制晶体管中的一个。

4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：

第一初始化模块，所述第一初始化模块的第一端用于接收初始化信号，所述第一初始化模块的第二端与所述驱动晶体管的栅极、所述存储模块的第二端连接，所述第一初始化模块的控制端用于接收第二扫描信号，所述第一初始化模块用于响应所述第二扫描信号，对所述驱动晶体管的栅极、所述存储模块的第二端进行初始化；

第二初始化模块，所述第二初始化模块的第一端用于接收初始化信号，所述第二初始化模块的第二端与所述发光元件的阳极连接，所述第二初始化模块的控制端用于接收第三扫描信号，所述第二初始化模块用于响应所述第三扫描信号，对所述发光器件的阳极进行初始化；

优选地，第一初始化模块包括多个第一初始化晶体管，各所述第一初始化晶体管的第一极分别用于接收初始化信号，各所述第一初始化晶体管的第二极分别与所述驱动晶体管的栅极、所述存储模块的第二端连接，各所述第一初始化晶体管的栅极分别用于接收不同频率的第二扫描信号，各所述第一初始化晶体管的开启速度不同，目标第一初始化晶体管接收到的所述第二扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一初始化晶体管为多个所述第一初始化晶体管中的一个；

第二初始化模块包括多个第二初始化晶体管，各所述第二初始化晶体管的第一极分别用于接收初始化信号，各所述第二初始化晶体管的第二极分别与所述发光元件的阳极连接，各所述第二初始化晶体管的栅极分别用于接收不同频率的第三扫描信号，各所述第二初始化晶体管的开启速度不同，目标第二初始化晶体管接收到的第三扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第二初始化晶体管为多个所述第二初始化晶体管中的一个；

优选地，所述第三扫描信号与所述第二扫描信号为相同信号。

5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括：各所述第一初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第一初始化晶体管接收的所述初始化信号与所述第二扫描信号的频率成正相关；

优选地，各所述第二初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第二初始化晶体管接收的所述初始化信号与所述第三扫描信号的频率成正相关。

6.一种阵列基板，其特征在于，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及如权利要求1至5任一项所述的像素电路；

各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号。

7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：

处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关；

优选地，所述阵列基板还包括多条第二扫描信号线，所述第二扫描信号线用于输出具有不同频率的第二扫描信号；

所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为多条所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关；

优选地，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号；

所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，其中，所述目标初始化信号线为多条所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关；

优选地，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号；

所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为多条所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

8.一种阵列基板，其特征在于，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及多个像素电路；

各所述第一扫描信号线用于输出不同频率的第一扫描信号，各所述数据信号线用于输出不同频率的数据信号，每一所述像素电路分别与至少两条所述第一扫描信号线、至少两条所述数据信号线连接，所述像素电路在驱动发光元件发光的过程中，同一所述像素电路接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，所述目标第一扫描信号为各所述第一扫描信号中的一者，所述目标数据信号为各所述数据信号中的一者。

9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：

处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线用于输出所述目标第一扫描信号，所述目标数据信号线用于输出所述目标数据信号；

优选地，所述阵列基板还包括多条第二扫描信号线，各所述第二扫描信号线用于输出具有不同频率的第二扫描信号，所述像素电路分别与至少两条所述第二扫描信号线连接；

所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号的频率成正相关；

优选地，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号，所述像素电路分别与至少两条所述初始化信号线连接；

所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线与所述像素电路导通连接，其中，所述目标初始化信号线为各所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号的频率成正相关；

优选地，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号，所述像素电路分别与至少两条所述发光控制信号线连接；

所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为各所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号的频率成正相关。

10.一种像素电路的驱动方法，其特征在于，所述像素电路的驱动方法包括：

获取各所述像素电路驱动发光元件的目标频率；

根据所述像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各所述像素电路，其中，所述像素电路分别与各所述第一扫描信号线、各所述数据信号线连接，各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号与所述目标数据信号的频率正相关。

Images