CN116298792A - 等离子体诱导损伤测试结构及测试方法 - Google Patents

等离子体诱导损伤测试结构及测试方法 Download PDF

Info

Publication number
CN116298792A
CN116298792A CN202310229333.0A CN202310229333A CN116298792A CN 116298792 A CN116298792 A CN 116298792A CN 202310229333 A CN202310229333 A CN 202310229333A CN 116298792 A CN116298792 A CN 116298792A
Authority
CN
China
Prior art keywords
antenna
tested
antenna structures
induced damage
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310229333.0A
Other languages
English (en)
Inventor
常小东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202310229333.0A priority Critical patent/CN116298792A/zh
Publication of CN116298792A publication Critical patent/CN116298792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例涉及一种等离子体诱导损伤测试结构及等离子体诱导损伤测试方法；其中，测试结构包括：形成在同一衬底上的多个待测试元件；与多个待测试元件分别对应连接的多个天线结构；其中，多个天线结构分别位于不同的布线层；每相邻两天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个天线结构之间至少部分重叠；如此，减小了天线结构整体在衬底上的占用面积。

Description

等离子体诱导损伤测试结构及测试方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种等离子体诱导损伤测试结构及等离子体诱导损伤测试方法。
背景技术
在集成电路的制造过程中，通常需大量使用等离子体相关工艺，如等离子体增强化学气相沉积、等离子体刻蚀等。这些等离子体工艺中会产生游离电荷，器件在制造过程中裸露的导体表面就会收集游离电荷，如果积累了电荷的导体直接连接到器件的栅极上，就会在栅介质层形成栅极漏电流，影响半导体器件的开启电流；当积累的电荷超过一定数量时，这种栅极漏电流会损伤栅介质层，使电路失效，从而使器件甚至整个芯片的可靠性和寿命严重的降低。通常将这种情况称为等离子体诱导损伤(Plasma Induced Damage，PID)，又称为天线效应(Process Antenna Effect，PAE)。
一般情况下，芯片发生天线效应的机率由“天线比”(Antenna Ratio，AR)来衡量。天线比等于天线结构的面积(或者周长)与所相连的栅介质层的面积(或者周长)的比率。天线结构即构成所谓“天线”的导体。天线效应的产生几率和天线比成正比，即AR值越小越不容易产生天线效应。
通常在工艺的设计规则检查(Design Rules Checking，DRC)中会有专门针对天线效应进行检测的规则。根据规则基本可以确定天线结构需要设置的面积。然而，在目前常用的等离子体诱导损伤测试结构的版图中，天线结构的布局不合理，与多个待测试元件相连的多个天线结构各自占用独立面积区，导致结构整体面积极大，造成衬底区域浪费。
发明内容
有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种等离子体诱导损伤测试结构及等离子体诱导损伤测试方法。
第一方面，本申请实施例提供了一种等离子体诱导损伤测试结构，包括：
形成在同一衬底上的多个待测试元件；
与多个所述待测试元件分别对应连接的多个天线结构；
其中，多个所述天线结构分别位于不同的布线层；每相邻两所述天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个所述天线结构之间至少部分重叠。
结合本申请的第一方面，在一可选实施方式中，多个所述天线结构的面积均相等；在垂直于衬底平面的方向上，多个所述天线结构完全重叠；
或者，
多个所述天线结构中至少部分天线结构的面积不相等；在垂直于衬底平面的方向上，多个所述天线结构中具有最大面积的天线结构的投影覆盖其他天线结构的投影。
结合本申请的第一方面，在一可选实施方式中，多个所述待测试元件沿第一方向依次排列；多个所述天线结构在所述第一方向上占据的长度不小于多个所述待测试元件沿所述第一方向上排列的长度。
结合本申请的第一方面，在一可选实施方式中，还包括：沿所述第一方向上排列在多个所述待测试元件周围的多个焊盘；
多个所述天线结构在所述第一方向上占据的长度等于多个所述焊盘沿所述第一方向上排列的长度。
结合本申请的第一方面，在一可选实施方式中，多个所述待测试元件沿第一方向依次排列；各所述天线结构沿第一方向上的尺寸大于沿第二方向上的尺寸。
结合本申请的第一方面，在一可选实施方式中，各所述天线结构的延伸方向与所述第一方向平行。
结合本申请的第一方面，在一可选实施方式中，所述天线结构通过连接导线和导电通孔导电连接至对应的所述待测试元件；其中，对应于同一待测试元件的天线结构和连接导线位于同一布线层；所述导电通孔贯穿所述层间介质层，以连接所述连接导线和所述待测试元件。
结合本申请的第一方面，在一可选实施方式中，所述待测试元件包括晶体管器件；所述天线结构与所述晶体管器件的栅极导电连接。
结合本申请的第一方面，在一可选实施方式中，所述天线结构的材料包括金属和/或多晶硅。
第二方面，本申请实施例提供了一种等离子体诱导损伤测试方法，采用如第一方面中任意一项所述的等离子体诱导损伤测试结构进行测试。
本申请实施例所提供的等离子体诱导损伤测试结构及等离子体诱导损伤测试方法，其中，测试结构包括：形成在同一衬底上的多个待测试元件；与多个待测试元件分别对应连接的多个天线结构；其中，多个天线结构分别位于不同的布线层；每相邻两天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个天线结构之间至少部分重叠；如此，本申请实施例利用衬底厚度方向上的空间区域对天线结构的布局进行优化，减小了天线结构整体在衬底上的占用面积，并且不会影响测试结果的准确性，也无需增加额外的工艺成本。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为相关技术中等离子体诱导损伤测试结构的平面示意图；
图2为本申请实施例中等离子体诱导损伤测试结构的平面示意图；
图3为本申请实施例中等离子体诱导损伤测试结构的剖面示意图；
图4为本申请一可选的具体实施方式中等离子体诱导损伤测试结构的平面示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
首先，请参考图1。图1为相关技术中等离子体诱导损伤测试结构的平面示意图，为了清晰地示出待测试元件(请参考图中111……11n)、天线结构(请参考图中121……12n)、焊盘(请参考图中141……14m)、连接导线(请参考图中151……15n)，图中省略了层间介质层绝缘等其他结构。其中，n和m均为大于1的正整数。如图所示，多个天线结构分别与多个待测试元件对应连接，比如图中第一天线结构121通过第一连接导线151与第一待测试元件111导电连接，第二天线结构122通过第二连接导线152与第二待测试元件112导电连接，以此类推，这里不详细展开。而每个天线结构均布置在对应的待测试元件的一侧，各自占用独立的面积区。天线结构整体占用的面积至少等于各天线结构占用的面积之和，从而导致等离子体诱导损伤测试结构整体面积极大，衬底面积被等离子体诱导损伤测试结构占用过多势必造成难以在衬底上布置更多的其他元器件。
其中，面积均指平行于衬底平面方向上的面积。
基于此，本申请实施例提供了一种等离子体诱导损伤测试结构，请参考图2和图3，该等离子体诱导损伤测试结构包括：形成在同一衬底100上的多个待测试元件(请参考图中111、112、113……11n；其中，n为大于1的正整数)；与多个待测试元件分别对应连接的多个天线结构(请参考图中121、122、123……12n)；多个天线结构分别位于不同的布线层；每相邻两天线结构之间通过层间介质层(请参考图中131、132、133……13n-1)绝缘隔离；在垂直于衬底平面的方向上，多个天线结构之间至少部分重叠。
在本申请各实施例中，“衬底”一词是指在上面添加后续材料层的载体。衬底100可以包括很宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等；或者，衬底100可以由非导电材料，例如，玻璃、塑料或者蓝宝石晶圆等形成。
衬底100可以包括用于形成待测试元件、天线结构以及其他半导体器件的上表面，和与上表面相对的下表面。在忽略上表面和下表面的平整度的情况下，定义垂直衬底100上表面和下表面的方向为第三方向。第三方向也可以称为衬底100的厚度方向。而衬底100的上表面和下表面所在的面，或者严格意义上讲衬底厚度方向上的中心面，即确定为衬底平面；平行衬底平面的方向即为沿衬底平面方向。在衬底平面方向上定义两彼此相交的第一方向和第二方向；第一方向和第二方向例如为彼此垂直的两个方向。
待测试元件可以包括电容器或晶体管器件等。电容器的优点是结构简单，但通常需要占用极大的面积，并且由于在进行C-V测试时厚氧化层上天线结构电容的并联，增加了分析栅介质层电容信号的困难。晶体管器件使用的测试方法一般具有较为灵敏的侦测能力，同时也能提供天线效应对实际元器件造成的损坏的情况。
在一可选的具体实施方式中，待测试元件包括晶体管器件。天线结构与晶体管器件的栅极导电连接。
其中，晶体管器件具体可以为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)器件。
晶体管器件包括栅极、源极和漏极。栅极、源极和漏极可以分别与一焊盘导电连接。例如，第一待测试元件111的源极连接至第一焊盘141，漏极连接至第二焊盘142，栅极连接至第三焊盘143；第二待测试元件112的源极连接至第四焊盘144，漏极连接至第五焊盘145，栅极连接至第六焊盘146；第三待测试元件113的源极连接至第七焊盘147，漏极连接至第八焊盘148，栅极连接至第九焊盘149……第n待测试元件11n的源极连接至第m-2焊盘14m-2，漏极连接至第m-1焊盘14m-1，栅极连接至第m焊盘14m。
此外，在该具体实施方式中，还可以包括与晶体管器件的栅极并联连接的保护二极管。通过并列保护二极管，当有净电荷积累时，净电荷可以经过保护二极管直接流到衬底中去，从而保护了栅介质层。
在该具体实施方式中，天线比AR大约等于50K；各天线结构的面积大约等于50Kμm2。
天线结构一般可分为面积型(Area-Intensive)和边长型(Edge-Intensive)。其中，面积型是指以整个天线面来收集净电荷，而边长型的收集区的大小是与边长成正比。
本具体实施方式中的天线结构为面积型天线结构。
天线结构也可以称为导体结构。天线结构的材料可以与布线层的材料相同，并且天线结构具体可以为布线层中的一个图案化区域。当然，天线结构的材料也可以与布线层的材料不同，例如布线层的材料为金属，而天线结构的材料为多晶硅。
在一可选的具体实施方式中，天线结构的材料包括金属和/或多晶硅。
层间介质层的材料例如为氧化硅等常用的绝缘材料，本申请对此不做具体限定。
每相邻两天线结构之间通过层间介质层绝缘隔离；各天线结构之间无导电通孔导通。如此，虽然将各天线结构重叠或部分重叠设置，但通过层间介质层保证了各天线结构之间彼此隔绝，从而保证了测试结果不受影响。
请参考图2和图3。作为一种可选的具体实施方式，多个天线结构的面积均相等；在垂直于衬底平面的方向上，即图中第三方向上，多个天线结构完全重叠。
可以理解地，如果将多个天线结构作为一个整体，将其在衬底平面上占据的区域称为导体堆叠区(或天线结构堆叠区)，那么在导体堆叠区内有多层等面积的天线结构沿第三方向堆叠设置。各天线结构的面积等于导体堆叠区的面积。
可以理解地，假设本具体实施方式中各天线结构的面积与相关技术中各天线结构的面积相等，均为a；那么相关技术中导体堆叠区的面积至少为n*a；而在保持各天线结构的面积不变的情况下，本具体实施方式通过将各天线结构以完全重叠的方式堆叠设置，将导体堆叠区的面积缩小为a。换言之，本具体实施方式中导体堆叠区的面积仅为相关技术中导体堆叠区的面积的1/n，极大地节省了对衬底面积的占用。
请参考图4。作为另一种可选的具体实施方式，多个天线结构中至少部分天线结构的面积不相等；在垂直于衬底平面的方向上，即图中第三方向上，多个天线结构中具有最大面积的天线结构的投影覆盖其他天线结构的投影。
图4中以多个天线结构包括面积不相等的第i天线结构12i、第j天线结构12j和第h天线结构12h为例(其中，i、j、h均为大于等于1且小于等于n的正整数，i、j、h互不相等)，第i天线结构12i为所有天线结构中具有最大面积的天线结构，第j天线结构12j和第h天线结构12h的面积均小于第i天线结构12i的面积。应当说明，这里仅以第j天线结构12j和第h天线结构12h作为多个天线结构中除第i天线结构12i以外的其他天线结构中的两个代表示出，多个天线结构中显然还可以包括图4未示出的其他天线结构，且其他天线结构的面积可以小于第i天线结构12i的面积，也可以等于第i天线结构12i的面积。则沿第三方向，第i天线结构12i的投影覆盖其他天线结构的投影。
可以理解地，如果将多个天线结构作为一个整体，将其在衬底平面上占据的区域称为导体堆叠区(或天线结构堆叠区)，那么在导体堆叠区内有多层天线结构沿第三方向堆叠设置。导体堆叠区的面积等于具有最大面积的天线结构的面积。
请继续参考图2。可选的，多个待测试元件(111、112、113……11n)沿第一方向依次排列；多个天线结构121-12n在第一方向上占据的长度L1不小于多个待测试元件111-11n沿第一方向上排列的长度L2。
其中，定义多个待测试元件中排列在第一方向上的两端的两个待测试元件分别为第一待测试元件111和第n待测试元件11n，则L2指的是从第一待测试元件111的远离第n待测试元件11n的一侧(如图中111的左侧)到第n待测试元件11n的远离第一待测试元件111的一侧(如图中11n的右侧)之间的距离。
而L1指的是将多个天线结构作为一个整体，该整体在衬底平面上占据的区域在第一方向上的长度。在多个天线结构的面积均相等的具体实施方式中，L1等于任一天线结构在第一方向上的长度。
进一步可选地，等离子体诱导损伤测试结构还包括：沿第一方向上排列在多个待测试元件111-11n周围的多个焊盘141-14m；多个天线结构121-12n在第一方向上占据的长度L1等于多个焊盘141-14m沿第一方向上排列的长度L3。
可以理解地，多个待测试元件中的每一待测试元件与多个焊盘中的至少一焊盘导电连接。定义多个焊盘中排列在第一方向上的两端的两个焊盘分别为第一焊盘141和第m焊盘14m，则L3指的是从第一焊盘141的远离第m焊盘14m的一侧(如图中141的左侧)到第m焊盘14m的远离第一焊盘141的一侧(如图中14m的右侧)之间的距离。第一焊盘141位于第一待测试元件111的远离第n待测试元件11n的一侧(如图中111的左侧)；第m焊盘14m位于第n待测试元件11n的远离第一待测试元件111的一侧(如图中11n的右侧)。
请参考图2和图4。可选的，多个待测试元件沿第一方向依次排列；各天线结构沿第一方向上的尺寸大于沿第二方向上的尺寸。
可以理解地，通过延长导体堆叠区在第一方向上的尺寸，从而在天线结构面积恒定的情况下，缩小了导体堆叠区在第二方向上的尺寸，从而缩小了导体堆叠区在第二方向上的占用面积，使得在导体堆叠区的远离待测试元件的一侧布置更多的元器件结构成为可能。
可选地，各天线结构的延伸方向与第一方向平行。如此，避免倾斜设置带来的面积损耗。
请继续参考图2。可选的，天线结构121-12n通过连接导线(请参考图中151、152、153……15n)和导电通孔(图中未示出)导电连接至对应的待测试元件111-11n；其中，对应于同一待测试元件的天线结构和连接导线位于同一布线层；导电通孔贯穿层间介质层，以连接对应的连接导线和待测试元件。
具体地，以第一待测试元件111为例，第一待测试元件111和第一天线结构121在衬底100上位于不同的层。第一待测试元件111的栅极可以先通过导电通孔连接至第一天线结构121所在的层，再通过与第一天线结构121同层的第一连接导线151连接至第一天线结构121，从而实现互联和导通。类似地，其他待测试元件的栅极也分别通过不同的导电通孔连接至对应的天线结构所在的层，再通过对应的连接导线连接至对应的天线结构。需要说明的是，各待测试元件之间不互通，不影响原测试结果。
如此，本申请实施例利用衬底厚度方向上的空间区域对天线结构的布局进行优化，减小了天线结构整体在衬底上的占用面积，并且不会影响测试结果的准确性，也无需增加额外的工艺成本。
在此基础上，本申请实施例还提供了一种等离子体诱导损伤测试方法，采用上述任意一实施例或实施方式中的等离子体诱导损伤测试结构进行测试。
需要说明的是，本申请提供的等离子体诱导损伤测试方法实施例与等离子体诱导损伤测试结构实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。

Claims (10)

1.一种等离子体诱导损伤测试结构，其特征在于，包括：
形成在同一衬底上的多个待测试元件；
与多个所述待测试元件分别对应连接的多个天线结构；
其中，多个所述天线结构分别位于不同的布线层；每相邻两所述天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个所述天线结构之间至少部分重叠。
2.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，
多个所述天线结构的面积均相等；在垂直于衬底平面的方向上，多个所述天线结构完全重叠；
或者，
多个所述天线结构中至少部分天线结构的面积不相等；在垂直于衬底平面的方向上，多个所述天线结构中具有最大面积的天线结构的投影覆盖其他天线结构的投影。
3.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，多个所述待测试元件沿第一方向依次排列；多个所述天线结构在所述第一方向上占据的长度不小于多个所述待测试元件沿所述第一方向上排列的长度。
4.根据权利要求3所述的等离子体诱导损伤测试结构，其特征在于，还包括：沿所述第一方向上排列在多个所述待测试元件周围的多个焊盘；
多个所述天线结构在所述第一方向上占据的长度等于多个所述焊盘沿所述第一方向上排列的长度。
5.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，多个所述待测试元件沿第一方向依次排列；各所述天线结构沿第一方向上的尺寸大于沿第二方向上的尺寸。
6.根据权利要求3至5中任意一项所述的等离子体诱导损伤测试结构，其特征在于，各所述天线结构的延伸方向与所述第一方向平行。
7.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，所述天线结构通过连接导线和导电通孔导电连接至对应的所述待测试元件；其中，对应于同一待测试元件的天线结构和连接导线位于同一布线层；所述导电通孔贯穿所述层间介质层，以连接所述连接导线和所述待测试元件。
8.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，所述待测试元件包括晶体管器件；所述天线结构与所述晶体管器件的栅极导电连接。
9.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，所述天线结构的材料包括金属和/或多晶硅。
10.一种等离子体诱导损伤测试方法，其特征在于，采用如权利要求1至9中任意一项所述的等离子体诱导损伤测试结构进行测试。
CN202310229333.0A 2023-03-06 2023-03-06 等离子体诱导损伤测试结构及测试方法 Pending CN116298792A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310229333.0A CN116298792A (zh) 2023-03-06 2023-03-06 等离子体诱导损伤测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310229333.0A CN116298792A (zh) 2023-03-06 2023-03-06 等离子体诱导损伤测试结构及测试方法

Publications (1)

Publication Number Publication Date
CN116298792A true CN116298792A (zh) 2023-06-23

Family

ID=86790042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310229333.0A Pending CN116298792A (zh) 2023-03-06 2023-03-06 等离子体诱导损伤测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN116298792A (zh)

Similar Documents

Publication Publication Date Title
US7692274B2 (en) Reinforced semiconductor structures
KR101266079B1 (ko) 적층형 ｉｃ들을 위한 정전기적 방전（ｅｓｄ）실딩
US8237160B2 (en) Probe pad on a corner stress relief region in a semiconductor chip
US8470705B2 (en) Chip pad resistant to antenna effect and method
US8330254B2 (en) Semiconductor device
US7382038B2 (en) Semiconductor wafer and method for making the same
US7667279B2 (en) Semiconductor device
US8217394B2 (en) Probe pad on a corner stress relief region in a semiconductor chip
CN109904144B (zh) 具有测试键结构的半导体晶元
US20100001412A1 (en) Bond pad structure
US7615781B2 (en) Semiconductor wafer and semiconductor device, and method for manufacturing same
CN100394588C (zh) 带有内置单片温度传感器的集成电路器件
US7851864B2 (en) Test structure of a semiconductor device and semiconductor device
CN108155155B (zh) 半导体结构及其形成方法
US9716087B1 (en) Semiconductor electrostatic discharge protection circuit, ESD protection semiconductor device, and layout structure of ESD protection semiconductor device
KR101475350B1 (ko) 이온 감응형 전계 효과 트랜지스터를 위한 정전기 방전 보호
US20200303268A1 (en) Semiconductor device including residual test pattern
CN116298792A (zh) 等离子体诱导损伤测试结构及测试方法
JP2013074113A (ja) 半導体装置および半導体装置の製造方法
US7768004B2 (en) Semiconductor device including chips with electrically-isolated test elements and its manufacturing method
CN104425605B (zh) 检测结构及其形成方法、检测方法
CN113497002B (zh) Pid测试结构及半导体测试结构
CN113437047B (zh) 半导体器件的测试结构及其制作方法以及存储器
CN113097091B (zh) 一种半导体结构及其制造方法
CN113823576B (zh) 一种半导体测试结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination