CN116266600A - 一种半导体外延的实现方法及半导体器件 - Google Patents

一种半导体外延的实现方法及半导体器件 Download PDF

Info

Publication number
CN116266600A
CN116266600A CN202111552193.8A CN202111552193A CN116266600A CN 116266600 A CN116266600 A CN 116266600A CN 202111552193 A CN202111552193 A CN 202111552193A CN 116266600 A CN116266600 A CN 116266600A
Authority
CN
China
Prior art keywords
semiconductor
sub
epitaxial layer
etching
semiconductor island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111552193.8A
Other languages
English (en)
Inventor
杨瑞坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN202111552193.8A priority Critical patent/CN116266600A/zh
Publication of CN116266600A publication Critical patent/CN116266600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体外延的实现方法，包括：在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接；通过外延工艺，在所述半导体岛状结构表面形成第一外延层；在所述第一外延层表面形成介质层；去除所述半导体岛状结构之间沟槽开口处的所述介质层；通过外延工艺于所述开口处形成第二外延层，将所述开口封闭。本发明提供的半导体外延的实现方法通过固定阵列排布的半导体岛状结构的上部，减少了后续外延步骤时产生的工艺缺陷，提高了半导体器件的性能。

Description

一种半导体外延的实现方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体外延的实现方法及半导体器件。
背景技术
在半导体器件的形成过程中，往往需要对半导体衬底进行刻蚀、离子注入、外延等工艺。以图像传感器为例，图像传感器感光区的光电二极管用于将光信号转换为电信号，其中感光单元便可通过离子注入或外延等方式形成。
图像传感器感光单元的传统工艺是通过离子注入的方式形成PN结或PIN结。在像素尺寸不断降低的情况下，为了让每个像素继续提供与原来大尺寸像素类似的性能（特别是满阱容量），像素中感光区域的N型掺杂深度必须随之增加，以保持适当的感光体积。然而，随着感光区域注入深度的增加，像素间的P型隔离也要求越来越深，那么进行隔离P型掺杂的注入能量也必须增加。为了保证在非隔离区域对高能量P型掺杂离子的阻挡，所使用的抗蚀剂掩膜厚度也要增加。该掩膜在显影和离子注入等步骤中很容易发生倾斜，导致在后续工艺中像素区或者隔离区无法达到正常离子注入的效果，从而影响最终图像传感器的性能。 2009年的专利CN101677079B中就提到了这个问题，在该专利中采用了多个离子注入掩膜以尝试解决，但是这种方案的工艺过于复杂，成本较高，不适于实际应用。另外，离子注入也有其他缺点，例如产生的缺陷过多、注入的掺杂离子分布不均匀等，而且离子注入需要结合高温退火工艺来修复缺陷，容易损伤已经形成的逻辑器件。
一种图像传感器感光单元的新型工艺是通过深沟槽蚀刻和选择性外延来形成PN结或PIN结，如专利 CN204632760U和CN113224093A都有提及。选择性外延因其反应温度范围广（可以达到400℃~1150℃）、掺杂浓度可控（一般为1013~1021 at/cc）、掺杂类型灵活（N型、P型均可）、缺陷少等优势而得到广泛的应用。这种方案在需要首先对半导体衬底进行深沟槽刻蚀，然后进行选择性外延生长P型或N型半导体材料。这种方案可以精细控制PN结的尺寸，实现侧向PN结结构，而且掺杂浓度均匀可控。但是该方法也有一定的缺点：
1、在外延生长时必须从深沟槽底部往上生长，否则容易发生晶格错位，同时用于隔离像素单元的深沟槽交叉处线宽较大（如图1所示，沟槽交叉处线宽AC的长度大于沟槽线宽AB），外延生长时容易形成空洞，并引起外延层界面处位错。此位错会进一步导致后续外延生长过程的缺陷，从而影响在该区域布置的器件的性能及良率；
2、若进行外延工艺时直接从底部向上填满深沟槽，由于深沟槽中间没有空隙，难以达到像素间光学隔离的效果；
3、若采用外延工艺从深沟槽上方直接封住槽口，虽然可以形成深沟槽内空隙达到像素单元的光学隔离，但是由于外延不是从底部开始生长，也会产生一些位错缺陷，进而影响后续传感器性能；
4、前面1、2两种方案中，无论哪一种，在做背照式图像传感器像素单元隔离深沟槽工艺中，背部深沟槽隔离不容易对准像素单元的正面隔离区域，这样会造成隔离区域偏差，像素单元性能受影响。
发明内容
本发明的目的在于提供一种半导体外延的实现方法，具体地，该方法包括：
在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接；
通过外延工艺，在所述半导体岛状结构表面形成第一外延层；
在所述第一外延层表面形成介质层；
去除所述半导体岛状结构之间沟槽开口处的所述介质层；
通过外延工艺于所述开口处形成第二外延层，将所述开口封闭。
进一步地，所述介质层包括一种或多种子介质层的组合。
进一步地，所述介质层包括第一子介质层和第二子介质层。
进一步地，所述第一子介质层为氧化硅；所述第二子介质层为氮化硅或氮氧化硅。
进一步地，所述第二子介质层为氮化硅，通过调整所述氮化硅生长工艺，使所述氮化硅带负电荷，对所述半导体岛状结构之间沟槽的侧壁产生钉扎。
进一步地，所述介质层作为半导体衬底背面减薄工艺的停止层。
进一步地，所述半导体岛状结构为多边形。
进一步地，各所述半导体岛状结构至少上部之间通过位于所述多边形角处的连接结构相互连接，以减少后续外延工艺产生的缺陷。
进一步地，所述半导体岛状结构为四边形，各所述半导体岛状结构至少上部之间通过位于所述四边形四角处的连接结构相互连接，以减少后续外延工艺产生的缺陷。
进一步地，在刻蚀所述半导体衬底的过程中，通过控制刻蚀的工艺条件，使所述连接结构底部悬空，形成悬梁连接结构。
进一步地，在刻蚀所述半导体衬底的过程中，形成所述悬梁连接结构后，继续刻蚀所述半导体衬底，使所述半导体岛状结构后续部分截面大小保持不变。
进一步地，所述形成悬梁连接结构包括：
刻蚀所述半导体衬底，形成所述半导体岛状结构和所述连接结构，所述连接结构两侧的沟槽互不连通；
通过侧向同性刻蚀，使所述连接结构两侧的沟槽宽度增大，形成所述悬梁连接结构。
进一步地，所述半导体外延的实现方法用于形成图像传感器，所述半导体岛状结构用于形成像素单元。
进一步地，所述第一外延层中至少包括与所述半导体岛状结构掺杂离子类型相反的子外延层，以形成所述像素单元的PN结结构。
进一步地，所述形成第一外延层包括：
在所述半导体岛状结构侧壁表面外延低掺杂或本征半导体，形成所述第一外延层的第一子外延层；
在所述第一子外延层表面外延形成与所述半导体岛状结构掺杂离子类型相反的第二子外延层，以形成所述像素单元的PN结结构。
进一步地，所述在所述半导体岛状结构侧壁表面进行外延形成第一外延层包括：
在所述半导体岛状结构侧壁表面外延第一掺杂类型的半导体材料，形成所述第一外延层的第三子外延层；
刻蚀去除所述半导体岛状结构之间的沟槽底面的所述第三子外延层并刻蚀加深沟槽的深度；
在所述第三子外延层表面外延低掺杂或本征半导体，形成第四子外延层；
在所述第四子外延层表面外延与所述第一掺杂类型相反的半导体材料，形成第五子外延层，以形成所述像素单元的PN结结构。
进一步地，对所述连接结构两侧的沟槽进行后处理，使所述悬梁连接结构底部平滑。
进一步地，所述半导体岛状结构为四边形时，所述连接结构为X形或四角相连的环状结构。
进一步地，在所述继续刻蚀所述半导体衬底之前，还包括步骤：
在所述半导体岛状结构和所述连接结构的侧壁表面形成第一保护介质层，以在继续刻蚀时保护所述连接结构。
进一步地，所述使所述连接结构底部悬空，形成悬梁连接结构包括：
刻蚀所述半导体衬底形成，形成所述半导体岛状结构和所述连接结构，所述连接结构底部不连通；
在所述半导体岛状结构和所述连接结构的侧壁表面形成第二保护介质层，以在继续刻蚀时保护所述连接结构；
继续刻蚀，使所述连接结构两侧的沟槽通过侧向同性刻蚀，使所述连接结构两侧的沟槽宽度增大，形成所述悬梁连接。
在所述半导体岛状结构和所述连接结构的侧壁表面形成第二保护介质层，以在继续刻蚀时保护所述连接结构。
本发明还提供了一种半导体器件，在形成过程中采用如前述的半导体外延的实现方法。
本发明通过上述方案，提出了一种新的半导体外延的实现方法，并结合该方案形成图像传感器。首先，本发明通过独特的结构设计，在刻蚀过程中保证半导体岛状结构至少上部之间有一定程度的互连结构，特别是悬梁连接结构，这样既可以实现在深沟槽内外延出侧向PN结结构，保留光学隔离的缝隙结构。又由于半导体岛状结构互相连接，所以在后续外延工艺中，岛状结构之间不存在晶格失配，所以在后续外延封闭沟槽顶部时，大幅减少封闭沟槽时外延生长的缺陷，有效地减少了图像传感器的暗电流和白点。其次，本发明在对深沟槽进行外延填充的时候，在槽内保留缝隙，该缝隙在后续晶圆背部减薄过程中会被打开，可以直接形成用于隔离像素单元光学串扰的背部沟槽。由于图像传感器的感光单元的侧向PN结结构和用于隔离像素单元光学串扰的背部沟槽是通过一次曝光工艺形成的，具有自对准的特性，因此能够最大限度地增大图像传感器像素单元的尺寸，解决了传统方案中采用多步曝光工艺带来的对准难题。再次，本发明在深沟槽外延中先形成高浓度的N型外延层，再形成本征或低掺杂外延层，然后再进行高浓度的P型外延层。此结构在可以降低PN结耗尽电压的同时保持像素单元的满阱容量（FWC）不变；或者在保持PN结耗尽电压不变的情况下，大幅度增加像素单元的满阱容量。最后，在本发明优选方案中可以进行精细的外延工艺控制，可在图像传感器等应用中控制PN结的尺寸，而且掺杂浓度均匀可控。同时可在形成栅极的逻辑器件之前形成类似图像传感器的感光单元等结构，能够避免高温外延对器件造成的损伤。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为现有方案中沟槽交错处线宽不一致示意图；
图2为本发明中的半导体外延方法应用的结构示意图；
图3~图5为本发明中半导体岛状结构和连接结构在不同实施例中得结构示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
本发明本发明的目的在于提供一种半导体器件中对准标记形成方法，具体地，该方法包括以下步骤：
步骤S100：在半导体器件的栅极形成之前，刻蚀半导体衬底100形成阵列排布的半导体岛状结构200，且各所述半导体岛状结构200至少上部之间通过至少一处连接结构210相互连接；
步骤S200：通过外延工艺，在所述半导体岛状结构200表面形成第一外延层220；
步骤S300：在所述第一外延层220表面形成介质层230；
步骤S400：去除所述半导体岛状结构200之间沟槽开口处的所述介质层230；
步骤S500：通过外延工艺于所述开口处形成第二外延层240，将所述开口封闭。
如图2所示为根据图4标识的不同截面方向的结构示意图。其中，介质层230能够控制外延工艺的封口位置以及中空间隙的深度。优选地，步骤S300中形成的所述介质层230可以包括一种或多种子介质层的组合。例如，在一种实施例中，介质层230包括第一子介质层231和第二子介质层232。进一步地，所述第一子介质层231可以为氧化硅；所述第二子介质层232可以为氮化硅或氮氧化硅。
进一步地，若所述第二子介质层232为氮化硅，可以通过调整所述氮化硅生长工艺，使所述氮化硅带负电荷，对所述半导体岛状结构200之间沟槽的侧壁产生钉扎。
在一种可选的实施方式中，由于材质差异，所述第二子介质层232还可以在半导体衬底100进行背面减薄工艺时作为减薄停止层。
具体地，在可选的实施方式中，如图2所示，可以首先于所述半导体衬底100上形成硬掩模层110；以此根据预设的光刻图形，刻蚀所述硬掩模层110；进而按照所述硬掩模层110对所述半导体衬底100进行刻蚀，形成所述半导体岛状结构200和所述连接结构210。
优选地，半导体衬底100可以由第一衬底1001和第二衬底1002两部分组成，一般可以选择N型掺杂的第一衬底1001和P型掺杂的第二衬底1002形成半导体衬底。
优选地，刻蚀时可以采用电感耦合等离子刻蚀或电容耦合等离子体刻蚀，首先打开硬掩膜层110（通常为硅化物，例如氧化硅或氮化硅），之后可以通过多次重复执行的循环刻蚀，通过调整多次循环中每个阶段单次循环的参数实现对半导体岛状结构200之间的沟槽形貌控制。优选地，在一次单次循环中至少包括一次刻蚀过程和一次沉积过程。可以通过单次循环的周期、单次循环中刻蚀过程时间占比、刻蚀腔室压力等参数对刻蚀过程进行调节。
优选地，在单次循环中可以采用SF6、O2、SiF4等气体对半导体衬底100进行刻蚀，气体流量优选为200~2000SCCM ，单次循环中的沉积过程气体优选的是含氟、碳、氢的化合物，如：C4F8、CHF3等。
如图3所示，在优选的实施方式中，半导体岛状结构200可以为多边形。优选地，连接结构210可以从各所述半导体岛状结构200的角处延伸，即各所述半导体岛状结构200至少上部之间通过位于所述多边形角处的连接结构210相互连接。
进一步地，如图4、图5所示，半导体岛状结构200为四边形，各所述半导体岛状结构200至少上部之间通过位于所述四边形四角处的连接结构210相互连接。连接结构210可以为X形或四角相连的环状结构。
如图4所示，各半导体岛200之间通过连接结构210相互连接，连接结构210至少位于半导体岛200的上部，根据实际需要，半导体岛200可以从上至下均通过连接结构210互相连通。
在可选的实施方式中，如图2（B-B’）所示，在刻蚀所述半导体衬底100的过程中，通过控制刻蚀的工艺条件，可以使所述连接结构210底部悬空，即各半导体岛200 之间只有上部互相连通，即通过悬梁连接结构211连接。
优选地，在形成悬梁连接结构211时，可以先刻蚀所述半导体衬底100，形成所述半导体岛状结构200和所述连接结构210，此时，所述连接结构210两侧的沟槽互不连通；之后，通过侧向同性刻蚀，使所述连接结构210两侧的沟槽宽度增大，形成所述悬梁连接结构211。即拓宽沟槽的底部或中部，使连接结构210两侧的沟槽底部互相连通，从而使连接结构210悬空。之后，再于半导体岛状结构表面形成第一外延层220以及后续结构。优选地，沟槽的横截面可以为类似梯形或碗形的结构。
其中，优选地，所述侧向同性刻蚀过程包括具有各向同性的干法刻蚀或湿法刻蚀。在实际操作过程中，可以先通过干法刻蚀形成具有各向同性刻蚀能力的等离子体，再采用该等离子体对所述半导体岛状结构200和所述连接结构210的侧壁进行刻蚀，直至所述连接结构底部连通，形成悬梁连接结构211。
在可选的实施方式中，可以采用化学干法刻蚀工艺进行刻蚀，这种刻蚀方式对硅和氧化硅有较高的选择比，刻蚀速率一般选择为30~300 A/min，温度不超过135℃。化学干法刻蚀工艺可以修复之前工艺带来的等离子体损伤，并优化沟槽表面的粗糙度。
在另一种可选的实施方式在，也可以采用湿法刻蚀的方式实现外延层侧壁的各向同性刻蚀，优选地，可以采用氢氟酸、硝酸、氨水等溶液对所述半导体岛状结构200和所述连接结构210的侧壁进行湿法刻蚀。刻蚀温度优选为20~40℃，可根据需要刻蚀的厚度调整刻蚀时间。
在另一种可选的实施方式中，在刻蚀所述半导体衬底100的过程中，先通过刻蚀形成所述悬梁连接结构211，再继续刻蚀所述半导体衬底100，使所述半导体岛状结构200的后续部分截面大小保持不变，形成梯形与矩形的组合结构。即先刻蚀形成较浅的沟槽，并形成悬梁连接结构211，再继续刻蚀半导体衬底100使沟槽变深，如图2中按照图4中虚线AA’的截面示意图。优选地，在此种方式之中，可先于所述半导体岛状结构200和连接结构210侧壁形成第一保护介质层215，以在继续刻蚀时保护所述连接结构210。
在另一种可选的实施方式中，优选地，可以先刻蚀所述半导体衬底100形成所述半导体岛状结构200和所述连接结构210，所述连接结构210底部不连通；之后，在所述半导体岛状结构200和所述连接结构210的侧壁表面形成第二保护介质层216，以在继续刻蚀时保护所述连接结构210；在此之后，可以继续刻蚀，使所述连接结构210两侧的沟槽通过侧向同性刻蚀，使所述连接结构210两侧的沟槽宽度增大，形成所述悬梁连接结构211。
优选地，经过上述方案形成的悬梁连接结构211底部往往比较尖锐，在此基础上，可以在后续工艺中对所述连接结构210两侧的沟槽进行后处理，使所述悬梁连接结构211的底部平滑，有利于后续外延层填充，如图2（B-B’）所示。通过平滑悬链连接结构211的底部可以有效清除刻蚀过程中产生的副产物，并去除表面的介质层、硬掩膜等。后处理时优选地可以采用氢氟酸、双氧水、氨水、盐酸等化学试剂的混合溶液进行湿法刻蚀，刻蚀时间优选为30~300秒，刻蚀温度优选为20~ 40℃。
可选地，所述第一外延层220中可以至少包括与所述半导体岛状结构200掺杂离子类型相反的子外延层，子外延层与半导体岛状结构200可以形成所述像素单元的PN结结构，也实现像素单元之间的电学隔离。
具体地，在可选的实施方式中，刻蚀形成如图2所示（C-C’）的半导体岛状结构200之后，所述通过至少一次外延工艺形成第一外延层220包括：
先于所述半导体岛状结构200侧壁表面外延低掺杂或本征半导体，形成所述第一外延层220的第一子外延层221；之后，在所述第一子外延层221表面外延形成与所述半导体岛状结构200掺杂离子类型相反的第二子外延层222，以形成所述像素单元的PN结结构。第一子外延层221可以在PN结中实现缓冲，如图2（C-C’）所示。
在此基础上，进一步地，在刻蚀形成半导体岛状结构200之后，还可以通过以下步骤形成第一外延层220：
首先于所述半导体岛状结构200的侧壁表面外延第一掺杂类型（即P型或N型）的半导体材料，形成所述第一外延层220的第三子外延层223；之后，刻蚀去除所述半导体岛状结构200之间的沟槽底面的所述第三子外延层223，并刻蚀加深沟槽的深度；
在所述第三子外延层223表面外延低掺杂或本征半导体，形成第四子外延层224，如图2所示；
在所述第四子外延层224表面外延与所述第一掺杂类型相反（即与第三子外延层223的掺杂离子类型相反）的半导体材料，形成第五子外延层225，从而第五子外延层225与第三子外延层223可以形成所述像素单元的PN结结构，。
在可选的实施方式中，为了使连接结构210中也实现半导体岛状结构200之间的电学隔离，可以通过离子注入的方式在连接结构210中注入与所述半导体岛状结构200掺杂离子类型相反的半导体离子，或在优选的方案中，控制所述连接结构210的线宽，在外延第一外延层220之后通过热处理将与所述半导体岛状结构200掺杂离子类型相反的半导体离子扩散至所述连接结构210中。
本发明还提供了一种半导体器件，适于在形成过程中采用如前述的半导体外延的实现方法。所述半导体器件可以为图像传感器，其中半导体岛状结构可以作为图像传感器的像素单元，之后形成像素单元之间的光学隔离和电学隔离。
本发明通过上述方案，提出了一种新的半导体外延的实现方法，通过独特的结构设计，在刻蚀过程中保证半导体岛状结构至少上部之间有一定程度的互连结构，以减少后续外延工艺中，特别是深沟槽交界处生长产生的缺陷，有效的减少了图像传感器的暗电流和白点。另一方面，在本发明优选方案中可以进行精细的外延工艺控制，可在图像传感器等应用中控制PN结的尺寸，而且掺杂浓度均匀可控。同时可在形成栅极的逻辑器件之前形成类似图像传感器的感光单元等结构，能够避免高温外延对器件造成的损伤。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一、第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (21)

1.一种半导体外延的实现方法，其特征在于，包括：
在半导体器件的栅极形成之前，刻蚀半导体衬底形成阵列排布的半导体岛状结构，且各所述半导体岛状结构至少上部之间通过至少一处连接结构相互连接；
通过外延工艺，在所述半导体岛状结构表面形成第一外延层；
在所述第一外延层表面形成介质层；
去除所述半导体岛状结构之间沟槽开口处的所述介质层；
通过外延工艺于所述开口处形成第二外延层，将所述开口封闭。
2.如权利要求1所述的半导体外延的实现方法，其特征在于，所述介质层包括一种或多种子介质层的组合。
3.如权利要求2所述的半导体外延的实现方法，其特征在于，所述介质层包括第一子介质层和第二子介质层。
4.如权利要求3所述的半导体外延的实现方法，其特征在于，所述第一子介质层为氧化硅；所述第二子介质层为氮化硅或氮氧化硅。
5.如权利要求3所述的图像传感器的形成方法，所述第二子介质层为氮化硅，其特征在于，通过调整所述氮化硅生长工艺，使所述氮化硅带负电荷，对所述半导体岛状结构之间沟槽的侧壁产生钉扎。
6.如权利要求1所述的半导体外延的实现方法，其特征在于，所述介质层作为半导体衬底背面减薄工艺的停止层。
7.如权利要求1所述的半导体外延的实现方法，其特征在于，所述半导体岛状结构为多边形。
8.如权利要求7所述的半导体外延的实现方法，其特征在于，各所述半导体岛状结构至少上部之间通过位于所述多边形角处的连接结构相互连接，以减少后续外延工艺产生的缺陷。
9.如权利要求8所述的半导体外延的实现方法，其特征在于，所述半导体岛状结构为四边形，各所述半导体岛状结构至少上部之间通过位于所述四边形四角处的连接结构相互连接，以减少后续外延工艺产生的缺陷。
10.如权利要求1所述的半导体外延的实现方法，其特征在于，在刻蚀所述半导体衬底的过程中，通过控制刻蚀的工艺条件，使所述连接结构底部悬空，形成悬梁连接结构。
11.如权利要求10所述的半导体外延的实现方法，其特征在于，在刻蚀所述半导体衬底的过程中，形成所述悬梁连接结构后，继续刻蚀所述半导体衬底，使所述半导体岛状结构后续部分截面大小保持不变。
12.如权利要求10所述的半导体外延的实现方法，其特征在于，所述形成悬梁连接结构包括：
刻蚀所述半导体衬底，形成所述半导体岛状结构和所述连接结构，所述连接结构两侧的沟槽互不连通；
通过侧向同性刻蚀，使所述连接结构两侧的沟槽宽度增大，形成所述悬梁连接结构。
13.如权利要求1所述的半导体外延的实现方法，其特征在于，所述半导体外延的实现方法用于形成图像传感器，所述半导体岛状结构用于形成像素单元。
14.如权利要求1所述的半导体外延的实现方法，其特征在于，所述第一外延层中至少包括与所述半导体岛状结构掺杂离子类型相反的子外延层，以形成所述像素单元的PN结结构。
15.如权利要求14所述的半导体外延的实现方法，其特征在于，所述形成第一外延层包括：
在所述半导体岛状结构侧壁表面外延低掺杂或本征半导体，形成所述第一外延层的第一子外延层；
在所述第一子外延层表面外延形成与所述半导体岛状结构掺杂离子类型相反的第二子外延层，以形成所述像素单元的PN结结构。
16.如权利要求14所述的半导体外延的实现方法，其特征在于，所述在所述半导体岛状结构侧壁表面进行外延形成第一外延层包括：
在所述半导体岛状结构侧壁表面外延第一掺杂类型的半导体材料，形成所述第一外延层的第三子外延层；
刻蚀去除所述半导体岛状结构之间的沟槽底面的所述第三子外延层并刻蚀加深沟槽的深度；
在所述第三子外延层表面外延低掺杂或本征半导体，形成第四子外延层；
在所述第四子外延层表面外延与所述第一掺杂类型相反的半导体材料，形成第五子外延层，以形成所述像素单元的PN结结构。
17.如权利要求10所述的半导体外延的实现方法，其特征在于，对所述连接结构两侧的沟槽进行后处理，使所述悬梁连接结构底部平滑。
18.如权利要求9所述的半导体外延的实现方法，其特征在于，所述半导体岛状结构为四边形时，所述连接结构为X形或四角相连的环状结构。
19.如权利要求11所述的半导体外延的实现方法，其特征在于，在所述继续刻蚀所述半导体衬底之前，还包括步骤：
在所述半导体岛状结构和所述连接结构的侧壁表面形成第一保护介质层，以在继续刻蚀时保护所述连接结构。
20.如权利要求10所述的半导体外延的实现方法，其特征在于，所述使所述连接结构底部悬空，形成悬梁连接结构包括：
刻蚀所述半导体衬底形成，形成所述半导体岛状结构和所述连接结构，所述连接结构底部不连通；
在所述半导体岛状结构和所述连接结构的侧壁表面形成第二保护介质层，以在继续刻蚀时保护所述连接结构；
继续刻蚀，使所述连接结构两侧的沟槽通过侧向同性刻蚀，使所述连接结构两侧的沟槽宽度增大，形成所述悬梁连接；
在所述半导体岛状结构和所述连接结构的侧壁表面形成第二保护介质层，以在继续刻蚀时保护所述连接结构。
21.一种半导体器件，其特征在于，在形成过程中采用如权利要求1~20的半导体外延的实现方法。
CN202111552193.8A 2021-12-17 2021-12-17 一种半导体外延的实现方法及半导体器件 Pending CN116266600A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111552193.8A CN116266600A (zh) 2021-12-17 2021-12-17 一种半导体外延的实现方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111552193.8A CN116266600A (zh) 2021-12-17 2021-12-17 一种半导体外延的实现方法及半导体器件

Publications (1)

Publication Number Publication Date
CN116266600A true CN116266600A (zh) 2023-06-20

Family

ID=86743664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111552193.8A Pending CN116266600A (zh) 2021-12-17 2021-12-17 一种半导体外延的实现方法及半导体器件

Country Status (1)

Country Link
CN (1) CN116266600A (zh)

Similar Documents

Publication Publication Date Title
US7285433B2 (en) Integrated devices with optical and electrical isolation and method for making
US7811907B2 (en) Method for manufacturing semiconductor device and epitaxial growth equipment
US7554137B2 (en) Power semiconductor component with charge compensation structure and method for the fabrication thereof
TWI401749B (zh) 用於高電壓超接面終止之方法
US10276656B2 (en) Method of manufacturing semiconductor devices by using epitaxy and semiconductor devices with a lateral structure
US6004864A (en) Ion implant method for forming trench isolation for integrated circuit devices
CN102208336B (zh) 形成交替排列的p型和n型半导体薄层的工艺方法
EP0405923B1 (en) Method for forming variable width isolation structures
JP6839297B2 (ja) トレンチ分離構造およびその製造方法
CN102254933A (zh) Pn结隔离结构及其形成方法
CN115706120A (zh) 一种半导体外延的实现方法及半导体器件
CN111627802B (zh) 一种碳化硅器件制备方法
CN116266600A (zh) 一种半导体外延的实现方法及半导体器件
CN117238930A (zh) 半导体外延、图像传感器的实现方法及半导体器件
CN117219642A (zh) 一种半导体外延的实现方法及半导体器件
US20110084332A1 (en) Trench termination structure
KR930004125B1 (ko) 반도체장치의 소자 분리방법
JP4748314B2 (ja) 半導体装置の製造方法
CN117219640A (zh) 一种半导体外延的实现方法及半导体器件
CN109216173B (zh) 半导体器件的栅极结构及其制造方法
CN117219645A (zh) 一种半导体外延的实现方法及半导体器件
CN113496939A (zh) 一种半导体器件及其制作方法
CN117219639A (zh) 一种半导体外延的实现方法及半导体器件
US20240204071A1 (en) Trench Field Effect Transistor Having Improved Electrical Performance
CN118398485B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication