CN116264799A - 显示面板 - Google Patents

Abstract

提供了一种显示面板。显示面板的制造方法包括如下步骤：在支撑基板上的显示区域布置电路阵列，在所述支撑基板上的非显示区域布置多条连接线；在所述支撑基板上布置过孔膜；对所述过孔膜进行图案化而在所述支撑基板的所述非显示区域设置具有围绕所述显示区域的形态的密封孔；在封装基板上布置具有围绕所述显示区域的形态的密封层；将所述支撑基板与所述封装基板对准；以及接合所述支撑基板与所述封装基板。其中，布置所述电路阵列和所述多条连接线的步骤包括如下步骤：对缓冲膜上的半导体材料膜进行图案化，以布置与阻光图案重叠的有源层，并布置与所述密封孔和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层。

Description

显示面板

技术领域

本发明涉及一种显示面板及该显示面板的制造方法。

背景技术

随着信息化社会的发展，对用于显示图像的显示装置的需求以各种形式增加。例如，显示装置应用于诸如智能电话、数码相机、膝上型计算机、导航仪和智能电视之类的各种电子设备。

显示装置包括发出用于显示图像的光的显示面板。

显示面板的至少一表面可以包括发出用于显示图像的光的显示区域和显示区域周边的非显示区域。

显示面板可以包括彼此面对并彼此接合的一对基板以及布置于一对基板之间的偏振物质或发光物质。

但是，在用于接合一对基板的密封部件周边残留有有机材料的情况下，对于一对基板的接合的可靠性可能会降低。因此，显示面板可以在布置密封部件的区域中包括用于去除有机材料的绝缘膜的密封孔。

发明内容

本发明所要解决的技术问题是提供一种能够防止导电图案由于密封孔而受损的显示面板及该显示面板的制造方法。

本发明所要解决的技术问题不限于上述提及的技术问题，本领域技术人员能够从以下记载明确理解未提及的其它技术问题。

用于解决上述技术问题的根据一实施例的显示面板的制造方法包括如下步骤：准备包括显示区域和非显示区域的支撑基板，其中，所述显示区域包括发出用于显示图像的光的多个像素区域，所述非显示区域是所述显示区域的周边；在所述支撑基板上的所述显示区域布置包括与所述多个像素区域对应的多个薄膜晶体管和与所述多个薄膜晶体管连接的多条信号线的电路阵列，并且在所述支撑基板上的所述非显示区域布置与所述多条信号线连接的多条连接线；在所述支撑基板上布置覆盖所述电路阵列及所述多条连接线的过孔膜；对所述过孔膜进行图案化而在所述支撑基板的所述非显示区域设置围绕所述显示区域的形态的密封孔；在至少包括所述显示区域的封装基板上布置具有围绕所述显示区域的形态的密封层；在所述密封层与所述密封孔彼此面对的方向上对准所述支撑基板与所述封装基板；及将所述密封层布置在所述密封孔，并将所述支撑基板与所述封装基板接合。在此，布置所述电路阵列及所述多条连接线的步骤包括如下步骤：对所述支撑基板上的第一导电材料膜进行图案化而在所述多个像素区域布置阻光图案并在所述非显示区域中布置第一连接线图案；在所述支撑基板上布置覆盖所述阻光图案及所述第一连接线图案的缓冲膜；对所述缓冲膜上的半导体材料膜进行图案化，以布置与所述阻光图案重叠的有源层，并布置与所述密封孔和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层；对所述缓冲膜上的第一绝缘材料膜及所述第一绝缘材料膜上的第二导电材料膜进行图案化，以在所述有源层的沟道区域布置栅极绝缘层和栅极电极的堆叠结构物，在所述非显示区域中布置所述栅极绝缘层和第二连接线图案的堆叠结构物；以及在所述缓冲膜上布置覆盖所述有源层、所述蚀刻防止层、所述栅极电极及所述第二连接线图案的层间绝缘膜。所述多条连接线中的每一条包括所述第一连接线图案和所述第二连接线图案中的至少一个。

根据一实施例的显示面板的制造方法在设置所述密封孔的步骤之后还可以包括如下步骤：在所述过孔膜上布置发光阵列，所述发光阵列包括与所述多个像素区域对应的多个发光元件；以及布置覆盖所述发光阵列的密封结构物。在设置所述密封孔的步骤中，在所述支撑基板的所述非显示区域可以进一步设置具有围绕所述显示区域的形态并且比所述密封孔更靠近所述显示区域的两个以上的第一谷，在布置所述有源层的步骤中，所述蚀刻防止层还可以与所述两个以上的第一谷中的每一个和所述第一连接线图案之间的重叠区域中的至少一部分对应，在设置所述密封孔及所述两个以上的第一谷的步骤中，在所述两个以上的第一谷之间可以设置有第一坝层，所述第一坝层由与所述过孔膜相同的层构成。

设置所述密封孔及所述两个以上的第一谷的步骤可以包括如下步骤：在所述过孔膜上布置具有第一厚度的掩模材料膜；通过使用半色调掩模的曝光工序来设置曝光掩模，所述曝光掩模包括与所述密封孔及所述两个以上的第一谷中的每一个对应并且具有比所述第一厚度小的第二厚度的第一阻挡部、与所述多个像素区域中的每一个对应并且贯通所述掩模材料膜的至少一个第一开口部以及作为除了所述第一阻挡部和所述至少一个第一开口部之外的其余部分并且由具有所述第一厚度的掩模材料膜构成的第二阻挡部；对与所述曝光掩模的所述至少一个第一开口部对应的过孔膜进行图案化而布置与所述多个像素区域中的每一个对应的至少一个接触孔；通过对所述曝光掩模进行灰化工序，设置包括所述至少一个第一开口部、与所述第二阻挡部对应并以比所述第一厚度小的第三厚度构成的第三阻挡部、与所述第一阻挡部对应并使所述过孔膜暴露的第二开口部的变更掩模；对与所述变更掩模的所述第二开口部对应的过孔膜进行图案化而布置所述密封孔及所述两个以上的第一谷；以及去除所述变更掩模。

在布置所述密封孔及所述两个以上的第一谷的步骤中，覆盖所述蚀刻防止层的层间绝缘膜的一部分与所述过孔膜一同被图案化，以使所述蚀刻防止层的一部分暴露，并且暴露的所述蚀刻防止层的至少一部分被图案化，从而所述层间绝缘膜可以包括与所述图案化的蚀刻防止层对应并与所述缓冲膜隔开的底切结构。

在布置所述密封孔及所述两个以上的第一谷的步骤中，所述蚀刻防止层的另一部分可以残留在所述层间绝缘膜的所述底切结构与所述缓冲膜之间。

在布置所述密封孔及所述两个以上的第一谷的步骤中，可以完全去除所述蚀刻防止层。

在设置所述曝光掩模的步骤中，所述半色调掩模可以分别与分割所述支撑基板的多个掩模区域对应，所述曝光工序可以分别针对所述多个掩模区域进行，所述多个掩模区域中的每一个可以包括与所述多个掩模区域之间的边界相邻并在所述曝光工序中被重复曝光的重复曝光区域，在设置所述有源层及所述蚀刻防止层的步骤中，所述蚀刻防止层可以与所述密封孔及所述两个以上的第一谷各自的所述重复曝光区域对应。

在布置所述电路阵列及所述多条连接线的步骤中，在布置所述层间绝缘膜的步骤之后还可以包括如下步骤：布置与所述密封孔以及所述两个以上的第一谷中的每一个和所述第二连接线图案之间的重叠区域中的至少一部分对应的辅助蚀刻防止层，其中，在布置所述密封孔及所述两个以上的第一谷的步骤中，所述过孔膜可以包括借由辅助蚀刻防止层而形成的底切结构，所述辅助防止层与所述密封孔以及所述两个以上的第一谷中的每一个与所述第二连接线图案之间的重叠区域中的至少一部分对应。

在布置所述掩模材料膜的步骤中，所述掩模材料膜可以包括硅氧烷(Siloxane)。

布置所述发光阵列的步骤可以包括如下步骤：在所述过孔膜上布置与所述多个像素区域分别对应的多个像素电极；通过对所述过孔膜上的第二绝缘材料膜进行图案化，来布置与所述多个像素区域之间的边界对应并且覆盖所述多个像素电极中的每一个的边缘的像素定义膜；在所述多个像素电极分别布置多个发光层；以及在所述像素定义膜和所述多个发光层上布置与所述多个像素区域对应的公共电极。在布置所述像素定义膜的步骤中，可以在所述非显示区域中进一步布置与所述两个以上的第一谷分别连接的两个以上的第二谷，并且在布置所述像素定义膜及所述两个以上的第二谷的步骤中，可以在所述两个以上的第二谷之间的所述第一坝层上设置由与所述像素定义膜相同的层构成的第二坝层。

布置所述密封结构物的步骤可以包括如下步骤：在所述发光阵列上布置无机绝缘材料的第一密封膜；在所述第一密封膜上布置有机绝缘材料的第二密封膜；以及在所述第一密封膜上布置覆盖所述第二密封膜的所述无机绝缘材料的第三密封膜，其中，在布置所述第一密封膜的步骤中，所述第一密封膜可以覆盖所述发光阵列和所述第二坝层，在布置所述第二密封膜的步骤中，所述第二密封膜可以具有与所述第一坝层及所述第二坝层对应的边缘。

在布置所述至少一个接触孔的步骤中，所述至少一个接触孔中的一部分可以贯通所述过孔膜和所述层间绝缘膜，另一部分可以贯通所述过孔膜、所述层间绝缘膜和所述缓冲膜，在布置所述多个像素电极的步骤中，所述像素电极可以通过贯通所述过孔膜和所述层间绝缘膜的接触孔连接到所述有源层中的与所述沟道区域的一侧相接的一部分。

用于解决上述技术问题的根据另一实施例的显示面板的制造方法包括如下步骤：准备包括显示区域和非显示区域的支撑基板，其中，所述显示区域包括发出用于显示图像的光的多个像素区域，所述非显示区域是所述显示区域的周边；在所述支撑基板上的所述显示区域布置包括与所述多个像素区域对应的多个薄膜晶体管和与所述多个薄膜晶体管连接的多条信号线的电路阵列，并且在所述支撑基板上的所述非显示区域布置与所述多条信号线连接的多条连接线；在所述支撑基板上布置覆盖所述电路阵列及所述多条连接线的过孔膜；对所述过孔膜进行图案化而在所述支撑基板的所述非显示区域设置围绕所述显示区域的形态的密封孔；在至少包括所述显示区域的封装基板上布置具有围绕所述显示区域的形态的密封层；在所述密封层与所述密封孔彼此面对的方向上对准所述支撑基板与所述封装基板；及将所述密封层布置在所述密封孔，并通过所述密封层将所述支撑基板与所述封装基板接合。在此，布置所述电路阵列及所述多条连接线的步骤包括如下步骤：对所述支撑基板上的第一导电材料膜进行图案化而在所述多个像素区域布置阻光图案并在所述非显示区域中布置第一连接线图案；在所述支撑基板上布置覆盖所述阻光图案及所述第一连接线图案的缓冲膜；对所述缓冲膜上的半导体材料膜进行图案化，以布置与所述阻光图案重叠的有源层；对所述缓冲膜上的第一绝缘材料膜及所述第一绝缘材料膜上的第二导电材料膜进行图案化，以在所述有源层的沟道区域布置栅极绝缘层和栅极电极的堆叠结构物，在所述非显示区域中布置所述栅极绝缘层和第二连接线图案的堆叠结构物；在所述缓冲膜上布置覆盖所述有源层、所述蚀刻防止层、所述栅极电极及所述第二连接线图案的层间绝缘膜；以及布置与所述密封孔和所述第一连接线图案之间的重叠区域中的至少一部分及所述密封孔和所述第二连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层。所述多条连接线中的每一条包括所述第一连接线图案和所述第二连接线图案中的至少一个。

根据另一实施例的显示面板的制造方法在设置所述密封孔的步骤之后还可以包括如下步骤：在所述过孔膜上布置发光阵列，所述发光阵列包括与所述多个像素区域对应的多个发光元件；以及布置覆盖所述发光阵列的密封结构物。在设置所述密封孔的步骤中，在所述支撑基板的所述非显示区域可以进一步设置具有围绕所述显示区域的形态并且比所述密封孔更靠近所述显示区域的两个以上的第一谷，在布置所述蚀刻防止层的步骤中，所述蚀刻防止层还可以与所述两个以上的第一谷中的每一个和所述第一连接线图案之间的重叠区域中的至少一部分以及所述两个以上的第一谷中的每一个和所述第二连接线图案之间的重叠区域中的至少一部分对应，在设置所述密封孔及所述两个以上的第一谷的步骤中，在所述两个以上的第一谷之间可以设置有由与所述过孔膜相同的层构成的第一坝层。

设置所述密封孔及所述两个以上的第一谷的步骤可以包括如下步骤：在所述过孔膜上布置具有第一厚度的掩模材料膜；通过使用半色调掩模的曝光工序来设置曝光掩模，所述曝光掩模包括与所述密封孔及所述两个以上的第一谷中的每一个对应并且具有比所述第一厚度小的第二厚度的第一阻挡部、与所述多个像素区域中的每一个对应并且贯通所述掩模材料膜的至少一个第一开口部以及作为除了所述第一阻挡部和所述至少一个第一开口部之外的其余部分并且由具有所述第一厚度的掩模材料膜构成的第二阻挡部；对与所述曝光掩模的所述至少一个第一开口部对应的过孔膜进行图案化而布置与所述多个像素区域中的每一个对应的至少一个接触孔；通过对所述曝光掩模进行灰化工序，设置包括所述至少一个第一开口部、与所述第二阻挡部对应并以比所述第一厚度小的第三厚度构成的第三阻挡部、与所述第一阻挡部对应并使所述过孔膜暴露的第二开口部的变更掩模；对与所述变更掩模的所述第二开口部对应的过孔膜进行图案化而布置所述密封孔及所述两个以上的第一谷；以及去除所述变更掩模。

在布置所述密封孔和两个以上的第一谷的步骤中，所述蚀刻防止层的至少一部分可以被图案化，使得所述过孔膜可以包括对应于所述图案化的蚀刻防止层并与所述层间绝缘膜间隔开的底切结构。

在布置所述密封孔和所述两个以上的第一谷的步骤中，所述防蚀刻层的另一部分可以残留在所述过孔膜的所述底切结构与所述层间绝缘膜之间。

在布置所述密封孔及所述两个以上的第一谷的步骤中，可以完全去除所述蚀刻防止层。

在设置所述曝光掩模的步骤中，所述半色调掩模可以分别与分割所述支撑基板的多个掩模区域对应，所述曝光工序可以分别针对所述多个掩模区域进行，所述多个掩模区域中的每一个可以包括与所述多个掩模区域之间的边界相邻并在所述曝光工序中被重复曝光的重复曝光区域，在布置所述蚀刻防止层的步骤中，所述蚀刻防止层还可以与所述重复曝光区域对应。

在布置所述掩模材料膜的步骤中，所述掩模材料膜可以包括硅氧烷(Siloxane)。

布置所述发光阵列的步骤可以包括如下步骤：在所述过孔膜上布置与所述多个像素区域分别对应的多个像素电极；通过对所述过孔膜上的第二绝缘材料膜进行图案化，来布置与所述多个像素区域之间的边界对应并且覆盖所述多个像素电极中的每一个的边缘的像素定义膜；在所述多个像素电极分别布置多个发光层；以及在所述像素定义膜和所述多个发光层上布置与所述多个像素区域对应的公共电极。在布置所述像素定义膜的步骤中，可以在所述非显示区域中进一步布置与所述两个以上的第一谷分别连接的两个以上的第二谷，并且在布置所述像素定义膜及所述两个以上的第二谷的步骤中，可以在所述两个以上的第二谷之间的所述第一坝层上设置由与所述像素定义膜相同的层构成的第二坝层。

布置所述密封结构物的步骤可以包括如下步骤：在所述发光阵列上布置无机绝缘材料的第一密封膜；在所述第一密封膜上布置有机绝缘材料的第二密封膜；以及在所述第一密封膜上布置覆盖所述第二密封膜的所述无机绝缘材料的第三密封膜。其中，在布置所述第一密封膜的步骤中，所述第一密封膜可以覆盖所述发光阵列和所述第二坝层，在布置所述第二密封膜的步骤中，所述第二密封膜可以具有与所述第一坝层及所述第二坝层对应的边缘。

在布置所述至少一个接触孔的步骤中，所述至少一个接触孔中的一部分可以贯通所述过孔膜和所述层间绝缘膜，另一部分可以贯通所述过孔膜、所述层间绝缘膜和所述缓冲膜，在布置所述多个像素电极的步骤中，所述像素电极可以通过贯通所述过孔膜和所述层间绝缘膜的接触孔连接到所述有源层中的与所述沟道区域的一侧相接的一部分。

为了解决上述的技术问题的根据一实施例的显示面板包括：支撑基板，包括显示区域和非显示区域，所述显示区域包括发出用于显示图像的光的多个像素区域，所述非显示区域为所述显示区域的周边；电路阵列，布置于所述支撑基板上的所述显示区域，并且包括与所述多个像素区域对应的多个薄膜晶体管和与所述多个薄膜晶体管连接的多条信号线；多条连接线，布置于所述支撑基板上的所述非显示区域，并且与所述多条信号线连接；过孔膜，布置于所述支撑基板上，并且覆盖所述电路阵列及所述多条连接线；密封孔，在所述非显示区域中以围绕所述显示区域的形态布置，并且贯通所述过孔膜；密封层，布置于所述支撑基板上的所述密封孔；及封装基板，与所述支撑基板对向，并且借由所述密封层而与所述支撑基板接合。所述多个薄膜晶体管中的每一个包括：阻光图案，布置于所述支撑基板上；缓冲膜，布置于所述支撑基板上，并且覆盖所述阻光图案；有源层，布置于所述缓冲膜上，并且与所述阻光图案重叠；栅极绝缘层，布置于所述有源层的沟道区域上；栅极电极，布置于所述栅极绝缘层上；及层间绝缘膜，布置于所述缓冲膜上，并且覆盖所述有源层及所述栅极电极。所述多条连接线中的每一个包括由与所述阻光图案相同的层构成的第一连接线图案和由与所述栅极电极相同的层构成的第二连接线图案中的至少一个。所述层间绝缘膜构成为包括阶梯差的形态，所述阶梯差由与所述密封孔和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层而形成。

所述蚀刻防止层可以由与所述有源层相同的层构成。

根据一实施例的显示面板还可以包括：发光阵列，布置于所述过孔膜上，并且包括与所述多个像素区域对应的多个发光元件；密封结构物，覆盖所述发光阵列；及两个以上的第一谷，在所述非显示区域中以围绕所述显示区域的形态布置，比所述密封孔更靠近所述显示区域，贯通所述过孔膜并彼此隔开。所述层间绝缘膜可以构成为还包括阶梯差的形态，所述阶梯差由与所述两个以上的第一谷中的每一个和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层而形成。

所述蚀刻防止层的至少一部分可以同与所述密封孔及所述两个以上的第一谷中的每一个对应的过孔膜一起被图案化，所述层间绝缘膜可以包括与被图案化的所述蚀刻防止层对应并与所述缓冲膜隔开的底切结构。

所述蚀刻防止层的另一部分可以残留在所述层间绝缘膜的所述底切结构与所述缓冲膜之间。

所述蚀刻防止层可以同与所述密封孔及所述两个以上的第一谷中的每一个对应的过孔膜一起被全部去除。

所述支撑基板可以分割为多个掩模区域，所述多个掩模区域中的每一个可以包括与所述多个掩模区域之间的边界相邻的重复曝光区域，所述蚀刻防止层可以与所述密封孔及所述两个以上的第一谷中的每一个的所述重复曝光区域对应。

所述过孔膜可以包括借由辅助蚀刻防止层而形成的底切结构，所述辅助蚀刻防止层与所述密封孔及所述两个以上的第一谷中的每一个和所述第二连接线图案之间的重叠区域中的至少一部分对应，并布置于所述层间绝缘膜上。

所述发光阵列可以包括：多个像素电极，布置于所述过孔膜上，并且与所述多个像素区域分别对应；像素定义膜，布置于所述过孔膜上，与所述多个像素区域之间的边界对应，并且覆盖所述多个像素电极中的每一个的边缘；多个发光层，分别布置于所述多个像素电极上；及公共电极，布置于所述像素定义膜及所述多个发光层上，并且与所述多个像素区域对应。所述显示面板还可以包括：两个以上的第二谷，与所述两个以上的第一谷分别连接，并且贯通所述像素定义膜。

所述密封结构物可以包括：第一密封膜，覆盖所述发光阵列和所述第二坝层，并且利用无机绝缘材料构成；第二密封膜，布置在所述第一密封膜上，利用有机绝缘材料构成，并且具有与所述第一坝层及所述第二坝层对应的边缘；以及第三密封膜，布置在所述第一密封膜上，利用所述无机绝缘材料构成，并且覆盖所述第二密封膜。

所述像素电极可以通过贯通所述过孔膜和所述层间绝缘膜的接触孔连接到所述有源层中的与所述沟道区域的一侧相接的一部分。

所述显示面板还可以包括：扫描驱动电路，布置于所述支撑基板上的所述非显示区域，并且驱动所述多条信号线中的向所述多个像素区域供应扫描信号的多条扫描线，其中，所述扫描驱动电路可以布置于所述密封孔与所述两个以上的第一谷之间，并且可以被所述过孔膜所覆盖。

其他实施例的具体事项包含在详细说明及附图中。

根据一实施例的显示面板包括：蚀刻防止层，对应于布置有密封层且贯通过孔膜的密封孔与布置于支撑基板上的非显示区域的第一连接线图案之间的重叠区域中的至少一部分。据此，当用于布置密封孔的图案化工序时，第一连接线图案可以被蚀刻防止层所保护。

在此，蚀刻防止层提供为与有源层相同的层，从而可以防止掩模工序数量的增加。

同时，由于在层间绝缘膜覆盖蚀刻防止层的状态下设置密封孔，从而层间绝缘膜可以包括与蚀刻防止层对应的阶梯差或底切结构。据此，密封层与层间绝缘膜之间的接触面积可以增加，并且氧气及水分的渗透路径变得更加复杂，从而可以提高密封的可靠性。

根据另一实施例的显示面板包括通过单独的掩模工序而布置在层间绝缘膜上的蚀刻防止层。在此，蚀刻防止层对应于密封孔与第一连接图案之间的重叠区域中的至少一部分及密封孔与布置于栅极绝缘层上的第二连接线图案之间的重叠区域中的至少一部分。如此，当进行用于布置密封孔的图案化工序时，第一连接线图案及第二连接线图案可以全部被蚀刻防止层所保护。

根据实施例的其它效果不限于上述作为示例而提供的内容，更加多样的效果包括于本说明书中。

附图说明

图1是示出根据一实施例的显示装置的平面图。

图2是示出针对图1的A-A’的示例的剖视图。

图3是示出针对图2的支撑基板及电路阵列的示例的平面图。

图4是示出与图3的任意一个像素区域对应的像素驱动电路的示例的等效电路图。

图5是示出图4的第一薄膜晶体管、第二薄膜晶体管及存储电容器的示例的剖视图。

图6、图7及图8是示出针对根据第一实施例的图3的B-B’的示例的剖视图。

图9及图10是示出针对根据第二实施例的图3的B-B’的示例的剖视图。

图11及图12是示出针对根据第三实施例的图3的B-B’的示例的剖视图。

图13是示出将根据第四实施例的支撑基板分割的多个掩模区域的平面图。

图14是示出针对图13的C-C’的示例的剖视图。

图15、图16及图17是示出根据第一实施例的显示面板的制造方法的流程图。

图18、图19、图20、图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33、图34、图35、图36、图37、图38、图39、图40、图41、图42、图43、图44及图45是按图15、图16及图17的各步骤的工序图。

图46是示出根据第二实施例的显示面板的制造方法的流程图。

图47是示出图46的布置蚀刻防止层的步骤之后的图15的布置过孔膜的步骤的工序图。

附图标记说明

10：显示装置 100：显示面板

200：显示驱动电路 300：显示电路板

DA：显示区域 NDA：非显示区域

110：支撑基板 120：电路阵列

130：多条连接线 140：过孔膜

141：密封孔 142：两个以上的第一谷

150：密封层 160：封装基板

170：发光阵列 180：密封结构物

具体实施方式

参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求的范围所定义。

当元件(elements)或层被称为位于其他元件或层“之上(on)”时，包括元件(elements)或层在其他元件或层的紧邻的上方或中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。

虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。

本发明的多个实施例的各个特征可以部分或整体地彼此结合或组合，且在技术上可进行多种联动及驱动，并且各个实施例可以彼此独立实施，也可通过关联关系一同实施。

以下，参照附图对实施例进行说明。

图1是示出根据一实施例的显示装置的平面图。图2是示出针对图1的A-A’的示例的剖视图。图3是示出针对图2的支撑基板及电路阵列的示例的平面图。图4是示出与图3的任意一个像素区域对应的像素驱动电路的示例的等效电路图。图5是示出图4的第一薄膜晶体管、第二薄膜晶体管及存储电容器的示例的剖视图。

参照图1，根据一实施例的显示装置10是提供显示图像的画面的装置。

显示装置10可以包括发出用于显示图像的光的平板形态的显示面板100、供应用于驱动显示面板100的信号或电源的显示驱动电路200以及显示电路板300。

作为一例，显示装置10可以配备于诸如移动电话(mobile phone)、智能电话(smart phone)、平板个人计算机(tablet personal computer)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：portable multimedia player)、导航仪和超移动个人计算机(UMPC：Ultra Mobile PC)等的便携式电子设备。或者，显示装置10可以提供为电视、笔记本计算机、监视器、广告板及物联网装置(IOT：internet of things)等的显示部。或者，显示装置10可以设置于诸如智能手表(smart watch)、手表电话(watch phone)、眼镜型显示器及头戴式显示器(HMD：head mounted display)之类的可穿戴式装置(wearabledevice)。或者，显示装置10可以提供为车辆的仪表板、车辆的中央仪表板(centerfascia)、布置在汽车的仪表板的中心信息显示器(CID：Center Information Display)、代替车辆的侧视镜的室内镜显示器(room mirror display)、或者作为车辆的后座用娱乐装置而布置于前座的背面的显示器。

显示装置10可以是利用有机发光二极管的有机发光显示装置。但是，一实施例并不局限于有机发光显示装置，只要是具有用于密封的有机膜的结构，则可适用任何结构。作为一例，显示装置10可以是包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置以及利用超小型发光二极管(micro LED or nano LED：micro or nanolight emitting diode)的超小型发光显示装置中的一种。

显示面板100设置为平板形态，并且包括发出用于显示图像的光的显示区域(Display Area)DA。

显示面板100可以设置为柔性，并且可以易于变形。在这种情况下，显示面板100的至少一侧可以是弯曲、弯折、折叠或卷曲的形态。

显示区域DA可以是包括第一方向DR1上的长边和与第一方向DR1垂直的第二方向DR2上的短边的矩形形态。在显示区域DA的拐角处，第一方向DR1上的长边和第二方向DR2上的短边可以以直线构成，并且可以构成直角形态的接点。或者，在显示区域DA的拐角处，第一方向DR1上的长边和第二方向DR2上的短边也可以以曲线构成。

根据一实施例的显示区域DA不限于矩形形态，并且可以根据应用显示装置10的设备而变形为诸如多边形、圆形和椭圆形等的多种形态。

显示驱动电路200可以提供为集成电路芯片(integrated circuit chip)。显示驱动电路200的集成电路芯片可以贴装在显示面板100的至少一侧的边缘(图1的上侧边缘)。

作为一例，显示驱动电路200的集成电路芯片可以通过玻璃上芯片(COG：chip onglass)方式、塑料上芯片(COP：chip on plastic)方式或超声波接合方式直接贴装在显示面板100上。

或者，与图1不同，显示驱动电路200的集成电路芯片可以贴装在显示电路板300上。

显示电路板300可以包括各向异性导电膜(anisotropic conductive film)。作为一例，显示电路板300可以是诸如柔性印刷电路板(flexible printed circuit board)、印刷电路板(printed circuit board)或覆晶薄膜(chip on film)之类的柔性膜(flexiblefilm)。

显示电路板300可以贴附于布置在显示面板100中的至少一侧边缘(图1的上侧边缘)上的信号垫。因此，显示电路板300的引线(未示出)可以与显示面板100的信号垫电连接。

与图1中所示的情形不同地，显示装置10还可以包括用于感测显示区域DA中的用户的触摸点的触摸感测单元(未示出)和用于驱动触摸感测单元的触摸驱动电路(未示出)。

触摸感测单元可以内置于显示面板100中，或者也可以布置于显示面板100之上。

触摸驱动电路可以提供为集成电路芯片(integrated circuit chip)，并且触摸驱动电路的集成电路芯片可以贴装于显示面板100或显示电路板300。

参照图2，显示面板100包括：支撑基板110；电路阵列120和多条连接线130，布置在支撑基板110上；过孔膜140，覆盖电路阵列120；密封孔141，贯通过孔膜140；密封层150，布置在密封孔141；以及封装基板160，与支撑基板110对向并借由密封层150与支撑基板110接合。

此外，显示面板100还可以包括：发光阵列170，布置于过孔膜140上；密封结构物180，覆盖发光阵列170；以及两个以上的第一谷142，贯通过孔膜140，比密封孔141更靠近显示区域，并且彼此隔开。

支撑基板110包括发出用于显示图像的光的显示区域DA和作为显示区域DA的周边的非显示区域(Non-Display Area)NDA。

支撑基板110可以利用诸如玻璃、石英、高分子树脂等的绝缘物质构成。在此，作为高分子树脂的示例可以示出聚醚砜(PES：polyethersulphone)、聚丙烯酸酯(PA：polyacrylate)、聚芳酯(PAR：polyarylate)、聚醚酰亚胺(PEI：polyetherimide)、聚萘二甲酸乙二醇酯(PEN：polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(PET：polyethylene terephthalate)、聚苯硫醚(PPS：polyphenylene sulfide)、聚烯丙酯(polyallylate)、聚酰亚胺(PI：polyimide)、聚碳酸酯(PC：polycarbonate)、三乙酸纤维素(TAC：cellulose triacetate)、乙酸丙酸纤维素(CAP：cellulose acetate propionate)或其组合。

电路阵列120布置于支撑基板110上的显示区域DA。电路阵列120包括分别与排列于显示区域DA的多个像素区域(图3，Pixel Area)PA对应的多个像素驱动电路(图4，PixelDriving Circuit)PDC以及与多个像素驱动电路PDC(图4)连接的多条信号线SL、DL(图3)。多个像素驱动电路PDC(图4)中的每一个包括至少一个薄膜晶体管TFT1、TFT2(图4)。

即，电路阵列120包括与多个像素区域PA(图3)对应的多个薄膜晶体管TFT1、TFT2(图4)以及多条信号线SL、DL(图3)。

多条连接线130布置于支撑基板110上的非显示区域NDA，并且与电路阵列120的多条信号线SL、DL(图3)连接。

过孔膜140布置于支撑基板110上，并覆盖电路阵列120及多条连接线130。

密封孔141布置于非显示区域NDA，并且贯通过孔膜140。即，多条连接线130中的至少一部分与密封孔141重叠。

两个以上的第一谷142在非显示区域NDA中布置于密封孔141与显示区域DA之间，并贯通过孔膜140。

参照图3，密封孔141及两个以上的第一谷142各自构成为围绕显示区域DA的框架形态。由于两个以上的第一谷142布置为比密封孔141更靠近显示区域DA，因此第一谷142可以构成为比密封孔141更小的周长。

如图2所示，发光阵列170布置于过孔膜140上的显示区域DA。

密封结构物180覆盖发光阵列170。密封结构物180可以以按靠近显示区域DA的顺序覆盖两个以上的第一谷142中的至少一个为止的方式扩张。然而，密封结构物180从密封孔141隔开。

密封层150布置于密封孔141。密封层150可以填充密封孔141，并且可以向密封孔141的周边扩张。

密封层150可以利用通过热或光硬化的粘结材料构成。作为一例，密封层150可以包括玻璃料(Frit)。或者，密封层150可以包括环氧类树脂。

与支撑基板110相同地，封装基板160可以利用玻璃、石英、高分子树脂等的绝缘物质构成。

参照图3，支撑基板110包括显示图像的显示区域DA和作为显示区域DA的周边的非显示区域NDA。

显示区域DA包括彼此矩阵排列且发出用于显示图像的各个光的多个像素区域PA。

对应于显示区域DA的电路阵列(图2的电路阵列120)包括：多个像素驱动电路(图4，Pixel Driving Circuit)PDC，与多个像素区域PA对应，并且包括至少一个薄膜晶体管TFT、TFT2(图4)；以及多条信号线，与设置于多个像素驱动电路PDC(图4)的多个薄膜晶体管连接。

设置于电路阵列120的多条信号线可以包括向多个像素区域PA供应扫描信号的扫描线SL和向多个像素区域PA供应数据信号的数据线DL。

扫描线SL可以连接于沿第一方向DR1排列的像素区域。

数据线DL可以连接于沿第二方向DR2排列的像素区域。

密封孔141可以在非显示区域NDA中以围绕显示区域DA的形态布置。其中，密封孔141用于布置密封层150(图2)，所述密封层用于接合支撑基板110与封装基板160(图2)之间。

两个以上的第一谷142在非显示区域NDA中以围绕显示区域DA的形态布置，并且比密封孔141更靠近显示区域DA且彼此间隔开。在此，两个以上的第一谷142被提供为用于限定密封结构物180中的有机绝缘材料的扩散范围的屏障(barrier)。

显示驱动电路200的集成电路芯片可以布置于非显示区域NDA中的与显示区域DA的第二方向DR2上的至少一侧边缘相邻的一部分。在显示驱动电路200提供为多个集成电路芯片的情况下，显示驱动电路200的集成电路芯片可以彼此平行排列。

显示面板100还可以包括与显示电路板300连接的多个信号垫(Signal Pad)SPD。多个信号垫SPD可以布置于非显示区域NDA中的显示驱动电路200的集成电路芯片与支撑基板110的边缘之间的垫区域(Pad Area)PDA中。

显示面板100还可以包括布置在非显示区域NDA中并与显示区域DA的扫描线SL连接的扫描驱动电路SDC。扫描驱动电路SDC可以布置于非显示区域NDA中的与显示区域DA的第一方向DR1上的至少一侧边缘相邻的一部分。

作为一例，扫描驱动电路SDC可以包括与显示区域DA的第一方向DR1上的一侧边缘相接的第一扫描驱动电路和与显示区域DA的第一方向DR1上的另一侧边缘相接的第二扫描驱动电路。

另外，根据一实施例，扫描驱动电路SDC可以从过孔膜140被去除的密封孔141和两个以上的第一谷142隔开。即，扫描驱动电路SDC可以布置于密封孔141与两个以上的第一谷142之间。若如此布置，扫描驱动电路SDC可以与密封孔141和两个以上的第一谷142无关地受到过孔膜140的保护。

显示面板100包括布置于非显示区域NDA并与电路阵列120的多条信号线SL、DL连接的多条连接线130(图2)。

多条连接线130(图2)将电路阵列120的多条信号线SL、DL分别连接到信号垫SPD、显示驱动电路200的集成电路芯片及扫描驱动电路SDC中的至少一个。

多个像素区域PA中的一个包括发光元件EMD和向发光元件EMD供应驱动电流的像素驱动电路PDC。

作为一例，参照图4，像素驱动电路PDC可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2及存储电容器CST。

发光元件EMD可以是包括彼此对向的像素电极和公共电极以及介于像素电极与公共电极之间的有机发光材料的发光层的有机发光二极管(Organic Light EmittingDiode)。或者，发光元件EMD还可以包括利用不是有机发光材料的无机的光电转换材料构成的发光层。

其中，发光元件EMD的阳极电极可以是与各像素区域对应的像素电极，发光元件EMD的阴极电极可以是与多个像素区域PA整体地对应的公共电极。

第一薄膜晶体管TFT1在供应第一驱动电源的第一驱动电源线ELVDL与供应比第一驱动电源低的第二驱动电源的第二驱动电源线ELVSL之间与发光元件EMD串联连接。

作为一例，第一薄膜晶体管TFT1的一端可以连接到第一驱动电源线ELVDL，并且第一薄膜晶体管TFT1的另一端可以连接到发光元件EMD的阳极电极。并且，发光元件EMD的阴极电极可以连接于第二驱动电源线ELVSL。

第一薄膜晶体管TFT1的栅极电极连接于第二薄膜晶体管TFT2。

存储电容器CST布置于第一节点ND1与第二节点ND2之间。其中，第一节点ND1为第一薄膜晶体管TFT1的栅极电极与第二薄膜晶体管TFT2之间的接点。第二节点ND2为第一薄膜晶体管TFT1与发光元件EMD之间的接点。

即，存储电容器CST用于维持第一薄膜晶体管TFT1的栅极电压与第一薄膜晶体管TFT1的输出端之间的电压差，从而在预定时段期间维持借由第一薄膜晶体管TFT1的驱动电流的供应。

第二薄膜晶体管TFT2布置于数据线DL与第一节点ND1之间，并基于扫描线SL的扫描信号而导通。即，第二薄膜晶体管TFT2的栅极电极连接于扫描线SL，第二薄膜晶体管TFT2的一端连接于数据线DL，第二薄膜晶体管TFT2的另一端连接于第一薄膜晶体管TFT1的栅极电极及存储电容器CST。

因此，若第二薄膜晶体管TFT2基于通过扫描线SL供应的扫描信号而被导通，则数据线DL的数据信号通过第二薄膜晶体管TFT2传输到第一节点ND1。并且，若第一薄膜晶体管TFT1基于第一节点ND1的数据信号而被导通，则产生与第一节点ND1和第一驱动电源线ELVDL之间的电压差对应的大小的驱动电流。因此，发光元件EMD发出具有与借由第一薄膜晶体管TFT1的驱动电流对应的亮度的光。

另外，图4示出了具有2T1C结构的像素驱动电路PDC，但这仅是示例。即，根据一实施例的显示面板100的像素驱动电路PDC不限于图4的示例，并且可以是包括三个以上的薄膜晶体管或两个以上的电容器的结构。

图4示出了第一薄膜晶体管TFT1及第二薄膜晶体管TFT2是N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)，但这仅是示例。即，根据一实施例的显示面板100的像素驱动电路PDC也可以包括至少一个P型MOSFET。

参照图5，电路阵列120中的每个像素驱动电路PDC的第一薄膜晶体管TFT1可以包括：阻光图案(Light Shielding Pattern)SLP，布置于支撑基板110上；第一有源层ACT1，布置于覆盖阻光图案SLP的缓冲膜122上并与阻光图案SLP重叠；栅极绝缘层(GateInsulating layer)GI和第一栅极电极(Gate Electrode)GE1的堆叠结构物，布置于第一有源层ACT1的沟道区域上；以及层间绝缘膜123，覆盖第一有源层ACT1和第一栅极电极GE1。

支撑基板110可以利用具有能够弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)特性的材料形成。

支撑基板110可以利用诸如高分子树脂等的绝缘物质构成。作为一例，支撑基板110可以利用聚酰亚胺(polyimide)构成。

电路阵列120还可以包括用于防止氧气或水分通过支撑基板110渗透的阻挡膜121。在这种情况下，第一薄膜晶体管TFT1的阻光图案SLP可以布置于阻挡膜121上。

作为一例，阻挡膜121及缓冲膜122中的每一个可以利用将氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一种以上的无机膜交替堆叠的多层膜形成。

阻光图案SLP可以利用具有遮光性和导电性的材料构成。作为一例，阻光图案SLP可以包括金属材料。

第一有源层ACT1可以包括：沟道区域(Channel area)C，根据第一栅极电极GE1的电压产生载流子的移动路径；第一源漏极区域(Source Drain area)SD1和第二源漏极区域SD2，与沟道区域C的两侧相接。

第一有源层ACT1中的第一源漏极区域(Source Drain area)SD1和第二源漏极区域SD2可以以通过用离子或杂质掺杂在半导体物质而具有导电性的方式提供。在这种情况下，可以起到第一薄膜晶体管TFT1的源极电极和漏极电极的功能。

第一有源层ACT1可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。

栅极绝缘层GI可以利用氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜构成。

第一栅极电极GE1可以构成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或它们的合金构成的单层或多层。

层间绝缘膜123可以利用将氮化硅层、氮氧化硅层、氧化硅层、氧化钛层及氧化铝层中的一种以上的无机膜交替堆叠的多层膜形成。

电路阵列120中的各个像素驱动电路PDC的第二薄膜晶体管TFT2可以包括：第二有源层ACT2，布置于缓冲膜122上；栅极绝缘层GI和第二栅极电极GE2的堆叠结构物，布置于第二有源层ACT2的沟道区域上；以及层间绝缘膜123，覆盖第二有源层ACT2和第二栅极电极GE2。

根据一实施例的显示面板100的电路阵列120可以是在层间绝缘膜123上不包括导电图案的结构。因此，可以有利于减少制造显示面板100所需的掩模工序的数量。

在这种情况下，为了与扫描线SL绝缘，数据线DL需要与连接于扫描线SL的第二薄膜晶体管TFT2的第二栅极电极GE2布置于不同的层上。然而，由于排除了层间绝缘膜123上的导电图案，因此数据线DL可以与阻光图案SLP布置于相同的层上。

电路阵列120被过孔膜140覆盖。

过孔膜140可以布置于层间绝缘膜123上，可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜构成。或者，过孔膜140可以构成为利用具有彼此不同的材料或彼此不同的厚度的两个以上的有机膜堆叠而成的结构。

此外，根据一实施例，为了排除层间绝缘膜123上的导电图案，用于将第二薄膜晶体管TFT2的第二有源层ACT2的一侧(图5的右侧)与数据线DL之间连接的第一桥接电极(Bridge Electrode)BRE1可以与像素电极171一同布置于过孔膜140上。

此外，根据一实施例，为了排除层间绝缘膜123上的导电图案，用于将第二薄膜晶体管TFT2的第二有源层ACT2的另一侧(图5的左侧)与第一薄膜晶体管TFT1的第一栅极电极GE1之间连接的第二桥接电极BRE2也可以与像素电极171一同布置于过孔膜140上。

在此，第一桥接电极BRE1及第二桥接电极BRE2不仅彼此隔开，而且与像素电极171隔开。

显示面板100还可以包括：至少一个接触孔(Contact hole)CT1、CT2、CT3、CT4、CT5、CT6，分别与多个像素区域PA对应并且至少贯通过孔膜140和层间绝缘膜123。至少一个接触孔CT1、CT2、CT3、CT4、CT5、CT6中的一部分还可以贯通缓冲膜122。

作为一例，第一桥接电极BRE1可以通过与数据线DL的一部分对应并贯通过孔膜140、层间绝缘膜123及缓冲膜122的第一接触孔CT1连接到数据线DL，并且可以通过与第二有源层ACT2的一侧的一部分对应并贯通过孔膜140及层间绝缘膜123的第二接触孔CT2连接到第二有源层ACT2的一侧(例如，源极区域)。

第二桥接电极BRE2可以通过与第二有源层ACT2的另一侧的一部分对应分并贯通过孔膜140及层间绝缘膜123的第三接触孔CT3连接到第二有源层ACT2的另一侧(例如，漏极区域)，并且可以通过与第一栅极电极GE1的一部分对应并贯通过孔膜140及层间绝缘膜123的第四接触孔CT4连接到第一薄膜晶体管TFT1的第一栅极电极GE1。

发光阵列170包括布置在过孔膜140上并与多个像素区域PA对应的多个发光元件EMD。

多个发光元件EMD中的每一个可以包括彼此对向的像素电极171、公共电极174以及介于像素电极171与公共电极174之间的发光层173。

即，发光阵列170可以包括：多个像素电极171，布置于过孔膜140上并与多个像素区域PA分别对应；像素定义膜172，布置于过孔膜140上，与多个像素区域PA之间的边界对应，并且覆盖多个像素电极171中的每一个的边缘；多个发光层173，分别布置于多个像素电极171上；以及公共电极174，布置于像素定义膜172及多个发光层173上，并且与多个像素区域PA整体地对应。

像素电极171可以利用诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和氧化铟锡(ITO：Indium Tin Oxide)的堆叠结构(ITO/Al/ITO)、APC合金及APC合金和ITO的堆叠结构(ITO/APC/ITO)之类的具有高反射率的金属物质构成。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。

像素定义膜172可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimideresin)等有机膜构成。

发光层173可以利用有机发光物质构成。

虽然图5未示出，但是根据一实施例的发光元件EMD还可以包括：空穴传输层(未示出)，布置于像素电极171与发光层173之间并包括空穴传输物质；以及电子传输层(未示出)，布置于发光层173与公共电极174之间并包括电子传输物质。

公共电极174可以利用诸如ITO、IZO之类的透明导电物质(TCO：TransparentConductive Material)或诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的半透明导电物质(Semi-transmissive Conductive Material)构成。在公共电极174利用半透明金属物质构成的情况下，可以期待借由微腔(micro cavity)的光输出效率的改善。

在多个像素区域PA中的每一个中，像素电极171可以通过贯通过孔膜140及层间绝缘膜123的第五接触孔CT5连接到第一薄膜晶体管TFT1的第一有源层ACT1的一侧(图5的左侧)。

此外，像素电极171可以通过与阻光图案SLP的一部分对应并贯通过孔膜140、层间绝缘膜123及缓冲膜122的第六接触孔CT6连接到阻光图案SLP。

即，阻光图案SLP可以起到连接到第一薄膜晶体管TFT1与发光元件EMD之间的接点(即，第二节点ND2(图4))的存储电容器CST的一端的功能。

此外，第二桥接电极BRE2可以起到连接到第一薄膜晶体管TFT1的第一栅极电极GE1与第二薄膜晶体管TFT2之间的接点(即，第一节点ND1(图4))的存储电容器CST的另一端的功能。

因此，可以通过阻光图案SLP与第二桥接电极BRE2之间的重叠区域来提供存储电容器CST。

此外，尽管图5未示出，但是根据一实施例的显示面板100还可以包括：第一驱动电源线ELVDL(图4)，与数据线DL平行，与阻光图案SLP隔开，并且与阻光图案SLP布置于同一层；以及第三桥接电极(未示出)，用于连接第一薄膜晶体管TFT1的第一有源层ACT1的另一侧(图5的右侧)与第一驱动电源线ELVDL(图4)之间。

根据一实施例的显示面板100包括覆盖发光阵列170的密封结构物180。

作为一例，密封结构物180可以包括：第一密封膜181，布置于发光阵列170上并利用无机绝缘材料构成；第二密封膜182，布置于第一密封膜181上并利用有机绝缘材料构成；以及第三密封膜183，布置于第一密封膜181上，覆盖第二密封膜182，并且利用无机绝缘材料构成。

如此，由于密封结构物180构成为第一密封膜181、第二密封膜182及第三密封膜183的堆叠结构，从而可以通过密封结构物180防止氧气或水分渗透到发光阵列170。

另外，可以通过利用易于相对厚地布置的有机绝缘材料构成的第二密封膜182来防止发光阵列170被诸如灰尘等的异物损坏。

第一密封膜181及第三密封膜183中的每一个可以构成为氮化硅层、氮氧化硅层、氧化硅层、氧化钛层及氧化铝层中的一种以上的无机膜堆叠的结构。

第二密封膜182可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimideresin)等有机膜构成。

接下来，将参照图6至图14说明根据每个实施例的显示面板。

图6、图7及图8是示出根据第一实施例的图3的B-B’的示例的剖视图。

参照图6，根据第1-1实施例的显示面板100A包括：多条连接线130，布置于支撑基板110上的非显示区域NDA；过孔膜140，覆盖多条连接线130；密封孔141，布置于非显示区域NDA中围绕显示区域DA的形态的密封区域(Sealing area)SLA，并且贯通过孔膜140；以及密封层150，布置于支撑基板110上的密封孔141。

多条连接线130中的一条连接线的一侧可以与电路阵列120的一条信号布线连接，并且另一侧可以与信号垫SPD、扫描驱动电路SDC和显示驱动电路200中的一个连接。

多条连接线130中的每一条包括由与阻光图案SLP相同的层构成的第一连接线图案(Connecting line Pattern)CNP1以及由与第一栅极电极GE1相同的层构成的第二连接线图案CNP2中的至少一个。

其中，层间绝缘膜123在非显示区域NDA中覆盖第一连接线图案CNP1及第二连接线图案CNP2。

根据第1-1实施例，层间绝缘膜123可以构成为包括阶梯差(Height Difference)HD的形态，所述阶梯差HD借由与密封孔141和第一连接线图案CNP1之间的重叠区域中的至少一部分对应的蚀刻防止层(Etch Stopper)ES而形成。

在布置密封孔141的区域中，由于第一连接线图案CNP1的一部分不能被过孔膜140所保护，因此第一连接线图案CNP1可能容易地受损或被去除。

为了防止这种情况，根据第1-1实施例，在将与密封孔141和第一连接线图案CNP1之间的重叠区域中的至少一部分对应的蚀刻防止层ES布置在缓冲膜122上并布置覆盖蚀刻防止层ES的层间绝缘膜123及过孔膜140的状态下，可以执行用于布置密封孔141的过孔膜140的图案化。

此时，层间绝缘膜123可以构成为包括借由与密封孔141和第一连接线图案CNP1之间的重叠区域中的至少一部分对应的蚀刻防止层ES形成的阶梯差HD的形态。

同时，根据第1-1实施例的显示面板100A还可以包括：两个以上的第一谷142，布置于在非显示区域NDA中比密封区域SLA更靠近显示区域DA且具有围绕显示DA的形态的坝区域(Dam area)DMA，并且贯通过孔膜140；以及第一坝层(Dam Layer)DML1，布置于两个以上的第一谷142之间，由与过孔膜140相同的层构成。

在布置两个以上的第一谷142的区域中，由于第一连接线图案CNP1的另一部分不能被过孔膜140所保护，因此可能容易地受损或被去除。

为了防止这种情况，根据第1-1实施例，缓冲膜122上的蚀刻防止层ES还与两个以上的第一谷142中的每一个和第一连接线图案CNP1之间的重叠区域中的至少一部分对应。

此时，层间绝缘膜123可以构成为还包括借由与两个以上的第一谷142中的每一个和第一连接线图案CNP1之间的重叠区域中的至少一部分对应的蚀刻防止层ES形成的阶梯差的形态。

由此，即使层间绝缘膜123的一部分和过孔膜140的与密封孔141及两个以上的第一谷142中的每一个对应的一部分一起被去除，第一连接线图案CNP1也可以通过蚀刻防止层ES而免受图案化的影响。

蚀刻防止层ES可以由与第一有源层ACT1相同的层形成。即，与第一有源层ACT1相同地，蚀刻防止层ES可以在缓冲膜122上利用半导体物质形成。

蚀刻防止层ES可以仅布置在密封孔141及两个以上的第一谷142中的每一个与第一连接线图案CNP1之间的重叠区域中的发生过度蚀刻的可能性较高的一部分区域。作为一例，过渡的蚀刻发生与否可以通过蚀刻工序的实验结果或经验来导出。

与此不同，蚀刻防止层ES也可以在不与第二连接线图案CNP2重叠的范围内整体上对应于密封孔141及两个以上的第一谷142中的每一个与第一连接线图案CNP1之间的重叠区域。

蚀刻防止层ES不对应于密封孔141及两个以上的第一谷142中的每一个与第二连接线图案CNP2之间的重叠区域。即，蚀刻防止层ES不布置于第二连接线图案CNP2下方。如此，可以防止第二连接线图案CNP2与蚀刻防止层ES一同被去除。

在密封孔141及两个以上的第一谷142中的每一个中，由于层间绝缘膜123覆盖蚀刻防止层ES，因此可以具有包括借由蚀刻防止层ES形成的阶梯差HD的表面形态。

并且，蚀刻防止层ES的至少一部分可以与过孔膜140及层间绝缘膜123的一部分一同被图案化。在这种情况下，层间绝缘膜123可以包括与被图案化的蚀刻防止层ES对应并与缓冲膜122隔开的底切结构UC。

根据第1-1实施例，蚀刻防止层ES的另一部分可以不被图案化而残留于层间绝缘膜123的底切结构UC与缓冲膜122之间。

此外，布置于密封孔141的密封层150可以填充在层间绝缘膜123的底切结构UC内。

或者，如图7所示，根据第1-2实施例，蚀刻防止层ES可以不被全部图案化而残留在层间绝缘膜123上。在这种情况下，层间绝缘膜123可以不包括底切结构UC。

或者，如图8所示，根据第1-3实施例，蚀刻防止层ES也可以与过孔膜140一同被全部去除。在这种情况下，密封层150可以填充在层间绝缘膜123的底切结构UC与缓冲膜122之间。

再次参照图6，根据第1-1实施例的显示面板100A还可以包括：两个以上的第二谷1722，对应于坝区域DMA，与两个以上的第一谷142分别连接，并贯通像素定义膜172；第二坝层DML2，布置于两个以上的第二谷1722之间的第一坝层DML1上，由与像素定义膜172相同的层构成。

此时，在密封结构物180中，第一密封膜181可以布置为覆盖发光阵列170，并朝坝区域DMA扩张直至覆盖第二坝层DML2。

第二密封膜182具有与利用第一坝层DML1和第二坝层DML2构成的坝结构物DAM对应的边缘。

第三密封膜183覆盖第二密封膜182并且在坝区域DMA中与第一密封膜181相接。

密封层150布置于密封孔141，并接合封装基板160与支撑基板110之间。

图7所示的第1-2实施例的显示面板100B及图8所示的第1-3实施例的显示面板100C除了蚀刻防止层ES被图案化的程度之外，与图6所示的第1-1实施例的显示面板100A相同，因此以下省略重复说明。

如上所述，根据第1-1实施例的显示面板100A、第1-2实施例的显示面板100B及第1-3实施例的显示面板100C(以下，统称为“第一实施例”)，层间绝缘膜123以覆盖与被去除过孔膜140的密封孔141及两个以上的第一谷142中的每一个和第一连接线图案CNP1重叠的区域中的至少一部分对应的蚀刻防止层ES的方式布置，从而构成为包括借由蚀刻防止层ES形成的阶梯差HD的形态。并且，根据蚀刻强度，层间绝缘膜123可以包括与被图案化的蚀刻防止层ES的一部分对应的底切结构UC。

因此，在布置密封孔141和两个以上的第一谷142的工序中，可以防止发生第一连接线图案CNP1受损或被去除的不良。

并且，布置于密封孔141的密封层150布置在包括借由蚀刻防止层ES形成的阶梯差HD或借由被图案化的蚀刻防止层ES形成的底切结构UC的层间绝缘膜123上。因此，层间绝缘膜123与密封层150之间的接触面积增加，从而可以增加针对层间绝缘膜123的密封层150的粘贴力。并且，由于层间绝缘膜123与密封层150之间的界面因阶梯差HD及底切结构UC而更加复杂地变形，因此氧气或水分的渗透路径变得更加复杂，从而能够减少氧气或水分的渗透。

图9及图10是示出针对根据第二实施例的图3的B-B’的示例的剖视图。

参照图9，根据第2-1实施例的显示面板100D除了层间绝缘膜123不包括由蚀刻防止层ES形成的阶梯差并且过孔膜140包括由层间绝缘膜123上的蚀刻防止层ES’形成的底切结构UC’这一点之外，与图6所示的第1-1实施例的显示面板100A相同，因此以下将省略重复说明。

根据第2-1实施例的显示面板100D通过包括布置蚀刻防止层ES’的过程的制造工序来制造，所述蚀刻防止层ES’与密封孔141及两个以上的第一谷142中的每一个和第一连接线图案CNP1之间的重叠区域的至少一部分或者在密封孔141及两个以上的第一谷142中的每一个和第二连接线图案CNP2之间的重叠区域的至少一部分对应，并且布置在层间绝缘膜123上。

此时，在密封孔141及两个以上的第一谷142中的每一个中，蚀刻防止层ES’的至少一部分与过孔膜140一同被图案化。由此，过孔膜140可以包括与被图案化的蚀刻防止层ES’对应并与层间绝缘膜123隔开的底切结构UC’。

根据第2-1实施例，层间绝缘膜123上的蚀刻防止层ES’中的一部分可以与过孔膜140一同被图案化，另一部分可以不被图案化而残留在过孔膜140的底切结构UC’与层间绝缘膜123之间。

此外，布置在密封孔141的密封层150可以填充在过孔膜140的底切结构UC’内。

或者，如图10所示，根据第2-2实施例的显示面板100E，层间绝缘膜123上的蚀刻防止层ES’也可以与过孔膜140一同被全部去除。在这种情况下，布置在密封孔141的密封层150可以填充在过孔膜140的底切结构UC’与层间绝缘膜123之间。

图10所示的第2-2实施例的显示面板100E除了层间绝缘膜123上的蚀刻防止层ES’全部被图案化这一点以外，与图9所示的第2-1实施例的显示面板100D相同，因此以下省略重复说明。

如上所述，根据第2-1实施例的显示面板100D和第2-2实施例的显示面板100E(以下，统称为“第二实施例”)，过孔膜140被布置为覆盖蚀刻防止层ES’之后，为了布置密封孔141和两个以上的第一谷142而被图案化，所述蚀刻防止层ES’与密封孔141及两个以上的第一谷142中的每一个和第一连接线图案CNP1之间的重叠区域的至少一部分以及密封孔141及两个以上的第一谷142中的每一个和第二连接线图案CNP2之间的重叠区域的至少一部分对应，并布置于层间绝缘膜123上。此时，层间绝缘膜123上的蚀刻防止层ES’中的至少一部分与过孔膜140一同被图案化，因此过孔膜140包括与被图案化的蚀刻防止层ES’对应并与层间绝缘膜123隔开的底切结构UC’。

如上所述，随着蚀刻防止层ES’布置于覆盖第二连接线图案CNP2的层间绝缘膜123上，在进行布置密封孔141及两个以上的第一谷142的工序时，不仅第一连接线图案CNP1可以被蚀刻防止层ES’所保护，而且第二连接线图案CNP2也可以被蚀刻防止层ES’所保护。

图11及图12是示出针对根据第三实施例的图3的B-B’的示例的剖视图。

参照图11，根据第3-1实施例的显示面板100F除了还包括根据第2-1实施例的显示面板100D的层间绝缘膜123上的蚀刻防止层ES’(以下，统称为“辅助蚀刻防止层”)这一点以外，与图6所示的第1-1实施例的显示面板100A相同，因此，以下省略重复说明。

参照图12，根据第3-2实施例的显示面板100G除了缓冲膜122上的蚀刻防止层ES及层间绝缘膜123上的辅助蚀刻防止层ES’均被图案化这一点以外，与图11所示的第3-1实施例的显示面板100F相同，因此，以下省略重复说明。

如上所述，根据第3-1实施例的显示面板100F及第3-2实施例的显示面板100G(以下，统称为“第三实施例”)，在进行布置密封孔141及两个以上的第一谷142的工序时，第一连接线图案CNP1及第二连接线图案CNP2中的每一个可以被缓冲膜122上的蚀刻防止层ES及层间绝缘膜123上的辅助蚀刻防止层ES’中的一个所保护。因此，可以更有效地防止由于密封孔141及两个以上的第一谷142的布置工序而导致的对第一连接线图案CNP1及第二连接线图案CNP2的损伤。

图13是示出将根据第四实施例的支撑基板分割的多个掩模区域的剖视图。图14是示出针对图13的C-C’的示例的pingmiantu。

参照图13，支撑基板110可以包括用于布置曝光掩模的工序的多个掩模区域(Separated Area)SAn。即，用于布置曝光掩模的曝光工序可以利用多个掩模区域SAn中的每一个实施。

图13示出了多个掩模区域SAn以2×2排列且包括由彼此相同的宽度构成的四个掩模区域SA1、SA2、SA3、SA4的情况。但是，图13所示的仅为示例，根据第四实施例的多个掩模区域SAn并不局限于图13的图示。即，考虑到曝光工序的难易度，多个掩模区域SAn可以以彼此不同的宽度构成，也可以以彼此不同的形态构成。

多个掩模区域SAn中的每一个包括与多个掩模区域SAn之间的边界相邻的重复曝光区域(Double Exposure Area)DEA。重复曝光区域DEA并不是仅在与某一个掩模区域SA1、SA2、SA3、SA4对应的曝光工序中曝光的区域，而是在与相互接触的两个掩模区域SA1-SA2、SA1-SA3、SA2-SA4、SA3-SA4对应的两次曝光工序中曝光的区域。据此，重复曝光区域DEA中的曝光掩模的厚度与其他剩余区域中的曝光掩模的厚度不同。

尤其，在重复曝光区域DEA中的曝光掩模的厚度变得更小的情况下，在重复曝光区域DEA中可能不仅仅实施过孔膜140的图案化。即，在重复曝光区域DEA中，可以实施与被图案化的过孔膜140对应的层间绝缘膜123的图案化，或者还可以诱导缓冲膜122的图案化。因此，在重复曝光区域DEA中，可能容易发生第一连接线图案CNP1和第二连接线图案CNP2受损或被去除的不良。

由此，根据第四实施例的显示面板100H除了根据第一实施例的缓冲膜122上的蚀刻防止层ES或根据第二实施例的层间绝缘膜123上的蚀刻防止层ES’对应于重复曝光区域DEA这一点之外，与以上的图6至图12所示的实施例相同，因此，以下省略重复说明。

参照图14，对根据第四实施例的显示面板100H而言，在除了重复曝光区域DEA之外的剩余区域中，层间绝缘膜123不包括由蚀刻防止层ES形成的阶梯差HD，并且过孔膜140不包括由辅助蚀刻防止层ES’形成的底切结构UC’。

如上所述，根据第四实施例，蚀刻防止层ES或辅助蚀刻防止层ES’在重复曝光区域DEA限定地布置。由此，在进行布置密封孔141及两个以上的第一谷142的工序时，既能够防止第一连接线图案CNP1或第二连接线图案CNP2受损，又能够减少因蚀刻防止层ES或辅助蚀刻防止层ES’的布置而导致的电不稳定因素。

图15、图16及图17是示出根据第一实施例的显示面板的制造方法的流程图。

图18、图19、图20、图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33、图34、图35、图36、图37、图38、图39、图40、图41、图42、图43、图44及图45是图15、图16及图17的各步骤的工序图。

参照图15，根据第一实施例的显示面板100A、100B、100C的制造方法包括：步骤S10，准备包括显示区域DA和非显示区域NDA的支撑基板110，其中，显示区域DA包括发出用于显示图像的光的多个像素区域PA，非显示区域NDA是显示区域DA的周边；步骤S20，在支撑基板110上的显示区域DA布置包括与多个像素区域PA对应的多个薄膜晶体管TFT1、TFT2(图4)和与多个薄膜晶体管连接的多条信号线SL、DL(图3)的电路阵列120，并且在所述支撑基板110上的非显示区域NDA布置与多条信号线连接的多条连接线130；步骤S30，在支撑基板110上布置覆盖电路阵列120及多条连接线130的过孔膜140；步骤S40，对过孔膜140进行图案化而在支撑基板110的非显示区域NDA设置具有围绕显示区域DA的形态的密封孔141；步骤S70，在至少包括显示区域DA的封装基板160上布置具有围绕显示区域DA的形态的密封层150；步骤S80，在密封层150与密封孔141彼此面对的方向上对准支撑基板110与封装基板160；及步骤S90，将密封层150布置在密封孔141，并将支撑基板110与封装基板160接合。

根据第一实施例，在设置密封孔141的步骤S40中，可以在支撑基板110的非显示区域NDA进一步设置具有围绕显示区域DA的形态并且比密封孔141更靠近显示区域DA的两个以上的第一谷142。此时，在两个以上的第一谷142之间可以设置有第一坝层DML1，该第一坝层DML1由与过孔膜140相同的层构成。

根据第一实施例的显示面板的制造方法在设置密封孔141的步骤S40之后还可以包括：步骤S50，在过孔膜140上布置发光阵列170，该发光阵列包括与多个像素区域PA对应的多个发光元件EMD；以及步骤S60，布置覆盖发光阵列170的密封结构物180。

参照图16，布置电路阵列120及多条连接线130的步骤S20包括：步骤S21，对支撑基板110上的第一导电材料膜进行图案化而在多个像素区域PA布置阻光图案SLP并在非显示区域NDA中布置第一连接线图案CNP1；步骤S22，在支撑基板110上布置覆盖阻光图案SLP及第一连接线图案CNP1的缓冲膜122；步骤S23，对缓冲膜122上的半导体材料膜进行图案化，以布置与阻光图案SLP重叠的第一有源层ACT1，并布置与密封孔141和第一连接线图案CNP1之间的重叠区域中的至少一部分对应的蚀刻防止层ES；步骤S24，对缓冲膜122上的第一绝缘材料膜及第一绝缘材料膜上的第二导电材料膜进行图案化，以在第一有源层ACT1的沟道区域C布置栅极绝缘层GI和第一栅极电极GE1的堆叠结构物，在非显示区域NDA中布置栅极绝缘层GI和第二连接线图案CNP2的堆叠结构物；以及步骤S25，在缓冲膜122上布置覆盖第一有源层ACT1、蚀刻防止层ES、第一栅极电极GE1及第二连接线图案CNP2的层间绝缘膜123。

参照图17，设置密封孔141及两个以上的第一谷142的步骤S40包括：步骤S41，在过孔膜140上布置具有第一厚度的掩模材料膜；步骤S42，通过使用半色调掩模的曝光工序来设置曝光掩模，该曝光掩模包括与密封孔141及两个以上的第一谷142中的每一个对应并且具有比第一厚度小的第二厚度的第一阻挡部、与多个像素区域PA中的每一个对应并且贯通掩模材料膜的至少一个第一开口部以及作为除了第一阻挡部和第一开口部之外的其余部分，并由具有第一厚度的掩模材料膜构成的第二阻挡部；步骤S43，对与曝光掩模的至少一个第一开口部对应的过孔膜140进行图案化而布置与多个像素区域PA中的每一个对应的至少一个接触孔CT1、CT2、CT3、CT4、CT5、CT6(图5)；步骤S44，通过对曝光掩模进行灰化(ashing)工序，准备包括至少一个第一开口部、与第二阻挡部对应并以比第一厚度小的第三厚度构成的第三阻挡部、与第一阻挡部对应并使过孔膜140暴露的第二开口部的变更掩模；步骤S45，对与变更掩模的第二开口部对应的过孔膜140进行图案化而布置密封孔141及两个以上的第一谷142；以及步骤S46，去除变更掩模。

参照图18及图19，在准备包括显示区域DA和非显示区域NDA的支撑基板110的步骤S10之后，实施在支撑基板110上布置阻挡膜121的步骤，然后可以实施布置阻光图案SLP及第一连接线图案CNP1的步骤S21。

即，可以通过对布置于阻挡膜121上的第一导电材料膜(未示出)进行图案化来准备阻光图案SLP及第一连接线图案CNP1。

如图18所示，可以通过对支撑基板110上的第一导电材料膜(未示出)进行图案化来布置与多个像素区域PA中的每一个对应的阻光图案SLP。

此时，在布置阻光图案SLP时，还可以一同实施布置数据线DL。

同时，如图19所示，通过对包括显示区域DA和非显示区域NDA的支撑基板110上的第一导电材料膜(未示出)进行图案化，在布置阻光图案SLP时，还可以一同布置与非显示区域NDA对应的第一连接线图案CNP1。

阻挡膜121用于减少水分或氧气通过支撑基板110渗透，并且可以利用氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一种无机膜交替堆叠的多层膜构成。

第一导电材料膜可以利用具有阻光性及导电性的金属材料构成。

参照图20及图21，通过在支撑基板110上涂覆无机绝缘材料来布置覆盖阻光图案SLP及第一连接线图案CNP1的缓冲膜122(S22，图16)。

参照图22，通过对缓冲膜122上的半导体材料膜(未示出)进行图案化，在多个像素区域PA中的每一个布置与阻光图案SLP重叠的第一有源层ACT1(S23，图16)。

此时，在多个像素区域PA中的每一个还可以布置与第一有源层ACT1隔开的第二有源层ACT2。

与此同时，参照图23，通过对缓冲膜122上的半导体材料膜(未图示)进行图案化，从而在非显示区域NDA中预定要去除过孔膜140的密封区域SLA和坝区域DMA中的每一个的至少一部分布置与第一连接线图案CNP1的一部分重叠的蚀刻防止层ES(S23，图16)。

半导体材料膜可以利用多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体构成。

参照图24，在缓冲膜122上布置覆盖第一有源层ACT1、第二有源层ACT2及蚀刻防止层ES的第一绝缘材料膜(未图示)，并在第一绝缘材料膜上布置第二导电材料膜(未图示)之后，对第一绝缘材料膜和第二导电材料膜全部进行图案化，从而可以在第一有源层ACT1的沟道区域C布置栅极绝缘层GI和第一栅极电极GE1的堆叠结构物(S24，图16)。

此外，参照图25，通过对第一绝缘材料膜和第二导电材料膜全部进行图案化，从而布置与非显示区域NDA对应的栅极绝缘层GI和第二连接线图案CNP2的堆叠结构物(S24，图16)。

在此，第二连接线图案CNP2不与蚀刻防止层ES重叠。即，第二连接线图案CNP2在缓冲膜122上与蚀刻防止层ES隔开。由此，能够防止第二连接线图案CNP2与蚀刻防止层ES一同被图案化。

此时，配备有分别由第一连接线图案CNP1和第二连接线图案CNP2中的至少一个构成的多条连接线130。

第一绝缘材料膜可以利用氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜构成。

第二导电材料膜可以构成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层构成。

参照图26及图27，通过在缓冲膜122上涂覆无机绝缘材料，从而布置覆盖第一有源层ACT1的第一源漏极区域SD1及第二源漏极区域SD2、蚀刻防止层ES、第一栅极电极GE1、第二连接线图案CNP2的层间绝缘膜123(S25，图16)。

在非显示区域NDA的密封区域SLA及坝区域DMA中的每一个中，由于层间绝缘膜123覆盖与第一连接线图案CNP1的一部分重叠的蚀刻防止层ES，因此层间绝缘膜123具有包括与蚀刻防止层ES对应的阶梯差HD的形态。

层间绝缘膜123可以利用氮化硅层、氮氧化硅层、氧化硅层、氧化钛层及氧化铝层中的一种以上的无机膜交替堆叠的多重膜形成。

据此，在支撑基板110上配备有对应于显示区域DA的电路阵列120和对应于非显示区域NDA的多条连接线130(S20，图15)。

参照图28及图29，布置有覆盖电路阵列120及多条连接线130的过孔膜140(S30，图15)。

即，过孔膜140可以布置于层间绝缘膜123上，并且可以构成为丙烯酸树脂(acrylresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamideresin)、聚酰亚胺树脂(polyimide resin)等有机膜堆叠一个以上的结构。

参照图30及图31，在过孔膜140上布置具有第一厚度TH1的掩模材料膜(未示出)(S41，图17)之后，对掩模材料膜实施使用半色调掩模400的曝光工序，从而曝光掩模500布置于过孔膜140上(S42，图17)。

在此，掩模材料膜可以利用硅氧烷(Siloxane)构成。如此，通过布置至少一个接触孔的步骤(S43，图17)中的蚀刻工序，能够减少掩模材料膜一同被蚀刻的现象。

半色调掩模400可以包括：半透光部401，与密封区域SLA的密封孔141及坝区域DMA的两个以上的第一谷142中的每一个对应；至少一个透光部402，与多个像素区域PA中的每一个的至少一个接触孔CT1、CT2、CT3、CT4、CT5、CT6(图5)对应；以及阻光部403，与除这些之外的其余部分对应。

因此，曝光掩模500可以包括：第一阻挡部501，与半色调掩模400的半透光部401对应并且具有比掩模材料膜的第一厚度TH1小的第二厚度TH2；至少一个第一开口部502，与半色调掩模400的至少一个透光部402对应并贯通掩模材料膜；以及第二阻挡部503，与半色调掩模400的阻光部403对应并利用具有第一厚度TH1的掩模材料膜构成。

参照图32，对通过曝光掩模500的至少一个第一开口部502暴露的过孔膜140进行图案化，从而配备与多个像素区域PA中的每一个对应的至少一个接触孔CT1、CT2、CT3、CT4、CT5、CT6(S43，图17)。

参照图33和图34，通过对曝光掩模500执行灰化工艺来设置变更掩模500’(S44，图17)。

变更掩模500’包括曝光掩模500的至少一个第一开口部502的同时还可以包括：第三阻挡部503’，与曝光掩模500的第二阻挡部503对应并构成为比第一厚度TH1小的第三厚度TH3；以及第二开口部502’，与曝光掩模500的第一阻挡部501对应并使过孔膜140暴露。

参照图34，通过对与变更掩模500’的第二开口部502’对应的过孔膜140进行图案化，从而可以在非显示区域NDA的密封区域SLA布置有密封孔141，并且在非显示区域NDA的坝区域DMA可以布置有两个以上的第一谷142(S45，图17)。

并且，在两个以上的第一谷142之间设置有由与过孔膜140相同的层构成的第一坝层DML1。

此时，根据用于对过孔膜140进行图案化的蚀刻强度，在密封孔141及两个以上的第一谷142中的每一个中，层间绝缘膜123的一部分一同被图案化，从而可以暴露或去除蚀刻防止层ES的一部分。在此情况下，层间绝缘膜123可以包括与被去除的蚀刻防止层ES的一部分对应的底切结构UC。

或者，根据用于对过孔膜140进行图案化的蚀刻强度，蚀刻防止层ES也可以全部被去除。

如上所述，由于蚀刻防止层ES的布置，可以降低第一连接线图案CNP1在密封孔141和两个以上的第一谷142中的每一处受损或被去除的可能性。

之后，实施去除过孔膜140上的变更掩模500’的步骤(S46，图17)。

由此，设置与多个像素区域PA中的每一个对应的至少一个接触孔、与非显示区域NDA对应的密封孔141以及两个以上的第一谷142(S40，图15)。

接着，参照图35，分别与多个像素区域PA对应的多个像素电极171被布置于过孔膜140上。

此时，像素电极171可以通过贯通过孔膜140及层间绝缘膜123的第五接触孔CT5连接到第一有源层ACT1的第二源漏极区域SD2。

此外，像素电极171可以通过贯通过孔膜140、层间绝缘膜123及缓冲膜122的第六接触孔CT6连接到阻光图案SLP。

此外，通过第一接触孔CT1及第二接触孔CT2连接数据线DL与第二有源层ACT2的第一桥接电极BRE1以及通过第三接触孔CT3及第四接触孔CT4连接第一栅极电极GE1与第二有源层ACT2的第二桥接电极BRE2可以与像素电极171一起被布置在过孔膜140上。

参照图36，通过对布置于过孔膜140上并覆盖像素电极171、第一桥接电极BRE1及第二桥接电极BRE2的有机绝缘材料膜进行图案化，布置与多个像素区域PA之间的边界对应并覆盖除了像素电极171的中心一部分之外的剩余部分的像素定义膜172。

像素定义膜172可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimideresin)等构成。

参照图37，在形成像素定义膜172时，可以一起形成分别与两个以上的第一谷142连接并贯通像素定义膜172的两个以上的第二谷1722。并且，在第一坝层DML1上可以形成由与像素定义膜172相同的层构成的第二坝层DML2。

因此，可以提供由第一坝层DML1和第二坝层DML2的堆叠形成的坝结构物DAM。

参照图38，多个发光层173分别布置于多个像素电极171上。

参照图39，与多个像素区域PA整体对应的公共电极174布置于多个发光层173及像素定义膜172上。

参照图40，公共电极174布置成可以延伸到非显示区域NDA的坝区域DMA，以覆盖至少一个坝结构物DAM，并且可以在坝区域DMA通过预定的接触孔与至少一条连接线连接。

由此，形成包括多个发光元件EMD的发光阵列170，所述多个发光元件EMD分别与多个像素区域PA对应并具有发光层173介于像素电极171与公共电极174之间的结构(S50，图15)。

参照图41、图42及图43，形成覆盖发光阵列170的密封结构物180(S60，图15)。

密封结构物180可以包括：第一密封膜181，布置于发光阵列170上并利用无机绝缘材料构成；第二密封膜182，布置于第一密封膜181上并利用有机绝缘材料构成；以及第三密封膜183，布置于第一密封膜181上并覆盖第二密封膜182且利用无机绝缘材料构成。

如图42所示，第一密封膜181可以布置为覆盖发光阵列170并朝坝区域DMA扩张直至覆盖第二坝层DML2。

第二密封膜182具有与由第一坝层DML1及第二坝层DML2构成的坝结构物DAM对应的边缘。

第三密封膜183覆盖第二密封膜182并在坝区域DMA中与第一密封膜181相接。

参照图44，在至少包括显示区域DA的封装基板160的一面布置有具有围绕显示区域DA的形态的密封层150(S70，图15)。

参照图45，将封装基板160与支撑基板110对准，使得封装基板160的密封层150与支撑基板110的密封孔141能够彼此面对(S80，图15)。

之后，如图2所示，将密封层150布置于密封孔141，从而通过密封层150使封装基板160与支撑基板110接合(S90，图15)。

据此，可以形成根据第一实施例的显示面板100。

图46是示出根据第二实施例的显示面板的制造方法的流程图。图47是示出图46的布置蚀刻防止层的步骤之后的、图15的布置过孔膜的步骤的工序图。

参照图46，根据第二实施例的显示面板的制造方法除了在布置电路阵列120及多条连接线130的步骤S20’中蚀刻防止层ES不与第一有源层ACT1一同布置而是在布置层间绝缘膜123的步骤S25之后实施布置蚀刻防止层ES’之外，与根据图15、图16及图17的第一实施例的显示面板的制造方法相同，因此，以下省略重复说明。

即，参照图47，根据第二实施例的蚀刻防止层ES’并非布置于缓冲膜122上，而是布置层间绝缘膜123(S25，图46)之后布置于层间绝缘膜123上(S26，图46)。

如此一来，虽然存在掩模工序数增加的缺点，但布置于缓冲膜122上的第二连接线图案CNP2也可以被蚀刻防止层ES’所保护，因此具有能够提高收率及产品可靠性的优点。

以上，参照附图说明了本发明的实施例，但本发明所属的技术领域中具有普通知识的人员可以理解的是，在不改变本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (10)

1.一种显示面板，包括：

支撑基板，包括显示区域和非显示区域，所述显示区域包括发出用于显示图像的光的多个像素区域，所述非显示区域为所述显示区域的周边；

电路阵列，布置于所述支撑基板上的所述显示区域，并且包括与所述多个像素区域对应的多个薄膜晶体管和与所述多个薄膜晶体管连接的多条信号线；

多条连接线，布置于所述支撑基板上的所述非显示区域，并且与所述多条信号线连接；

过孔膜，布置于所述支撑基板上，并且覆盖所述电路阵列及所述多条连接线；

密封孔，在所述非显示区域中以围绕所述显示区域的形态布置，并且贯通所述过孔膜；

密封层，布置于所述支撑基板上的所述密封孔；及

封装基板，与所述支撑基板对向，并且借由所述密封层而与所述支撑基板接合，

所述多个薄膜晶体管中的每一个包括：

阻光图案，布置于所述支撑基板上；

缓冲膜，布置于所述支撑基板上，并且覆盖所述阻光图案；

有源层，布置于所述缓冲膜上，并且与所述阻光图案重叠；

栅极绝缘层，布置于所述有源层的沟道区域上；

栅极电极，布置于所述栅极绝缘层上；及

层间绝缘膜，布置于所述缓冲膜上，并且覆盖所述有源层及所述栅极电极，

其中，所述多条连接线中的每一个包括由与所述阻光图案相同的层构成的第一连接线图案和由与所述栅极电极相同的层构成的第二连接线图案中的至少一个，

所述层间绝缘膜构成为包括阶梯差的形态，所述阶梯差由与所述密封孔和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层而形成。

2.根据权利要求1所述的显示面板，其中，

所述蚀刻防止层由与所述有源层相同的层构成。

3.根据权利要求1所述的显示面板，还包括：

发光阵列，布置于所述过孔膜上，并且包括与所述多个像素区域对应的多个发光元件；

密封结构物，覆盖所述发光阵列；及

两个以上的第一谷，在所述非显示区域中以围绕所述显示区域的形态布置，比所述密封孔更靠近所述显示区域，贯通所述过孔膜并彼此隔开，

其中，所述层间绝缘膜构成为还包括阶梯差的形态，所述阶梯差由与所述两个以上的第一谷中的每一个和所述第一连接线图案之间的重叠区域中的至少一部分对应的蚀刻防止层而形成。

4.根据权利要求3所述的显示面板，其中，

所述蚀刻防止层的至少一部分同与所述密封孔及所述两个以上的第一谷中的每一个对应的过孔膜一起被图案化，

所述层间绝缘膜包括与被图案化的所述蚀刻防止层对应并与所述缓冲膜隔开的底切结构。

5.根据权利要求4所述的显示面板，其中，

所述蚀刻防止层的另一部分残留在所述层间绝缘膜的所述底切结构与所述缓冲膜之间。

6.根据权利要求4所述的显示面板，其中，

所述蚀刻防止层同与所述密封孔及所述两个以上的第一谷中的每一个对应的过孔膜一起被全部去除。

7.根据权利要求3所述的显示面板，其中，

所述支撑基板分割为多个掩模区域，

所述多个掩模区域中的每一个包括与所述多个掩模区域之间的边界相邻的重复曝光区域，

所述蚀刻防止层与所述密封孔及所述两个以上的第一谷中的每一个的所述重复曝光区域对应。

8.根据权利要求3所述的显示面板，其中，

所述过孔膜包括借由辅助蚀刻防止层而形成的底切结构，所述辅助蚀刻防止层与所述密封孔及所述两个以上的第一谷中的每一个和所述第二连接线图案之间的重叠区域中的至少一部分对应，并布置于所述层间绝缘膜上。

9.根据权利要求3所述的显示面板，其中，

所述发光阵列包括：

多个像素电极，布置于所述过孔膜上，并且与所述多个像素区域分别对应；

像素定义膜，布置于所述过孔膜上，与所述多个像素区域之间的边界对应，并且覆盖所述多个像素电极中的每一个的边缘；

多个发光层，分别布置于所述多个像素电极上；及

公共电极，布置于所述像素定义膜及所述多个发光层上，并且与所述多个像素区域对应，

其中，所述显示面板还包括：

两个以上的第二谷，与所述两个以上的第一谷分别连接，并且贯通所述像素定义膜。

10.根据权利要求3所述的显示面板，还包括：

扫描驱动电路，布置于所述支撑基板上的所述非显示区域，并且驱动所述多条信号线中的向所述多个像素区域供应扫描信号的多条扫描线，

其中，所述扫描驱动电路布置于所述密封孔与所述两个以上的第一谷之间，并且被所述过孔膜所覆盖。

Images