CN116264083A - 存储系统以及存储系统的数据读取方法 - Google Patents
存储系统以及存储系统的数据读取方法 Download PDFInfo
- Publication number
- CN116264083A CN116264083A CN202111530300.7A CN202111530300A CN116264083A CN 116264083 A CN116264083 A CN 116264083A CN 202111530300 A CN202111530300 A CN 202111530300A CN 116264083 A CN116264083 A CN 116264083A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- sets
- storage system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
Abstract
本公开实施例涉及半导体技术领域,提供一种存储系统以及存储系统的数据读取方法,存储系统包括:存储系统被配置为,响应于读复制使能信号以进入读复制模式,且在读复制模式期间,若从存储阵列输出的多组数据中至少两组数据相同,则将至少两组数据定义为相同组,则输出用于表征数据复制的标识信号,并传输相同组中的一组数据至相应的数据端口,且断开相同组中的其余组数据至相应的数据端口之间的传输路径。本公开实施例至少有利于节省数据读出时的功耗。
Description
技术领域
本公开实施例涉及半导体技术领域,特别涉及一种存储系统以及存储系统的数据读取方法。
背景技术
在许多电子系统中使用存储器来存储和读取信息,例如在移动电话、平板电脑、计算机、服务器以及包括处理器或需要存储信息的电子系统中。存储器可以通过存储器命令来控制,存储器命令例如是由存储器通过命令总线接收的写命令和读命令。要存储的信息可以使用写命令被写入存储器,并且在以后的时间通过使用读命令从存储器读取信息而被检索。
其中,可以并行驱动多条数据传输通路从存储器的读取多个数据,然而当读取的数据中存在相同的数据时,多条数据传输通路均被驱动比单条数据被驱动消耗更多的功率。
发明内容
本公开实施例提供一种存储系统以及存储系统的数据读取方法,至少有利于节省数据读出时的功耗。
根据本公开一些实施例,本公开实施例一方面提供一种存储系统,包括:所述存储系统被配置为,响应于读复制使能信号以进入读复制模式,且在所述读复制模式期间,若从存储阵列输出的多组数据中至少两组数据相同,则将所述至少两组数据定义为相同组,输出用于表征数据复制的标识信号,并传输所述相同组中的一组数据至相应的数据端口,且断开所述相同组中的其余组数据至相应的数据端口之间的传输路径。
在一些实施例中,所述存储系统还被配置为,若所述多组数据中所有组数据均相同,则输出所述标识信号。
在一些实施例中,其特征在于,所述标识信号为数据掩码信号,且所述数据掩码信号的位数为一位。
在一些实施例中,所述存储系统还被配置为,若所述多组数据中存在与所述相同组的数据不同的至少一组数据,则还传输所述至少一组数据至相应的所述数据端口,并输出位置信号,所述位置信号用于表征所述至少一组数据对应的传输路径以及数据端口的位置。
在一些实施例中,所述位置信号与所述标识信号由同一功能模块产生。
在一些实施例中,所述存储系统还被配置为,若所述相同组的数量为大于或等于2,则所述标识信号还用于对不同的所述相同组进行定位。
在一些实施例中,所述存储系统还被配置为,所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
在一些实施例中,所述存储系统包括:处理模块,所述处理模块响应于所述读复制使能信号以及所述多组数据,以输出第一驱动信号、第二驱动信号以及所述标识信号;多条数据通路,每条所述数据通路作为一组所述数据在所述存储阵列与所述数据端口之间的所述传输路径,所述相同组中的一组所述数据对应的所述数据通路响应于所述第一驱动信号导通,所述相同组中的其余组所述数据对应的所述数据通路响应于所述第二驱动信号截止;标识信号通路,所述标识信号通路连接在所述处理模块与标识端口之间,所述标识信号通路响应于所述第一驱动信号导通,以将所述标识信号传输至所述标识端口。
在一些实施例中,所述存储系统还包括:多个驱动模块,每一所述驱动模块连接在一所述数据通路与一所述数据端口之间,被配置为,若与所述驱动模块连接的所述数据通路导通,则所述数据通路传输的数据经由所述驱动模块输出至所述数据端口。
在一些实施例中,所述存储系统还包括:强制输出模块,所述强制输出模块连接在所述数据通路与所述数据端口之间,被配置为,响应于所述读复制使能信号以及所述标识信号,强制所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
在一些实施例中,所述存储系统还包括:检测模块,所述检测模块被配置为,检测各所述数据通路是否导通,并输出状态信号,所述状态信号用于表征各所述数据通路是否导通。
在一些实施例中,所述数据通路包括:多级串联的第一传输电路,且每一级所述第一传输电路均基于所述第一驱动信号或者所述第二驱动信号导通;所述标识信号通路包括:多级串联的第二传输电路,且每一级所述第二传输电路均基于所述第一驱动信号导通以传输所述标识信号。
在一些实施例中,所述存储系统还包括:更新模块,所述更新模块响应于所述读复制使能信号以及前一级所述第二传输电路输出的所述标识信号,生成新的所述第一驱动信号或者新的所述第二驱动信号用于驱动下一级所述第一传输电路。
在一些实施例中,所述处理模块还被配置为,若所述多组数据中存在数据不同的至少一组数据,则还输出第三驱动信号;数据不同的至少一组数据对应的所述数据通路响应于所述第三驱动信号导通。
根据本公开一些实施例,本公开实施例另一方面还提供一种存储系统的数据读取方法,包括:响应于读复制使能信号以进入读复制模式,在所述读复制模式期间,若从存储阵列输出的多组数据中至少两组所述数据相同,所述至少两组所述数据定义为相同组,则输出用于表征数据复制的标识信号,并传输所述相同组中的一组所述数据至相应的数据端口,且断开所述相同组中的其余组所述数据至相应的数据端口之间的传输路径。
在一些实施例中,所述输出用于表征数据复制的标识信号,包括:判断所述多组数据中是否所有组数据均相同;若所述多组数据中所有组数据均相同,则输出所述标识信号。
在一些实施例中,所述数据读取方法还包括:所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
在一些实施例中,所述数据读取方法还包括:若所述多组数据中存在与所述相同组的数据不同的至少一组数据,则还传输所述至少一组数据至相应的所述数据端口,并输出位置信号,所述位置信号用于表征所述至少一组数据对应的所述传输路径以及所述数据端口的位置。
在一些实施例中,所述数据读取方法还包括:传输所述标识信号至标识端口;其中,传输所述相同组中的一组所述数据至相应的所述数据端口,以及,传输所述标识信号至标识端口,包括:响应于所述读复制使能信号以及所述多组数据,以产生第一驱动信号以及第二驱动信号;相同组中的一组所述数据对应的数据通路响应于所述第一驱动信号导通,所述相同组中的其余组所述数据对应的所述数据通路响应于所述第二驱动信号截止,以将相同组中的一组所述数据传输至相应的所述数据端口;所述标识信号对应的标识信号通路响应于所述第一驱动信号导通,以将所述标识信号传输至所述标识端口。
在一些实施例中,传输所述相同组中的一组所述数据至相应的所述数据端口,以及,传输所述标识信号至标识端口,还包括:还响应于所述读复制使能信号以及所述标识信号的所述传输路径的前一节点输出的所述标识信号,以生成新的所述第一驱动信号以及新的所述第二驱动信号,新的所述第一驱动信号以及新的所述第二驱动信号作为所述数据的所述传输路径的下一节点的驱动信号。
本公开实施例提供的技术方案至少具有以下优点:
在读复制模式期间,若发现需要从存储阵列中输出的多组数据中有数据相同的情形,将数据相同的组中的一组数据向存储系统外输出的传输路径导通,数据相同的其他组中的数据向存储系统外输出的传输路径断开,则数据相同的其他组中的数据的传输路径会保留上次操作时候的数据不翻转,即在此次传输数据中,数据相同的其他组中的数据的传输路径不会产生新的功耗,从而有利于降低从存储系统中读取数据的功耗。此外,若存在从存储阵列中输出的多组数据中有数据相同的情形,存储系统还会输出标识信号,以表征该次数据传输中多组数据中发生了复制。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本公开实一施例提供的存储系统的功能结构示意图;
图2为本公开实一施例提供的存储系统的另一种功能结构示意图;
图3为本公开实一施例提供的存储系统的又一种功能结构示意图;
图4为本公开实一施例提供的存储系统的再一种功能结构示意图。
具体实施方式
由背景技术可知,从存储系统中读取数据的功耗有待降低。
经分析发现,存储器的接口规范有一种读数据复制(Read Data Copy)模式,在这种模式下,如果发现需要输出的多组数据都是一样的,会只传输其中一组数据,其他组数据通路的输出端强制输出0,且在数据掩码端口发送一个标志,表示发生了数据复制;接收端收到数据后,发现数据掩码端口上的标志,就会将上述正常传输的一组数据复制到输入为0的其他组数据的数据端口,得到完整的数据。
然而,其他组的数据的传输路径仍然是导通的,仍会在数据传输的过程中产生功耗。
本公开实施提供一种存储系统以及存储系统的数据读取方法,存储系统中,在读复制模式期间,若发现需要从存储阵列中输出的多组数据中有数据相同的情形,将相同组中的一组数据向存储系统外输出的传输路径导通,相同组中的其他组数据向存储系统外输出的传输路径断开,则在此次数据传输的过程中,相同组中的其他组数据的传输路径不会产生新的功耗,从而有利于降低从存储系统中读取数据的功耗。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开实施例而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开实施例所要求保护的技术方案。
本公开一实施例提供一种存储系统,以下将结合附图对本公开一实施例提供的存储系统进行详细说明。图1为本公开实一施例提供的存储系统的一种功能结构示意图;图2为本公开实一施例提供的存储系统的另一种功能结构示意图;图3为本公开实一施例提供的存储系统的又一种功能结构示意图;图4为本公开实一施例提供的存储系统的再一种功能结构示意图。
本公开实施例中,参考图1,存储系统100被配置为,响应于读复制使能信号101a以进入读复制模式,且在读复制模式期间,若从存储阵列102输出的多组数据中至少两组数据相同,则将至少两组数据定义为相同组,输出用于表征数据复制的标识信号101b,并传输相同组中的一组数据至相应的数据端口103,且断开相同组中的其余组数据至相应的数据端口103之间的传输路径。
在一些实施例中,继续参考图1,从存储阵列102输出的多组数据可以为8组数据,例如,D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>,每组数据中包含8位无符号数,任意两组数据相同指的是任意两组数据中8位无符号数的排列顺序依次对应相同。需要说明的是,图1中以从存储阵列102输出的多组数据为8组数据,以及每组数据中包含8位无符号数为示例,在实际应用中,对同时从存储阵列102输出的多组数据的组数,以及每组数据中包含的无符号数的位数不做限制。
由于8组数据中至少两组数据,例如D0<7:0>与D1<7:0>的数据相同,则可以将D0<7:0>与D1<7:0>定义为相同组,输出用于表征数据复制的标识信号101b,并传输D0<7:0>至相应的数据端口103,且断开D1<7:0>至相应的数据端口103之间的传输路径,如此,D1<7:0>至相应的数据端口103之间的传输路径不会产生新的功耗,从而有利于降低从存储系统100中读取数据的功耗。
以下通过三种实施例对如何读取存储器中的数据进行详细的说明。
在一些实施例中,存储系统100还可以被配置为,若多组数据中所有组数据均相同,则输出标识信号101b。例如,D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>中的数据均相同,因而可以任选8组数据中的一组数据,譬如D0<7:0>,将传输D0<7:0>至相应的数据端口103的传输路径导通,且断开相同组中的其余组数据至相应的数据端口103的传输路径,譬如D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>至相应的数据端口103之间的7条传输路径,如此,在传输8组相同的数据时,可以避免7组数据对应的传输路径产生不必要的功耗,从而有利于进一步降低读取存储系统100中数据所产生的功耗。
需要说明的是,在实际应用中,可以是N组数据中的所有组的数据均相同,则在传输该N组数据时,可以避免N-1组数据对应的N-1条传输路径产生不必要的功耗,从而降低读取存储系统中数据所产生的功耗。其中,N为大于或等于2的正整数。
其中,当多组数据中所有组数据均相同时,标识信号101b可以为数据掩码信号,且数据掩码信号的位数为一位。如此,基于数据掩码信号,可以了解到该次数据传输中多组数据中中所有组数据均相同,便于后续对导通的传输路径输出的数据进行复制,以得到最终需要的数据。
在另一些实施例中,存储系统100还可以被配置为,若多组数据中存在与相同组的数据不同的至少一组数据,则还传输至少一组数据至相应的数据端口103,并输出位置信号(图中未示出),位置信号用于表征至少一组数据对应的传输路径以及数据端口103的位置。
例如,D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>中,存在D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>以及D5<7:0>中的数据相同,但是D6<7:0>中的数据与D0<7:0>中的数据不同,且D7<7:0>中的数据与D0<7:0>中的数据和D6<7:0>中的数据均不同,即8组数据中存在三组数据不同的情形,则存储系统100在将D0<7:0>中的数据传输至与D0<7:0>对应的数据端口103的同时,还会根据位置信号,将D6<7:0>中的数据传输至与D6<7:0>对应的数据端口103,以及将D7<7:0>中的数据传输至与D7<7:0>对应的数据端口103。如此,根据位置信号获知传输D0<7:0>、D6<7:0>以及D7<7:0>的传输路径的位置以及相应的数据端口103位置,防止对传输至数据端口103的数据的误读取,并将上述3条传输路径导通,实现D0<7:0>、D6<7:0>以及D7<7:0>的数据传输,同时,将剩余5条传输路径断开,以避免传输数据时不必要的功率损耗。
此外,由于D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>以及D5<7:0>中的数据相同,实际应用中,选取其中任意一组数据至相应的数据端口103之间的传输路径导通即可,上述便于描述,选取的是D0<7:0>至与D0<7:0>对应的数据端口103之间的传输路径导通。
需要说明的是,上述只是为了便于描述所举出的具体示例,在实际应用中,多组数据中存在与相同组的数据不同的至少一组数据即可通过上述方案实现数据传输。
其中,位置信号与标识信号可以由同一功能模块产生。如此,有利于减少存储系统中功能模块的数量,以及提高存储系统中单个功能模块的利用率。在一些实施例中,位置信号与标识信号均可以由处理模块101产生。
在一些例子中,存储系统可以被配置为:基于位置信号控制哪些传输路径对应的数据端口103进行复制,即基于位置信号获知哪些传输路径断开,将导通的传输路径传输的数据复制至断开的传输路径对应的数据端口103。例如,由于D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>以及D5<7:0>中的数据相同,在基于位置信号获知D0<7:0>至与D0<7:0>对应的数据端口103之间的传输路径导通,D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>以及D5<7:0>各自对应的5条传输路径断开时,将传输的D0<7:0>复制至分别与D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>以及D5<7:0>对应的5个数据端口103中。进一步的,存储系统还可以被配置为:基于位置信号控制哪些传输路径断开和哪些传输路径导通,如此,无需处理模块产生驱动信号以控制传输路径导通或者断开。
在又一些实施例中,存储系统还可以被配置为,若相同组的数量为大于或等于2,则标识信号101b还用于对不同的相同组进行定位。
例如,D0<7:0>、D1<7:0>、D2<7:0>、D3<7:0>、D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>中,存在D0<7:0>、D1<7:0>、D2<7:0>以及D3<7:0>中的数据相同,D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>中的数据相同,且D0<7:0>中的数据与D4<7:0>中的数据不同,即8组数据中存在两种数据不同的相同组的情形,则存储系统100会根据标识信号101b,将D0<7:0>中的数据传输至与D0<7:0>对应的数据端口103的同时,将D4<7:0>中的数据传输至与D4<7:0>对应的数据端口103。如此,标识信号101b不仅用于表征哪些数据组之间的数据相同,还表征数据相同的数据组的位置信息,以防止对传输至数据端口103的数据的误读取;而且,可以根据标识信号101b,将剩余6条传输路径断开,以避免传输数据时不必要的功率损耗。
此外,由于D0<7:0>、D1<7:0>、D2<7:0>以及D3<7:0>中的数据相同,实际应用中,选取其中任意一组数据至相应的数据端口103之间的传输路径导通即可,上述便于描述,选取的是D0<7:0>至与D0<7:0>对应的数据端口103之间的传输路径导通;由于D4<7:0>、D5<7:0>、D6<7:0>以及D7<7:0>中的数据相同,实际应用中,选取其中任意一组数据至相应的数据端口103之间的传输路径导通即可,上述便于描述,选取的是D4<7:0>至与D4<7:0>对应的数据端口103之间的传输路径导通。
需要说明的是,上述只是为了便于描述所举出的具体示例,相同组的数量为2时,选取的是D0<7:0>、D1<7:0>、D2<7:0>以及D3<7:0>中的数据相同,在实际应用中,数据相同的组也可以为其他组,包含连续的多个数据组和存在间隔的多个数据组,本公开实施例对此不做限制。此外,相同组的数量也可以大于2。
上述三种实施例中,存储系统还可以被配置为,相同组中的其余组数据对应的数据端口103输出预设值。由于其余组数据至相应的数据端口103的传输路径是断开的,因而与其余组数据对应的数据端口103接收不到真实的数据,使得与其余组数据对应的数据端口103输出预设值,表征该数据端口103对应需要输出的数据与导通的传输路径传输的数据相同,有利于进一步避免对其余组数据对应的数据端口103输出的数据的误读取。此外,输出预设值用于满足JEDEC规范,输出预设值可以减小从数据端口103中输出数据所需要的功耗,从而降低从存储系统100中读取数据的功耗,其中,JEDEC规范为联合电子设备工程委员会为半导体产业制定的标准。在一些实施例中,预设值可以为0。
本公开实施例中,参考图1,存储系统包括:处理模块101,处理模块101响应于读复制使能信号101a以及多组数据,以输出第一驱动信号101c、第二驱动信号101d以及标识信号101b;多条数据通路104,每条数据通路104作为一组数据在存储阵列102与数据端口103之间的传输路径,相同组中的一组数据对应的数据通路104响应于第一驱动信号101c导通,相同组中的其余组数据对应的数据通路104响应于第二驱动信号101d截止;标识信号通路105,标识信号通路105连接在处理模块101与标识端口106之间,标识信号通路105响应于第一驱动信号101c导通,以将标识信号101b传输至标识端口106。
由于在数据相同的多组数据中任意选取了一条数据通路104接收第一驱动信号101c导通,相同组的其余组的数据通路104均接收第二驱动信号101d截止,则在传输该数据相同的多组数据时,可以通过第一驱动信号101c仅控制一条数据通路104导通,通过第二驱动信号101d控制该多组数据中的其余组对应的数据通路104截止,可以避免该多组数据中的其余组对应的传输路径产生不必要的功耗,从而有利于进一步降低读取存储系统100中数据所产生的功耗。
在一些实施例中,存储系统可以包括:控制模块(图中未示出),控制模块可以基于位置信号控制哪些传输路径对应的数据端口103进行复制,即基于位置信号获知哪些传输路径断开,将导通的传输路径传输的数据复制至断开的传输路径对应的数据端口103;进一步的,控制模块可以基于位置信号控制哪些传输路径断开和哪些传输路径导通,如此,无需通过处理模块101产生第一驱动信号101c以控制传输路径导通,或者通过处理模块101产生第二驱动信号101d以控制传输路径断开。
在一些实施例中,参考图2,数据通路104可以包括:多级串联的第一传输电路114,且每一级第一传输电路114均基于第一驱动信号101c或者第二驱动信号101d导通;标识信号通路105可以包括:多级串联的第二传输电路115,且每一级第二传输电路115均基于第一驱动信号101c导通以传输标识信号101b。
由于数据在从存储阵列102传输至数据端口103的过程中,容易因数据通路104较长而出现传输失真的现象,即数据传输至数据端口103时,已经与存储阵列102中输出的该数据不同,导致对存储阵列102中的数据的误读取。因而,使得数据通路104包括多级串联的第一传输电路114,有利于保证数据通路104需要传输的数据通过每一级第一传输电路114的处理后,保证传输的数据不失真。
由于标识信号101b在传输过程中,也容易因标识信号通路105较长而出现传输失真的现象,即标识信号101b传输至标识端口106时,已经与处理模块101中输出的该标识信号101b不同,导致对标识信号101b的误读取,不利于通过标识信号101b判断存储阵列102中的多组数据是否发生复制,以及是哪些组数据的数据相同。因而,使得标识信号通路105包括多级串联的第二传输电路115,有利于保证标识信号通路105需要传输的标识信号101b通过每一级第二传输电路115的处理后,保证传输的标识信号101b不失真。
需要说明的是,图2中以数据通路104包括两个串联的第一传输电路114,标识信号通路105包括两个串联的第二传输电路115为示例,在实际应用中,对数据通路104包括的第一传输电路114的数量以及标识信号通路105包括的第二传输电路115的数量不做限制。
其中,继续参考图2,存储系统100还可以包括:更新模块107,更新模块107响应于读复制使能信号101a以及前一级第二传输电路115输出的标识信号101b,生成新的第一驱动信号101c或者新的第二驱动信号101d用于驱动下一级第一传输电路114。
由于标识信号101b可以表征数据复制,即表征哪些组的数据相同,更新模块107基于前一级第二传输电路115输出的标识信号101b,可以针对需要进行数据传输的下一级第一传输电路114生成新的第一驱动信号101c,以及针对前一级第一传输电路114截止的数据通路104的下一级第一传输电路114生成新的第二驱动信号101d。如此,在保证数据通路104需要传输的数据通过每一级第一传输电路114的处理后,传输的数据不失真的同时,有利于保证相同组的其他组对应的数据通路104的每一级第一传输电路114均为截止,不会对数据传输造成干扰,以及降低从存储系统100中读取数据的功耗。
在一些实施例中,参考图3,第一传输电路114可以包括第一驱动器124和第一锁存器134,第一驱动器124响应于第一驱动信号101c以驱动第一传输电路114,或者响应于第二驱动信号101d以断开第一传输电路114。如此,在第一驱动器124导通后,第一传输电路114传输的数据分为两路,一路传输给第一锁存器134锁存,一路传输给下一级的第一传输电路114。
第二传输电路115可以包括第二驱动器125和第二锁存器135,第二驱动器125响应于第一驱动信号101c以驱动第二传输电路115。如此,在第二驱动器125导通后,第二传输电路115传输的数据分为两路,一路传输给第二锁存器135锁存,一路传输给下一级的第二传输电路115。
在一些实施例中,处理模块101还可以被配置为,若多组数据中存在数据不同的至少一组数据,则还输出第三驱动信号(图中未示出);数据不同的至少一组数据对应的数据通路104响应于第三驱动信号导通。
由于多组数据中存在部分组的数据相同,而其他组的数据与相同组的数据不同的情形,基于相同组的数据产生第一驱动信号101c和第二驱动信号101d的同时,还基于与相同组的数据不同的其他组的第三驱动信号,有利于在保证相同组的数据对应的多条数据通路104中仅有一条数据通路104导通以节省数据传输所消耗的功耗的同时,基于第三驱动信号,使得与相同组的数据不同的其他组中对应的数据通路104导通。
在一些实施例中,参考图4,存储系统100还可以包括:多个驱动模块108,每一驱动模块108连接在一数据通路104与一数据端口103之间,被配置为,若与驱动模块108连接的数据通路104导通,则数据通路104传输的数据经由驱动模块108输出至数据端口103。如此,若与驱动模块108连接的数据通路104截止,则关掉该驱动模块108,避免该驱动模块108产生不必要的功耗,有利于降低从存储系统100中读取数据的功耗。
在一些实施例中,继续参考图4,存储系统100还可以包括:强制输出模块109,强制输出模块109连接在数据通路104与数据端口103之间,被配置为,响应于读复制使能信号101a以及标识信号101b,强制相同组中的其余组数据对应的数据端口103输出预设值。如此,在与驱动模块108连接的数据通路104截止时,可以通过强制输出模块109使得与该截止的数据通路104对应的数据端口103输出预设值,以满足JEDEC规范,输出预设值有利于进一步减小从数据端口103中输出数据所需要的功耗,从而降低从存储系统100中读取数据的功耗。此外,预设值可以表征该数据端口103对应需要输出的数据与导通的数据通路104传输的数据相同,有利于进一步避免误读取相同组中其余组中的数据对应的数据端口103输出的数据。
在一些实施例中,存储系统100还可以包括:检测模块(图中未示出),检测模块被配置为,检测各数据通路104是否导通,并输出状态信号,状态信号用于表征各数据通路104是否导通。
由于存储阵列102中需要传输的多组数据中存在相同组的数量大于或等于2的情形,通过检测模块检测各数据通路104是否导通,能够定位出与数据通路104对应的数据端口103哪些需要传输的数据是相同的,哪些是需要传输的数据是不同的,防止数据端口103输出的数据误读取。例如,若检测模块检测到某一数据通路104为截止,表征该数据通路104与导通的数据通路104需要传输的数据相同,在强制与该截止的数据通路104对应的数据端口103输出预设值,譬如0后,将导通的数据通路104传输的数据复制至该截止的数据通路104对应的数据端口103的输出端;若检测模块检测到某一数据通路104为导通,与该数据通路104对应的数据端口103输出的数据为0时,不对该数据端口103输出的数据进行后续的复制处理,从而避免对数据端口103输出的数据误读取。
综上所述,在读复制模式期间,若发现需要从存储阵列102中输出的多组数据中有数据相同的情形,将数据相同的组中的一组数据向存储系统100外输出的数据通路104导通,数据相同的其他组中的数据向存储系统100外输出的数据通路104断开,则在此次数据传输的过程中,相同组中的其他组数据对应的数据通路104不会产生新的功耗,从而有利于降低从存储系统100中读取数据的功耗。
本公开另一实施例还提供一种存储系统的数据读取方法,应用于上述实施例提供的存储器中。以下将结合附图对本公开另一实施例提供的存储系统的数据读取方法进行详细说明。
存储系统的数据读取方法包括:响应于读复制使能信号以进入读复制模式,在读复制模式期间,若从存储阵列输出的多组数据中至少两组数据相同,至少两组数据定义为相同组,则输出用于表征数据复制的标识信号,并传输相同组中的一组数据至相应的数据端口,且断开相同组中的其余组数据至相应的数据端口之间的传输路径。如此,相同组中的其余组数据至相应的数据端口之间的传输路径不会产生新的功耗,从而有利于降低从存储系统中读取数据的功耗。
在一些实施例中,输出用于表征数据复制的标识信号的步骤可以包括:判断多组数据中是否所有组数据均相同;若多组数据中所有组数据均相同,则输出标识信号。如此,在N组数据中的所有组的数据均相同,则在传输该N组数据时,可以通过标识信号使得N-1组数据对应的传输路径断开,避免N-1组数据对应的N-1条传输路径产生不必要的功耗,从而降低读取存储系统中数据所产生的功耗。其中,N为大于或等于2的正整数。
在一些实施例中,存储系统的数据读取方法还可以包括:相同组中的其余组数据对应的数据端口输出预设值。如此,有利于通过预设值表征该相同组中的其余组对应需要输出的数据与导通的传输路径传输的数据相同,有利于进一步避免对其余组数据对应的数据端口输出的数据的误读取,而且,输出预设值用于满足JEDEC规范,有利于进一步减小从数据端口103中输出数据所需要的功耗,从而降低从存储系统100中读取数据的功耗。其中,预设值可以为0。
在一些实施例中,存储系统的数据读取方法还可以包括:若多组数据中存在与相同组的数据不同的至少一组数据,则还传输至少一组数据至相应的数据端口,并输出位置信号,位置信号用于表征至少一组数据对应的传输路径以及数据端口的位置。如此,根据位置信号可以获取相同组中进行了数据传输的一组数据对应的传输路径的位置,以及获取与相同组的数据不同的至少一组数据对应的传输路径的位置,防止对传输至数据端口的数据的误读取,并将相同组中一组数据对应的一条传输路径导通,以及将与相同组的数据不同的至少一组数据对应的至少一条传输路径导通,有利于在避免传输数据时不必要的功率损耗的同时,实现数据不同的至少两组数据的同时传输。
在一些实施例中,存储系统的数据读取方法还可以包括:传输标识信号至标识端口;其中,传输相同组中的一组数据至相应的数据端口,以及,传输标识信号至标识端口,包括:响应于读复制使能信号以及多组数据,以产生第一驱动信号以及第二驱动信号;相同组中的一组数据对应的数据通路响应于第一驱动信号导通,相同组中的其余组数据对应的数据通路响应于第二驱动信号截止,以将相同组中的一组数据传输至相应的数据端口;标识信号对应的标识信号通路响应于第一驱动信号导通,以将标识信号传输至标识端口。
如此,在传输数据相同的多组数据时,可以通过第一驱动信号仅控制与该多组数据对应的数据通路中的一条导通,通过第二驱动信号控制该多组数据中的其余组对应的数据通路截止,可以避免该多组数据中的其余组对应的传输路径产生不必要的功耗,从而有利于进一步降低读取存储系统中数据所产生的功耗。后续可以基于标识信号,将该多组数据中其余组对应的数据端口输出的数据复制为导通的数据通路传输的数据。
其中,数据通路可以包括:多级串联的第一传输电路,且每一级第一传输电路均基于第一驱动信号或者第二驱动信号导通;标识信号通路可以包括:多级串联的第二传输电路,且每一级第二传输电路均基于第一驱动信号导通以传输标识信号。如此,有利于保证数据通路需要传输的数据通过每一级第一传输电路的处理后,保证传输的数据不失真,以及有利于保证标识信号通路需要传输的标识信号通过每一级第二传输电路的处理后,保证传输的标识信号不失真。
因而,传输相同组中的一组数据至相应的数据端口,以及,传输标识信号至标识端口的步骤还可以包括:还响应于读复制使能信号以及标识信号的传输路径的前一节点输出的标识信号,以生成新的第一驱动信号以及新的第二驱动信号,新的第一驱动信号以及新的第二驱动信号作为数据的传输路径的下一节点的驱动信号。
如此,在保证数据通路需要传输的数据通过每一级第一传输电路的处理后,传输的数据不失真的同时,有利于保证相同组的其他组对应的数据通路的每一级第一传输电路均为截止,不会对数据传输造成干扰,以及降低从存储系统中读取数据的功耗。
综上所述,存储系统在响应于读复制使能信号进入读复制模式时,若发现需要从存储阵列中输出的多组数据中有数据相同的情形,输出用于表征数据复制的标识信号,并基于标识信号将数据相同的组中的一组数据向存储系统外输出的数据通路=导通,数据相同的其他组中的数据向存储系统外输出的数据通路断开,则在此次数据传输的过程中,数据相同的其他组中的数据的数据通路不会产生新的功耗,从而有利于降低从存储系统中读取数据的功耗。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开实施例的精神和范围。任何本领域技术人员,在不脱离本公开实施例的精神和范围内,均可作各自更动与修改,因此本公开实施例的保护范围应当以权利要求限定的范围为准。
Claims (20)
1.一种存储系统,其特征在于,包括:
所述存储系统被配置为,响应于读复制使能信号以进入读复制模式,且在所述读复制模式期间,若从存储阵列输出的多组数据中至少两组数据相同,则将所述至少两组数据定义为相同组,输出用于表征数据复制的标识信号,并传输所述相同组中的一组数据至相应的数据端口,且断开所述相同组中的其余组数据至相应的数据端口之间的传输路径。
2.如权利要求1所述的存储系统,其特征在于,所述存储系统还被配置为,若所述多组数据中所有组数据均相同,则输出所述标识信号。
3.如权利要求2所述的存储系统,其特征在于,所述标识信号为数据掩码信号,且所述数据掩码信号的位数为一位。
4.如权利要求1所述的存储系统,其特征在于,所述存储系统还被配置为,若所述多组数据中存在与所述相同组的数据不同的至少一组数据,则还传输所述至少一组数据至相应的所述数据端口,并输出位置信号,所述位置信号用于表征所述至少一组数据对应的传输路径以及数据端口的位置。
5.如权利要求4所述的存储系统,其特征在于,所述位置信号与所述标识信号由同一功能模块产生。
6.如权利要求1所述的存储系统,其特征在于,所述存储系统还被配置为,若所述相同组的数量为大于或等于2,则所述标识信号还用于对不同的所述相同组进行定位。
7.如权利要求1所述的存储系统,其特征在于,所述存储系统还被配置为,所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
8.如权利要求1所述的存储系统,其特征在于,所述存储系统包括:
处理模块,所述处理模块响应于所述读复制使能信号以及所述多组数据,以输出第一驱动信号、第二驱动信号以及所述标识信号;
多条数据通路,每条所述数据通路作为一组所述数据在所述存储阵列与所述数据端口之间的所述传输路径,所述相同组中的一组所述数据对应的所述数据通路响应于所述第一驱动信号导通,所述相同组中的其余组所述数据对应的所述数据通路响应于所述第二驱动信号截止;
标识信号通路,所述标识信号通路连接在所述处理模块与标识端口之间,所述标识信号通路响应于所述第一驱动信号导通,以将所述标识信号传输至所述标识端口。
9.如权利要求8所述的存储系统,其特征在于,所述存储系统还包括:
多个驱动模块,每一所述驱动模块连接在一所述数据通路与一所述数据端口之间,被配置为,若与所述驱动模块连接的所述数据通路导通,则所述数据通路传输的数据经由所述驱动模块输出至所述数据端口。
10.如权利要求8或9所述的存储系统,其特征在于,所述存储系统还包括:
强制输出模块,所述强制输出模块连接在所述数据通路与所述数据端口之间,被配置为,响应于所述读复制使能信号以及所述标识信号,强制所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
11.如权利要求8所述的存储系统,其特征在于,所述存储系统还包括:
检测模块,所述检测模块被配置为,检测各所述数据通路是否导通,并输出状态信号,所述状态信号用于表征各所述数据通路是否导通。
12.如权利要求8所述的存储系统,其特征在于,所述数据通路包括:
多级串联的第一传输电路,且每一级所述第一传输电路均基于所述第一驱动信号或者所述第二驱动信号导通;
所述标识信号通路包括:
多级串联的第二传输电路,且每一级所述第二传输电路均基于所述第一驱动信号导通以传输所述标识信号。
13.如权利要求12所述的存储系统,其特征在于,所述存储系统还包括:
更新模块,所述更新模块响应于所述读复制使能信号以及前一级所述第二传输电路输出的所述标识信号,生成新的所述第一驱动信号或者新的所述第二驱动信号用于驱动下一级所述第一传输电路。
14.如权利要求8所述的存储系统,其特征在于,所述处理模块还被配置为,若所述多组数据中存在数据不同的至少一组数据,则还输出第三驱动信号;
数据不同的至少一组数据对应的所述数据通路响应于所述第三驱动信号导通。
15.一种存储系统的数据读取方法,其特征在于,包括:
响应于读复制使能信号以进入读复制模式,在所述读复制模式期间,若从存储阵列输出的多组数据中至少两组所述数据相同,所述至少两组所述数据定义为相同组,则输出用于表征数据复制的标识信号,并传输所述相同组中的一组所述数据至相应的数据端口,且断开所述相同组中的其余组所述数据至相应的数据端口之间的传输路径。
16.如权利要求15所述的存储系统的数据读取方法,其特征在于,所述输出用于表征数据复制的标识信号,包括:
判断所述多组数据中是否所有组数据均相同;
若所述多组数据中所有组数据均相同,则输出所述标识信号。
17.如权利要求15所述的数据读取方法,其特征在于,还包括:所述相同组中的其余组所述数据对应的所述数据端口输出预设值。
18.如权利要求15或17所述的数据读取方法,其特征在于,还包括:若所述多组数据中存在与所述相同组的数据不同的至少一组数据,则还传输所述至少一组数据至相应的所述数据端口,并输出位置信号,所述位置信号用于表征所述至少一组数据对应的所述传输路径以及所述数据端口的位置。
19.如权利要求15所述的数据读取方法,其特征在于,还包括:传输所述标识信号至标识端口;其中,传输所述相同组中的一组所述数据至相应的所述数据端口,以及,传输所述标识信号至标识端口,包括:
响应于所述读复制使能信号以及所述多组数据,以产生第一驱动信号以及第二驱动信号;
相同组中的一组所述数据对应的数据通路响应于所述第一驱动信号导通,所述相同组中的其余组所述数据对应的所述数据通路响应于所述第二驱动信号截止,以将相同组中的一组所述数据传输至相应的所述数据端口;
所述标识信号对应的标识信号通路响应于所述第一驱动信号导通,以将所述标识信号传输至所述标识端口。
20.如权利要求19所述的数据读取方法,其特征在于,传输所述相同组中的一组所述数据至相应的所述数据端口,以及,传输所述标识信号至标识端口,还包括:
还响应于所述读复制使能信号以及所述标识信号的所述传输路径的前一节点输出的所述标识信号,以生成新的所述第一驱动信号以及新的所述第二驱动信号,新的所述第一驱动信号以及新的所述第二驱动信号作为所述数据的所述传输路径的下一节点的驱动信号。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111530300.7A CN116264083A (zh) | 2021-12-14 | 2021-12-14 | 存储系统以及存储系统的数据读取方法 |
US17/657,805 US11853551B2 (en) | 2021-12-14 | 2022-04-04 | Storage system and data reading method thereof |
TW111127811A TWI823494B (zh) | 2021-12-14 | 2022-07-25 | 存儲系統以及存儲系統的數據讀取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111530300.7A CN116264083A (zh) | 2021-12-14 | 2021-12-14 | 存储系统以及存储系统的数据读取方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116264083A true CN116264083A (zh) | 2023-06-16 |
Family
ID=86695607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111530300.7A Pending CN116264083A (zh) | 2021-12-14 | 2021-12-14 | 存储系统以及存储系统的数据读取方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11853551B2 (zh) |
CN (1) | CN116264083A (zh) |
TW (1) | TWI823494B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438536A (en) * | 1994-04-05 | 1995-08-01 | U.S. Robotics, Inc. | Flash memory module |
US6128654A (en) | 1997-02-14 | 2000-10-03 | Advanced Micro Devices, Inc. | Method and apparatus for transmitting multiple copies by replicating data identifiers |
US9658666B1 (en) * | 2015-12-18 | 2017-05-23 | Intel Corporation | Dynamic capacitor modulated voltage regulator |
US10222853B2 (en) * | 2016-03-03 | 2019-03-05 | Qualcomm Incorporated | Power saving techniques for memory systems by consolidating data in data lanes of a memory bus |
US11144483B2 (en) | 2019-10-25 | 2021-10-12 | Micron Technology, Inc. | Apparatuses and methods for writing data to a memory |
CN113656501B (zh) | 2021-08-18 | 2024-01-12 | 北京百度网讯科技有限公司 | 一种数据读取方法、装置、设备以及存储介质 |
-
2021
- 2021-12-14 CN CN202111530300.7A patent/CN116264083A/zh active Pending
-
2022
- 2022-04-04 US US17/657,805 patent/US11853551B2/en active Active
- 2022-07-25 TW TW111127811A patent/TWI823494B/zh active
Also Published As
Publication number | Publication date |
---|---|
US20230185454A1 (en) | 2023-06-15 |
US11853551B2 (en) | 2023-12-26 |
TWI823494B (zh) | 2023-11-21 |
TW202324122A (zh) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
US8213297B2 (en) | Duplicate internet protocol address resolution in a fragmented switch stack environment | |
CN106557446B (zh) | 总线系统 | |
CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
CN1499390A (zh) | 增强总线的方法、装置和系统 | |
CN110825204A (zh) | 电子设备的主板及电源信息管理方法 | |
CN109074294A (zh) | 通信装置和通信系统 | |
US11343065B2 (en) | Serial bidirectional communication circuit and method thereof | |
CN112131165A (zh) | 用于集成电路的方法和系统 | |
US20070233926A1 (en) | Bus width automatic adjusting method and system | |
CN110781130A (zh) | 一种片上系统 | |
TW202031039A (zh) | 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置 | |
CN116264083A (zh) | 存储系统以及存储系统的数据读取方法 | |
US7441056B2 (en) | Memory device capable of communicating with host at different speeds, and data communication system using the memory device | |
US6919878B2 (en) | Keyboard/mouse switching controller | |
CN216561773U (zh) | 自动跳线装置及通信设备 | |
US11861232B2 (en) | Storage system and data writing method thereof | |
CN113806273B (zh) | 快速周边组件互连数据传输控制系统 | |
US20100312929A1 (en) | Universal serial bus device and universal serial bus system | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
US11947484B2 (en) | Universal serial bus (USB) hub with host bridge function and control method thereof | |
CN114968874B (zh) | 一种适用于多传感器系统快速并行中断检测电路 | |
CN112256603B (zh) | 一种服务器及基于ocp的扩展设备 | |
CN118295942A (zh) | 数据存储装置、方法、存储介质及电子设备 | |
CN101321030B (zh) | 写使能控制方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |