CN116234366A - 有机发光显示设备及其制造方法 - Google Patents

有机发光显示设备及其制造方法 Download PDF

Info

Publication number
CN116234366A
CN116234366A CN202211548333.9A CN202211548333A CN116234366A CN 116234366 A CN116234366 A CN 116234366A CN 202211548333 A CN202211548333 A CN 202211548333A CN 116234366 A CN116234366 A CN 116234366A
Authority
CN
China
Prior art keywords
semiconductor pattern
thin film
layer
film transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211548333.9A
Other languages
English (en)
Inventor
金真成
A-R·金
李福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116234366A publication Critical patent/CN116234366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及有机发光显示设备及其制造方法。根据本公开的有机发光显示设备包括：基板，该基板包括第一部分和第二部分；第一薄膜晶体管，该第一薄膜晶体管在第一部分中，并具有第一多晶半导体图案；第二薄膜晶体管，该第二薄膜晶体管在第二部分中，并且具有第一氧化物半导体图案；以及有机发光器件，该有机发光器件连接至第二薄膜晶体管，其中，第一多晶半导体图案包括第一表面处理层，该第一表面处理层的表面被平坦化，并且第一氧化物半导体图案包括第二表面处理层，该第二表面处理层的表面被粗糙化。

Description

有机发光显示设备及其制造方法
技术领域
本公开涉及有机发光显示设备及其制造方法，并且更具体地涉及能够通过控制多个薄膜晶体管中的特定的薄膜晶体管的S因子来实现宽范围的灰度级表现并且实现快速的导通-截止操作的有机发光显示设备及其制造方法。
背景技术
随着多媒体的发展，平板显示器的重要性与日俱增。作为此类平板显示装置，诸如液晶显示装置、等离子显示装置和有机发光显示设备的平板显示装置已经商品化。在这些平板显示装置当中，有机发光显示设备由于高响应速度、高亮度和良好的视角而在目前被广泛使用。
在有机发光显示设备中，多个像素排列成矩阵形状，并且每个像素中设置有有机发光器件和薄膜晶体管。薄膜晶体管包括诸如用于提供驱动电流以操作有机发光二极管的驱动TFT以及用于向驱动薄膜晶体管提供选通信号的开关薄膜晶体管之类的多个薄膜晶体管。
用于向像素施加选通信号的选通驱动电路单元可以设置于有机发光显示设备的非显示区域。选通驱动电路单元可以配置成具有成一对n型薄膜晶体管和p型薄膜晶体管的CMOS型。
发明内容
发明人已经认识到由于设置于像素、特别是子像素中的像素部分和选通驱动电路单元中的多个薄膜晶体管执行不同的功能，所以根据不同的功能的电学特性也需要是彼此不同的。为了使设置于像素中的多个薄膜晶体管的电学特性不同，需要在像素中形成具有不同结构的多个薄膜晶体管，或者需要在像素中形成由不同半导体材料制成的多个薄膜晶体管。然而，在这种情况下，存在制造工艺复杂且制造成本增加的问题。
因此，本公开的实施方式涉及一种基本上避免了因现有技术的局限性和缺点而导致的问题中的一个或更多个问题的显示装置。
本公开的一个目的是提供一种有机发光显示设备，其中，设置于选通驱动电路单元中的多个薄膜晶体管具有均匀的操作特性、在像素中的丰富的灰度级表现特性、以及快速开关特性。
本公开的另外的特征和优点将在下面的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本公开的实践获知。本公开的这些和其它特征将通过在本公开和所附权利要求以及附图中具体指出的结构来实现和获得。
为了实现上述目的，根据本公开的有机发光显示设备可以包括：基板，该基板包括第一部分和第二部分；第一薄膜晶体管，该第一薄膜晶体管在第一部分中，并具有第一多晶半导体图案；第二薄膜晶体管，该第二薄膜晶体管在第二部分中，并具有第一氧化物半导体图案；以及有机发光器件，该有机发光器件连接至第二薄膜晶体管，其中，第一多晶半导体图案包括第一表面处理层，该第一表面处理层的表面被平坦化，并且第一氧化物半导体图案包括第二表面处理层，该第二表面处理层的表面被粗糙化。
第二表面处理层的表面粗糙度的最大高度为5nm或更大。
基板可以包括显示区域和位于显示区域外部的非显示区域，并且第一部分可以设置于显示区域和非显示区域中的至少一个区域处，并且第二部分可以设置于显示区域处。
此外，基板可以包括显示区域和位于显示区域外部的非显示区域，并且第一部分可以仅设置于非显示区域处，并且第二部分可以设置于显示区域处。
有机发光显示设备还包括第三薄膜晶体管，该第三薄膜晶体管在显示区域中，并包括第二氧化物半导体图案，其中，第二薄膜晶体管可以为用于驱动像素的驱动薄膜晶体管，并且第三薄膜晶体管可以为用于向第二薄膜晶体管施加数据信号的开关薄膜晶体管。
有机发光显示设备还包括第四薄膜晶体管，该第四薄膜晶体管设置于显示区域中，其中，第四薄膜晶体管可以为开关薄膜晶体管。
第一薄膜晶体管可以包括：位于基板上方的第一多晶半导体图案，该第一多晶半导体图案具有第一沟道区、以及在第一沟道区的两侧的第一源区和第一漏区；第一栅极，该第一栅极与第一沟道区交叠；以及第一源极和第一漏极，该第一源极和第一漏极在第一多晶半导体图案上方分别连接至第一源区和第一漏区，并且第二薄膜晶体管包括：位于第一多晶半导体图案上方的第一氧化物半导体图案，该第一氧化物半导体图案具有第二沟道区、以及在第二沟道区的两侧的第二源区和第二漏区；第二栅极，该第二栅极与第二沟道区交叠；第二源极和第二漏极，该第二源极和第二漏极在第一氧化物半导体图案上方分别连接至第二源区和第二漏区；以及第一挡光图案，该第一挡光图案在第一氧化物半导体图案下方与第一氧化物半导体图案交叠。
第二薄膜晶体管可以设置于第二部分的子像素中，并且子像素包括存储电容器，且存储电容器可以包括与第一栅极设置于同一层的第一存储电容器电极、以及与第一挡光图案设置于同一层的第二存储电容器电极。
第一挡光图案、以及位于基板与第一挡光图案之间的绝缘层可以分别包括在该第一挡光图案和该绝缘层上的表面粗糙度转移图案，该表面粗糙度转移图案与第二表面处理层对应。
第三薄膜晶体管可以包括：第二氧化物半导体图案，该第二氧化物半导体图案具有第三沟道区、以及在第三沟道区的两侧的第三源区和第三漏区；第三栅极，该第三栅极与第三沟道区交叠；第三源极和第三漏极，该第三源极和第三漏极分别连接至第三源区和第三漏区；以及第二挡光图案，该第二挡光图案在第二氧化物半导体图案下方与第二氧化物半导体图案交叠。
第二挡光图案可以与第一栅极设置于同一层。
第一挡光图案可以电连接至第二源极或第二漏极。
根据本公开的制造有机发光显示设备的方法可以包括：设置基板，该基板包括第一部分和与第一部分间隔开的第二部分；在基板上形成下缓冲层；在下缓冲层上形成多晶半导体层；使多晶半导体层的除了第三部分的上表面之外的上表面平坦化，第三部分为第二部分的一部分；通过对多晶半导体层进行蚀刻来在第一部分中形成第一多晶半导体图案并在第三部分中的下缓冲层的上表面处形成表面粗糙度转移图案；以及在第三部分中、在第一多晶半导体图案上方形成第一氧化物半导体图案，第一氧化物半导体图案包括与表面粗糙度转移图案对应的第二表面处理层。
使多晶半导体层的上表面平坦化的步骤可以包括以下步骤：在第三部分中的多晶半导体层上形成第一蚀刻保护层；以及对多晶半导体层的上表面进行湿蚀刻以使多晶半导体层的上表面平坦化。
多晶半导体层的上表面可以通过包含六氟化硫(SF6)和氯气(Cl2)的湿蚀刻溶液来蚀刻。
形成第一多晶半导体图案和表面粗糙度转移图案的步骤可以包括以下步骤：在经平坦化的多晶半导体层上方形成限定第一多晶半导体图案的第二蚀刻保护层；以及对多晶半导体层进行干蚀刻，直到暴露下缓冲层为止。
制造方法可以包括以下步骤：在第一多晶半导体图案上形成第一栅极绝缘层；在第一栅极绝缘层上形成与第一多晶半导体图案交叠的第一栅极、以及第一存储电容器电极；在第一栅极上形成第一层间绝缘层；在第一层间绝缘层上形成第二存储电容器电极和第一挡光图案，第二存储电容器电极与第一存储电容器电极交叠，并且第一挡光图案在第一氧化物半导体图案下方与第一氧化物半导体图案交叠；在第一挡光图案上形成第二层间绝缘层；在第二层间绝缘层形成上缓冲层；在上缓冲层上形成第一氧化物半导体图案；在第一氧化物半导体图案上形成第二栅极，第二栅极与第一氧化物半导体图案交叠，第二栅极绝缘层插置在第二栅极与第一氧化物半导体图案之间；以及在第二栅极上方形成第一源极、第一漏极、第二源极和第二漏极，第三层间绝缘层插置在第二栅极与第一源极、第一漏极、第二源极和第二漏极之间，第一源极和第一漏极连接至第一多晶半导体图案，第二源极和第二漏极连接至第一氧化物半导体图案。
此外，制造方法可以包括以下步骤：形成第三薄膜晶体管，该第三薄膜晶体管包括：第二氧化物半导体图案，该第二氧化物半导体图案位于上缓冲层上；第二挡光图案，该第二挡光图案在第二氧化物半导体图案下方，第二挡光图案与第二氧化物半导体图案交叠，并且与第一栅极设置于同一层；以及第三源极和第三漏极，该第三源极和第三漏极位于第三层间绝缘层上，并连接至第二氧化物半导体图案。
基板可以包括显示区域和位于显示区域外部的非显示区域，并且第二部分可以设置于显示区域处，且第一部分可以设置于显示区域和非显示区域中的至少一个区域处。
第一氧化物半导体图案可以为用于驱动子像素的驱动薄膜晶体管的一部分。
此外，根据本公开的有机发光显示设备包括：基板，该基板包括显示区域以及位于所述显示区域外部的非显示区域；以及薄膜晶体管，该薄膜晶体管设置于显示区域和非显示区域中的至少一个区域处，薄膜晶体管包括由氧化物半导体图案形成的有源层，其中，在氧化物半导体图案的上表面上形成有表面处理层，并且其中，在氧化物半导体图案下方形成有用于向表面处理层转移表面状态的表面处理转移图案。
附图说明
附图被包括在本申请中来提供对本公开的进一步理解，并且并入本申请并构成本申请的一部分，附图例示了本公开的实施方式，并且与具体实施方式一起用于说明各种原理。在附图中：
图1是根据本公开的有机发光显示设备的示意性框图。
图2A是根据本公开的有机发光显示设备的子像素的示意性框图。
图2B是根据本公开的有机发光显示设备的子像素的电路图。
图3是根据本公开的有机发光显示设备的设置于非显示区域中的选通驱动电路单元的电路图的示例。
图4是例示根据本公开第一实施方式的有机发光显示设备中的设置于非显示区域的选通驱动电路单元中的薄膜晶体管以及设置于显示区域中的驱动薄膜晶体管和开关薄膜晶体管的示例的截面图。
图5是将设置于非显示区域中的薄膜晶体管的多晶半导体图案的表面状态与设置于显示区域中的驱动薄膜晶体管的氧化物半导体图案的表面状态进行比较的放大图。
图6是例示根据本公开第二实施方式的有机发光显示设备中的设置于非显示区域的选通驱动电路单元中的薄膜晶体管以及设置于显示区域中的驱动薄膜晶体管和开关薄膜晶体管的示例的截面图。
图7是例示根据本公开第三实施方式的有机发光显示设备中的设置于非显示区域的选通驱动电路单元中的薄膜晶体管以及设置于显示区域中的驱动薄膜晶体管和开关薄膜晶体管的示例的截面图。
图8A至图8F是例示制造根据本公开的第一实施方式的有机发光显示设备的工艺的截面图。
具体实施方式
本公开的优点和特征以及实现它们的方法将根据下面参照附图详细描述的实施方式而变得清楚。然而，本公开可以以许多不同的形式实现，并且不应被解释为限于本文阐述的实施方式，并且实施方式被提供使得本公开透彻和完整并将向本公开所属技术领域的技术人员完整传达本公开的范围，本公开仅由所附权利要求书的范围来限定。
附图中公开的用于描述本公开的实施方式的形状、尺寸、比例、角度、数量等是例示性的，因此本公开不限于例示的事项。在本公开的全文中，相同的附图标记指代相同的组件。此外，在本公开的以下描述中，当已知现有技术的详细描述被确定为不必要地模糊本公开的要点时，本文将省略其详细描述。当使用本公开中提及的诸如“包括”、“具有”、“由......组成”之类的用语时，除非本文使用用语“仅”，否则可以添加其它部分。当组件表示为单数时，除非另有说明，否则包括复数。
在分析组件时，即使没有明确描述，仍解释为包含误差范围。
在描述位置关系时，例如，当两个部分的位置关系被描述成“上(on)”、“上方(above)”、“下方(below)”、“挨着(next to)”等时，除非使用“紧接(immediately)”或“直接(directly)”，否则一个或更多其它部分可以位于该两个部分之间。
在描述时间关系时，例如，当时间优先关系被描述成“之后”、“随后”、“下一”、“之前”等时，除非使用“紧接(immediately)”或“直接(directly)”，否则也可能包括不连续的情况。
尽管使用用语第一、第二等描述各种组件，但是这些组件实质上不被这些用语限制。这些用语仅用于区分一个组件与另一组件。因此，在本公开的技术思想之内，下面描述的第一组件实质上可以是第二组件。
在描述说明书的组成部分时，可以使用用语第一、第二、A、B、(a)、(b)等。这些用语旨在将一个组件与其它组件区分开，但组件的性质、次序、顺序或数量不受这些用语的限制。当组件公开为与其它组件“连接”、“联接”或“接触”时，这些组件可以与其它组件直接连接或接触，但是应该理解，另外的组件(多个另外的组件)可以“插置”在该组件与其它组件之间，或者可以在该组件与其它组件之间“连接”、“联接”或“接触”。
以下，将结合附图详细描述本公开。
图1是示意性框图，并且图2A是根据本公开的有机发光显示设备的子像素的示意性框图。
如图1所示，有机发光显示设备1包括显示面板PAN。在显示面板PAN中，设置有图像处理单元110、劣化补偿单元150、存储器160、定时控制单元120、数据驱动单元140、电源单元180和选通驱动单元130。
图像处理单元110输出从外部提供的图像数据、以及用于驱动各种不同的器件的驱动信号。例如，来自图像处理单元110的驱动信号可以包括数据使能信号、垂直同步信号、水平同步信号和时钟信号。
劣化补偿单元150基于从数据驱动单元140提供的感测电压Vsen来计算显示面板的子像素SP的劣化补偿增益值。此外，劣化补偿单元150基于所计算的劣化补偿增益值来计算调光权重值(dimming weight value)，然后使用所计算的劣化补偿增益值和调光权重值来调制当前帧的每个子像素(SP)的输入图像数据Idata。之后，劣化补偿单元150向定时控制单元120提供调制图像数据Mdata。
由劣化补偿单元150调制的调制图像数据Mdata、以及驱动信号被提供给定时控制单元120。定时控制单元120基于来自图像处理单元110的驱动信号来写入并输出用于控制选通驱动单元130的驱动定时的选通定时控制信号GDC、以及用于控制数据驱动单元140的驱动定时的数据定时控制信号DDC。
另外，定时控制单元120控制选通驱动单元130和数据驱动单元140的操作定时，以获得来自各个子像素SP的至少一个感测电压Vsen，然后将其供给至劣化补偿单元150。
选通驱动单元130响应于从定时控制单元120提供的选通定时控制信号GDC而向显示面板PAN输出扫描信号。选通驱动单元130通过多条选通线(选通线GL1至选通线GLm)输出扫描信号。在这种情况下，选通驱动单元130可以形成为集成电路(IC)的形式，但不限于此。尤其是，选通驱动单元130可以具有通过在有机发光显示设备1内部的基板上直接沉积薄膜晶体管而形成的GIP(面板内栅极)结构。GIP可以包括诸如移位寄存器、电平转换器之类的多个电路。
数据驱动单元140响应于从定时控制单元120输出的数据定时控制信号DDC而向显示面板PAN输出数据电压。数据驱动单元140对从定时控制单元120提供的数字数据信号DATA进行采样和锁存以基于伽马电压将其转换成模拟数据电压。数据驱动单元140通过多条数据线(数据线DL1至数据线DLn)输出数据电压。
此外，数据驱动单元140通过感测电压读出线向劣化补偿单元150提供从显示面板PAN输入的感测电压Vsen。
在这种情况下，数据驱动单元140可以以集成电路(IC)的形式安装于显示面板PAN的上表面上，或者可以直接形成于显示面板PAN上，但不限于此。
电源单元180输出高电位驱动电压EVDD和低电位驱动电压EVSS等，以将这些电压提供至显示面板PAN。高电位驱动电压EVDD和低电位驱动电压EVSS通过电源线提供至显示面板PAN。此时，来自电源单元180的电压被施加至数据驱动单元140或选通驱动单元130以驱动数据驱动单元140或选通驱动单元130。
显示面板PAN基于来自数据驱动单元140的数据电压、来自选通驱动单元130的扫描信号和来自电源单元180的电力来显示图像。
显示面板PAN包括用以显示图像的多个子像素SP。子像素SP可以包括红色子像素、绿色子像素和蓝色子像素。此外，子像素SP可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。白色子像素、红色子像素、绿色子像素和蓝色子像素可以形成在同一区域中，或可以形成在不同的区域中。
存储器160中存储有用于子像素SP的有机发光器件的劣化补偿增益和劣化补偿定时的查找表。在这种情况下，有机发光显示设备的劣化补偿定时可以为有机发光显示设备的驱动次数或驱动时间。
如图2A所示，一个子像素SP可以连接至选通线GL1、数据线DL1、感测电压读出线SRL1和电源线PL1。晶体管和电容器的数量以及子像素SP的驱动方法根据电路配置来确定。
图2B是例示根据本公开的有机发光显示设备1的子像素SP的电路图。
如图2B所示，根据本公开的有机发光显示设备1包括彼此交叉以限定子像素SP的选通线GL、数据线DL、电源线PL和感测线SL。子像素SP中设置有驱动薄膜晶体管DT、有机发光器件D、存储电容器Cst、第一开关薄膜晶体管ST1和第二开关薄膜晶体管ST2。
有机发光器件D包括连接至第二节点N2的阳极、连接至低电位驱动电压EVSS的输入端子的阴极、以及设置在阳极与阴极之间的有机发光层。
驱动薄膜晶体管DT根据栅源电压Vgs来控制流经有机发光器件D的电流Id。驱动薄膜晶体管DT包括连接至第一节点N1的栅极、连接至电源线PL以提供高电位驱动电压EVDD的漏极、以及连接至第二节点N2的源极。
存储电容器Cst连接在第一节点N1与第二节点N2之间。
当显示面板PAN工作时，第一开关薄膜晶体管ST1响应于扫描信号SCAN向第一节点N1施加充入数据线DL的数据电压Vdata，以导通驱动薄膜晶体管DT。在这种情况下，第一开关薄膜晶体管ST1包括连接至选通线GL以接收扫描信号SCAN的栅极、连接至数据线DL以接收数据电压Vdata的漏极、以及连接至第一节点N1的源极。
第二开关薄膜晶体管ST2响应于感测信号SEN切换第二节点N2与感测电压读出线SRL之间的电流，以将第二节点N2的源极电压存储至感测电压读出线SRL的感测电容器Cx中。当显示面板PAN工作时，第二开关薄膜晶体管ST2响应于感测信号SEN切换第二节点N2与感测电压读出线SRL之间的电流，以将驱动薄膜晶体管DT的源极电压复位至初始电压Vpre。在这种情况下，第二开关薄膜晶体管ST2的栅极连接至感测线SL，漏极连接至第二节点N2，并且源极连接至感测电压读出线SRL。
在图中，已经举例示出并且描述了具有包括三个薄膜晶体管与一个存储电容器的3T1C结构的有机发光显示设备，然而本公开的有机发光显示设备不限于该结构。根据本公开的有机发光显示设备可以形成为诸如4T1C、5T1C、6T1C、7T1C和8T1C之类的各种结构。
在本公开中，另一方面，选通驱动单元130形成为GIP(面板内栅极)结构，其中，薄膜晶体管直接沉积在有机发光显示设备的基板上。在下文，将参照图3描述GIP电路的示例。
参照图3，GIP电路包括用于根据Q节点以及Qb节点的电压通过第一输出端子来输出选通脉冲Scout(n)的第一输出电路单元、用于根据Q节点以及Qb节点的电压通过第二输出端子来输出进位信号Cout(n)的第二输出电路单元、以及用于对Q节点和Qb节点进行充电和放电的开关电路。
第一输出电路单元包括第一上拉晶体管T6和第一下拉晶体管T7，当在Q节点预充电的状态下输入移位时钟SCCLK时，该第一上拉晶体管T6导通以对第一输出端子的电压充电，该第一下拉晶体管T7用于在Qb节点的电压被充电时将第一输出端子的电压放电。电容器Cq连接在Q节点与第一输出端子之间。第一上拉晶体管T6包括连接至Q节点的栅极、施加有移位时钟SCCLK的漏极、以及连接至第一输出端子的源极。第一下拉晶体管T7包括连接至Qb节点的栅极、连接至第一输出端子的漏极、以及连接至低电位驱动电压GVSS0节点的源极。选通低电压VGL0施加至GVSS0节点。第二输出电路单元包括第二上拉晶体管T6cr和第二下拉晶体管T7cr，当在Q节点预充电的状态下输入移位时钟CRCLK时，该第二上拉晶体管T6cr导通以对第二输出端子的电压充电，该第二下拉晶体管T7cr用于在Qb节点的电压被充电时将第二输出端子的电压放电。第二上拉晶体管T6cr包括连接至Q节点的栅极、施加有移位时钟CRCLK的漏极、以及连接至第二输出端子的源极。第二下拉晶体管T7cr包括连接至Qb节点的栅极、连接至第二输出端子的漏极、以及连接至低电位驱动电压GVSS2节点的源极。选通低电压VGL2施加至GVSS2节点。VGL2可以设置成比VGL0低的电压。
开关电路利用多个薄膜晶体管，也即薄膜晶体管T1、T1A、T3、T3q、T3A、T3n、T3nA、T4、T41、T4q、T5和T5q来对Q节点、Qb节点和Qh节点进行充电和放电。
薄膜晶体管T1和薄膜晶体管T1A响应于来自第n-3级的进位信号Cout(n-3)将Q节点以及Qh节点的电压充电为进位信号Cout(n-3)的选通高电压VGH。薄膜晶体管T1包括施加有进位信号Cout(n-3)的栅极和漏极、以及连接至Qh节点的源极。薄膜晶体管T1A包括施加有进位信号Cout(n-3)的栅极、连接至Qh节点的漏极、以及连接至Q节点的源极。
薄膜晶体管T3q响应于Q节点的预充电电压而导通，以将Qh节点连接至高电位驱动电压GVDD，从而用通过GVDD节点施加的VGH来对Qh节点进行充电。薄膜晶体管T3q包括连接至Q节点的栅极、连接至GVDD节点的漏极、以及连接至Qh节点的源极。
薄膜晶体管T3n和薄膜晶体管T3nA响应于从下一级施加的进位信号Cout(n+3)将Q节点和Qh节点连接至GVSS2节点，以对Q节点和Qh节点进行放电。薄膜晶体管T3n包括施加有进位信号Cout(n+3)的栅极、连接至Q节点的漏极、以及连接至Qh节点的源极。薄膜晶体管T3nA包括施加有进位信号Cout(n+3)的栅极、连接至Qh节点的漏极、以及连接至GVSS2节点的源极。
薄膜晶体管T3和薄膜晶体管T3A响应于Qb节点而导通，然后将Q节点和Qh节点连接至GVSS2节点以对Q节点进行放电。薄膜晶体管T3包括连接至Qb节点的栅极、连接至Q节点的漏极、以及连接至Qh节点的源极。薄膜晶体管T3A包括连接至Qb节点的栅极、连接至Qh节点的漏极、以及连接至GVSS2节点的源极。
薄膜晶体管T4、薄膜晶体管T41和薄膜晶体管T4q在Q节点电压处于未充电状态时将Qb节点充电至VGH。薄膜晶体管T41包括连接至施加有VGH的GVDD节点的栅极和漏极、以及连接至薄膜晶体管T4的栅极和薄膜晶体管T4q的漏极的源极。薄膜晶体管T4包括连接至薄膜晶体管T41的源极和薄膜晶体管T4q的漏极的栅极、连接至GVDD节点的漏极、以及连接至Qb节点的源极。薄膜晶体管T4q包括连接至Q节点的栅极、连接至薄膜晶体管T41的源极和薄膜晶体管T4的栅极的漏极、以及连接至低电位驱动电压GVSS1节点的源极。选通低电压VGL1施加至GVSS1节点。VGL1可以设置成比VGL0低并且比VGL2高的电压。
薄膜晶体管T5q根据预充电的Q节点的电压而导通，由此将Qb节点连接至GVSS1节点，从而对Qb节点进行放电。薄膜晶体管T5q包括连接至Q节点的栅极、连接至Qb节点的漏极、以及连接至GVSS1节点的源极。
薄膜晶体管T5响应于来自第n-3级的进位信号Cout(n-3)而导通以对Qb节点进行放电。薄膜晶体管T5包括施加有进位信号Cout(n-3)的栅极、连接至Qb节点的漏极、以及连接至GVSS1节点的源极。
如上文所描述，设置于GIP电路单元中的薄膜晶体管与设置于子像素中的薄膜晶体管具有不同的作用，因而应该具有不同的操作特性。也就是说，在GIP电路单元中，需要具有高速操作特性的驱动薄膜晶体管，而在子像素中，需要能够以低速驱动表现丰富的灰度级的驱动薄膜晶体管。此外，需要具有快速操作特性和在截止状态下针对漏电流的有效阻断特性的开关器件。
考虑到该点，在根据本公开的有机发光显示设备中，设置有针对各个作用进行优化的薄膜晶体管。
图4是例示作为设置于非显示区域NA、尤其是GIP区域中的薄膜晶体管之一的第一薄膜晶体管GT、设置于显示区域AA的子像素中以驱动有机发光器件的驱动薄膜晶体管DT、第一开关薄膜晶体管ST-1、以及存储电容器Cst的图。
图5是图4的部分截面图，并且例示了非显示区域NA中的构成选通驱动电路单元的第一薄膜晶体管GT、以及子像素中的像素电路单元的一部分。
如图4所示，基板410上的子像素中设置有驱动薄膜晶体管DT和第一开关薄膜晶体管ST-1。此时，虽然在图4中仅示出了驱动薄膜晶体管DT、以及第一开关薄膜晶体管ST-1，但是这仅是为了方便描述。可以在基板410上设置多个开关薄膜晶体管。
另外，在基板410上的非显示区域NA中设置有构成选通驱动电路单元的多个第一薄膜晶体管GT。
第一薄膜晶体管GT包括位于基板410上的下缓冲层411上的第一多晶半导体图案414、用于使第一多晶半导体图案414绝缘的第一栅极绝缘层442、在第一栅极绝缘层442上与第一多晶半导体图案414交叠的第一栅极416、位于第一栅极416上的多个绝缘层、以及位于多个绝缘层上的第一源极417S和第一漏极417D。
基板410可以形成为其中有机层和无机层交替沉积的多层。例如，可以通过交替沉积例如聚酰亚胺的有机层与例如硅氧化物(SiO2)的无机层来形成基板410。
基板410上形成有下缓冲层411。下缓冲层411阻挡来自外部的湿气，并且可以通过以多层沉积硅氧化物(SiO2)膜来形成。
由多晶半导体制成的第一多晶半导体图案414形成在下缓冲层411上。第一多晶半导体图案414包括电荷移动通过的第一沟道区414a、以及在第一沟道区414a的两侧的第一源区414b和第一漏区414c。第一源区414b和第一漏区414c为通过在本征多晶半导体图案中掺杂诸如磷或硼之类的杂质离子而形成的导电区。
根据本公开第一实施方式的第一多晶半导体图案414通过人工去除在多晶半导体生长期间产生的晶界而具有平坦化的表面。
通过在基板上沉积非晶半导体层并然后经由激光照射方法等施加热使所沉积的非晶半导体层晶化来形成第一多晶半导体图案414。在多晶半导体中，作为单晶区域的晶粒在生长时与相邻的晶粒碰撞，并且通过碰撞，边界部分上升至表面上方(该上升区域称作晶界)。由于该晶界可能针对基板的各个位置具有不同的分布密度，因此该晶界用作防止电荷移动的屏障，结果，多晶半导体图案可以根据基板的位置而具有不同的电迁移率(electrical mobility)。
然而，构成选通驱动电路单元的第一薄膜晶体管不仅应具有高速驱动特性，而且无论其位置如何，应该具有相同的驱动特性。因此，在根据本公开的第一实施方式的第一薄膜晶体管中，通过在第一多晶半导体图案414上人工地执行平坦化工艺来去除晶界。也就是说，参照图5，第一多晶半导体图案414包括表面被平坦化的第一表面处理层414d。
可以通过机械方法将第一多晶半导体图案414的表面平坦化。然而，在本公开中，使用能够防止对于第一多晶半导体图案414的物理损伤的湿蚀刻方法。然而，本公开不排除使用机械方法作为表面平坦化工艺。在本公开的第一实施方式中，第一多晶半导体图案414的理想目标是，其顶表面被平坦化，从而使表面粗糙度基本为“0”。
第一多晶半导体图案414包括第一沟道区414a、以及在第一沟道区414a的两侧的第一源区414b和第一漏区414c。
通过在其上形成有第一多晶半导体图案414的基板410的整个表面上沉积诸如硅氧化物(SiO2)之类的无机绝缘层来形成第一栅极绝缘层442。第一栅极绝缘层442保护第一多晶半导体图案414并使第一多晶半导体图案414与外部绝缘。
第一栅极416由金属制成。例如，第一栅极416可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金制成的单层或多层，但不限于此。
第一栅极416设置在第一栅极绝缘层442上以与第一沟道区414a交叠。
多个绝缘层可以形成在第一栅极416与第一源极417S和第一漏极417D之间。
如图4所示，多个绝缘层可以包括与第一栅极416的上表面接触的第一层间绝缘层443、位于第一层间绝缘层443上的第二层间绝缘层444、上缓冲层445、第二栅极绝缘层446、以及第三层间绝缘层447。
第一源极417S和第一漏极417D设置在第三层间绝缘层447上。第一源极417S和第一漏极417D通过形成于第一栅极绝缘层442、第一层间绝缘层443、第二层间绝缘层444、上缓冲层445、第二栅极绝缘层446和第三层间绝缘层447中的第一接触孔CH1和第二接触孔CH2分别连接至第一源区414b和第一漏区414c。
在显示区域的子像素中设置有驱动薄膜晶体管DT、第一开关薄膜晶体管ST-1和存储电容器Cst。
驱动薄膜晶体管DT设置在上缓冲层445上。
在本公开的第一实施方式中，驱动薄膜晶体管DT包括第一氧化物半导体图案474、与第一氧化物半导体图案474交叠的第二栅极478、第二源极479S、以及第二漏极479D。
氧化物半导体可以由金属锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)的氧化物制成。此外，氧化物半导体可以由诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)之类的金属的组合及其氧化物制成。更具体地，氧化物半导体可以由锌氧化物(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、铟氧化物(InO)、钛氧化物(TiO)、铟镓锌氧化物(IGZO)等制成。
常规地，将有利于高速驱动的多晶半导体图案用作驱动薄膜晶体管的有源层。然而，包括多晶半导体图案的驱动薄膜晶体管的问题在于由于截止状态下的漏电流而引起的功耗。尤其是，当显示设备以低速操作(例如，显示文档画面的静止图像)时，截止状态下的功耗问题更成问题。因此，在本公开的第一实施方式中，提出了一种将能够防止漏电流的氧化物半导体图案用作有源层的驱动薄膜晶体管。
然而，在将氧化物半导体图案用作薄膜晶体管的有源层时，由于因氧化物半导体的材料特性而导致相对于单位电压波动值的电流波动值增加，所以在需要进行精准电流控制的低灰度级区产生缺陷。因此，本公开提供一种驱动薄膜晶体管，其中，有源层中的电流的变化值对于施加至栅极的电压的变化值相对不敏感。
参照图4和图5，驱动薄膜晶体管DT设置在上缓冲层445上。驱动薄膜晶体管DT包括表面经粗糙化处理的第一氧化物半导体图案474、覆盖第一氧化物半导体图案474的第二栅极绝缘层446、在第二栅极绝缘层446上与第一氧化物半导体图案474交叠的第二栅极478、覆盖第二栅极478的第三层间绝缘层447、以及第二源极479S和第二漏极479D。
尤其是，驱动薄膜晶体管DT包括通过对第一氧化物半导体图案474的上表面进行粗糙化处理而形成的第二表面处理层474e。
有源层的表面(也就是说，氧化物半导体图案的表面)被粗糙化时，S因子值增大，从而使能够在低灰度级下控制有机发光器件的电压范围扩大。也就是说，当氧化物半导体图案的上表面的粗糙度增大时，氧化物半导体图案的界面处发生畸变。由于该畸变在施加电压时防止电流增大，所以驱动薄膜晶体管的S因子值因粗糙度增大而增大。
因此，本公开的第一氧化物半导体图案474包括上表面被粗糙化处理的第二表面处理层474e，尤其是，第二表面处理层474e与第二沟道区474a交叠。
作为参照，S因子(通常称作“亚阈值斜率”)表示电流增大十倍时所需的电压。S因子为在表示漏电流相对于栅极电压的特性的曲线(I-V曲线)中比阈电压低的电压区的曲线的斜率的倒数值。
当S因子小时，由于漏电流相对于栅极电压的特性曲线(I-V)的斜率大，因此即便是小电压，薄膜晶体管也被导通，所以薄膜晶体管的开关特性得以改进。另一方面，由于短时间内达到阈电压，难以表现充分的灰度级。
当S因子大时，由于漏电流相对于栅极电压的特性曲线(I-V)的斜率小，因此薄膜晶体管的导通/截止反应速度降低。因此，尽管薄膜晶体管的开关特性劣化，但经过相对长时间达到阈电压，使得充分的灰度表现是可能的。
另外，作为有源层的第一氧化物半导体图案474包括电荷移动所通过的第二沟道区474a、以及位于第二沟道区474a的两侧的第二源区474b和第二漏区474c。
第二沟道区474a可以由没有掺杂杂质的本征氧化物半导体制成。此外，第二源区474b和第二漏区474c为通过用第三族或第五族的杂质离子掺杂本征氧化物半导体而形成的导电区。
此外，在第一氧化物半导体图案474下方形成有第一挡光图案BSM-1。第一挡光图案BSM-1可以为金属图案，该金属图案阻挡照射到第一氧化物半导体图案474的外部光以防止第一氧化物半导体图案474的故障。
表面粗糙度转移(transfer)图案BSM-1a形成在第一挡光图案BSM-1的上表面上，第二表面处理层474e形成在第一氧化物半导体图案474的上表面上，并且第二表面处理层474e通过表面粗糙度转移图案BSM-1a形成在第一氧化物半导体图案474的上表面上。也就是说，当第二层间绝缘层444、上缓冲层445和第一氧化物半导体图案474形成在其上形成有表面粗糙度转移图案BMS-1a的第一挡光图案BSM-1的上表面上时，第一挡光图案BSM-1的表面粗糙度转移图案BSM-1a的表面弯曲(curvature)转移至形成于其上的绝缘层和第一氧化物半导体图案474，从而使第一氧化物半导体图案474具有第二表面处理层474e。
此外，第一挡光图案BSM-1的表面粗糙度转移图案BMS-1a由其下方的下缓冲层411的表面粗糙度转移图案411a引发。下缓冲层411的表面粗糙度转移图案411a将表面弯曲转移至其上的第一栅极绝缘层442。另外，第一栅极绝缘层442的表面粗糙度转移图案442a将表面弯曲转移至其上的第一挡光图案BSM-1以形成第一挡光图案BSM-1的表面粗糙度转移图案BSM-1a。当该过程重复时，在第一氧化物半导体图案474上形成第二表面处理层474e。以下将参照图8A至图8D来描述该过程。
此外，在本公开的实施方式中，第一挡光图案BSM-1可以由包括具有优异的捕获氢颗粒的能力的钛(Ti)的金属层制成。例如，金属层可以形成为钛的单层、钼(Mo)和钛(Ti)的多层、或钼(Mo)和钛(Ti)的合金。然而，本公开不限于此，并且也可以为包括钛(Ti)的其它金属层。
钛(Ti)可以捕获向上缓冲层445中分散的氢颗粒而防止氢颗粒渗透到第一氧化物半导体图案474中。因此，在根据本公开的实施方式的驱动薄膜晶体管DT中，第一挡光图案BSM-1由具有良好的氢捕获特性的例如钛的金属制成，并且第二表面处理层474e被形成以增大氧化物半导体图案的S因子值。由于该(S因子)值增大，所以可以提高驱动薄膜晶体管DT的可靠性，并且可以在低灰度级下扩大驱动薄膜晶体管的控制范围。
第一挡光图案BSM-1优选地形成在第一氧化物半导体图案474的垂直下方以与第一氧化物半导体图案474交叠。此外，第一挡光图案BSM-1可以比第一氧化物半导体图案474大以与第一氧化物半导体图案474完全交叠。
此外，第一挡光图案BSM-1包括位于其上表面上的表面粗糙度转移图案BSM-1a。表面粗糙度转移图案BSM-1a的上表面的形状转移至第一氧化物半导体图案474，从而形成位于第一氧化物半导体图案474的上表面上的第二表面处理层474e。
此外，驱动薄膜晶体管DT的第二源极479S可以电连接至第一挡光图案BSM-1。当第一挡光图案BSM-1电连接至第二源极479S时，可以获得以下附加效果。
当第一氧化物半导体图案474的第二源区474b和第二漏区474c掺杂有杂质时，在第一氧化物半导体图案474内产生寄生电容Cact，并且在第二栅极478与第一氧化物半导体图案474之间产生寄生电容Cgi。此外，在电连接至第二源极479S的第一挡光图案BSM-1和第一氧化物半导体图案474之间产生寄生电容Cbuf。
由于第一氧化物半导体图案474和第一挡光图案BSM-1通过第二源极479S电连接，因此寄生电容Cact和寄生电容Cbuf彼此并联连接，并且寄生电容Cact和寄生电容Cgi彼此串联连接。此外，当通过下式1计算向第二栅极478施加Vgat的栅极电压时实际上施加至第一氧化物半导体图案474的有效电压Veff(ΔV)。
ΔV＝Cgi/(Cgi+Cact+Cbuf)×ΔVgat (式1)
因此，由于施加至第二沟道区474a的有效电压与寄生电容Cbuf成反比，因此可以通过寄生电容Cbuf来调整施加至第一氧化物半导体图案474的有效电压。
也就是说，如果通过靠近第一氧化物半导体图案474设置第一挡光图案BSM-1来提高寄生电容Cbuf的值，则可以减小流经第一氧化物半导体图案474的实际电流值。
流经第一氧化物半导体图案474的有效电流减小，意味着要通过实际施加至第二栅极478的电压Vgat来控制的驱动薄膜晶体管DT的控制范围扩大。
因此，当驱动薄膜晶体管DT的第二源极479S和第一挡光图案BSM-1电连接时，即使在低灰度级下也能够精密控制有机发光器件，从而解决屏幕斑点问题。
另外，在驱动薄膜晶体管DT中，第一氧化物半导体图案474上方设置有第二栅极478。第二栅极478可以与第二沟道区474a交叠。第二栅极绝缘层446插置在第二栅极478与第一氧化物半导体图案474之间。
在第二栅极478上方形成有第二源极479S和第二漏极479D。
第三层间绝缘层447可以插置在第二源极479S和第二漏极479D与第二栅极478之间。
第二源极479S通过形成于第二栅极绝缘层446和第三层间绝缘层447中的第三接触孔CH3连接至第二源区474b。第二漏极479D通过形成于第二栅极绝缘层446和第三层间绝缘层447中的第四接触孔CH4连接至第二漏区474c。
此外，第二源极474S可以通过形成于第二层间绝缘层444、上缓冲层445、第二栅极绝缘层446和第三层间绝缘层447中的第五接触孔CH5连接至第一挡光图案BSM-1。
子像素中设置有包括氧化物半导体图案的第一开关薄膜晶体管ST-1。第一开关薄膜晶体管ST-1可以设置于数据线与驱动薄膜晶体管DT之间。尽管在图4中仅示出了一个开关薄膜晶体管，但是可以在子像素设置两个或更多个开关薄膜晶体管。也就是说，可以根据诸如3T1C、4T1C、5T1C、6T1C、7T1C等的各种不同的电路配置，在子像素设置不同数量的开关薄膜晶体管。
第一开关薄膜晶体管ST-1包括第二氧化物半导体图案432、第三栅极433、第三源极434S和第三漏极434D。
第二氧化物半导体图案432包括第三沟道区432a、以及在第三沟道区432a的两侧的第三源区432b和第三漏区432c。
第二氧化物半导体图案432上方设置有第三栅极433，第二栅极绝缘层446插置在第二氧化物半导体图案432与第三栅极433之间。
在第三栅极433上方设置有第三源极434S和第三漏极434D，第三层间绝缘层447插置在第三栅极433与第三源极434S和第三漏极434D之间。
第三源极434S和第三漏极434D通过形成于第二栅极绝缘层446和第三层间绝缘层447中的第六接触孔CH6和第七接触孔CH7分别连接至第三源区432b和第三漏区432c。
第二挡光图案BSM-2可以设置在第二氧化物半导体图案432下方。
第二挡光图案BSM-2设置在第二氧化物半导体图案432下方，并且与第二氧化5物半导体图案432交叠，从而能够保护第二氧化物半导体图案432免受外部光影响。
第二挡光图案BSM-2可以设置在第一栅极绝缘层442上。然而，由于第二挡光图案BSM-2可以增大第二氧化物半导体图案432的S因子值，因此，作为另一实施方式，第二挡光图案BSM-2可以不设置在第二氧化物半导体图案432下方。
当第二挡光图案BSM-2设置在第二氧化物半导体图案432下方时，第二挡光图0案BSM-2设置在比设置有第一挡光图案BSM-1的层低的层上。也就是说，由于第二挡光图案BSM-2设置在比设置有第一挡光图案BSM-1的层低的层上，所以第二氧化物半导体图案432与第二挡光图案BSM-2之间的距离比第一挡光图案BSM-1与第一氧化物半导体图案474之间的距离大。由于第二挡光图案BSM-2设置在第二氧化物
半导体图案432下方，并且第二挡光图案BSM-2设置在比设置有第一挡光图案BSM-15的层低的层上，因而第一开关薄膜晶体管ST-1能够具有高速运行特性。当然，第一开关薄膜晶体管ST-1可以不包括第二挡光图案BSM-2。
此外，参照图4，子像素还包括存储电容器Cst。
存储电容器Cst在一定时间段内储存通过数据线施加的数据电压并将其提供给有机发光器件。
0存储电容器Cst包括彼此对应的两个电极、以及设置在其间的介电体。存储电容器Cst包括与第一栅极416位于同一层上的由相同材料制成的第一电极450A、以及与第一挡光图案BSM-1位于同一层上的由相同材料制成的第二电极450B。
在存储电容器的第一电极450A与第二电极450B之间插置有第一层间绝缘层443。
存储电容器的第二电极450B可以电连接至第二源极479S。
5在本公开的第一实施方式中，由于形成多个金属图案和多个接触孔，可能需要减少掩膜工艺。
参照图4，可以由相同的材料在同一层上制造第一栅极416、存储电容器的第一电极450A和第二挡光图案BSM-2。换句话说，它们可以通过一个掩膜工艺形成。
此外，存储电容器的第二电极450B和第一挡光图案BSM-1可以通过一个掩膜工艺形成。
第一氧化物半导体图案474和第二氧化物半导体图案432也可以通过一个掩膜工艺形成。
此外，第一源极417S、第一漏极417D、第二源极479S、第二漏极479D、第三源极434S和第三漏极434D可以通过一个掩膜工艺形成。
一个掩膜工艺包括光刻工艺，该光刻工艺具有沉积、曝光、蚀刻和清洁的一系列工序。
参照图4，第一平坦化层448形成在其上设置有驱动薄膜晶体管DT和第一开关薄膜晶体管ST-1的基板410上方。第一平坦化层448可以由例如光丙烯酸(Photo-acrylic)的有机材料制成，然而也可以包括具有无机层和有机层的多个层。在第一平坦化层448上形成有连接电极455。连接电极455电连接作为发光器件460的组件的第一电极456和驱动薄膜晶体管DT。
可以在连接电极455上形成第二平坦化层449。第二平坦化层449可以由例如光丙烯酸的有机材料制成，然而也可以包括具有无机层和有机层的多个层。
第二平坦化层449上形成有通过第八接触孔CH8电连接至驱动薄膜晶体管DT的第二漏极479D的第一电极456。第一电极456形成为由诸如Ca、Ba、Mg、Al、Ag之类的金属或其合金制成的单层或多层。第一电极456连接至驱动薄膜晶体管DT的第二漏极479D以从外部接收图像信号。在非显示区域NA中，可以进一步形成用于电连接公共电压线VSS和第二电极463的第一连接电极457。
第二平坦化层449上形成有堤层461。堤层461为屏障壁，并且可以通过分隔各个子像素SP来防止从邻近像素输出的特定颜色的光混合和输出。
在第一电极456、以及堤层461的倾斜表面的一部分上形成有有机发光层462。有机发光层462可以包括形成于R像素、G像素和B像素中的用于发出红色光的R有机发光层、用于发出绿色光的G有机发光层和用于发出蓝色光的B有机发光层。此外，有机发光层462可以包括用于发射白色光的W有机发光层。
有机发光层462可以包括发光层、用于分别向发光层注入电子和空穴的电子注入层和空穴注入层、以及用于分别向有机层传输所注入的电子和空穴的电子传输层和空穴传输层。
第二电极463可以由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料制成。此外，第二电极463可以由透射可见光的薄金属制成，但不限于此。
在第二电极463上形成有封装层470。封装层470可以由用无机层制成的单层构成，可以由无机层/有机层的两层构成，或者可以由无机层/有机层/无机层的三层构成。无机层可以由诸如SiNx和SiX的无机材料形成，但不限于此。此外，有机层可以由诸如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸酯(polyethylenesulfonate)、聚甲醛、聚芳酯或其混合物之类的有机材料形成，但不限于此。
在图4中，作为封装层470的示例，公开了包括无机层471/有机层472/无机层473的三层的封装层470。
尽管在图中未示出，但是可以在封装层470上设置盖玻璃，并且用粘附层来粘附。作为粘附层，可以使用具有良好的粘附性以及良好的耐热性和耐水性的任何材料。在本公开中，可以使用诸如环氧基化合物、丙烯酸基化合物或丙烯酸橡胶之类的热固性树脂。另外，可以将光固化树脂用作粘附剂。在这种情况下，通过用例如紫外线的光照射粘附层来固化粘附层。
粘附层将基板410与盖玻璃接合在一起，并且也可以用作用于阻止湿气进入显示装置的封装层。
盖玻璃为用于封装电致发光显示装置的封装盖。作为盖玻璃，可以使用诸如聚苯乙烯(PS)膜、聚乙烯(PE)膜、聚萘二甲酸乙二醇酯(PEN)膜、聚酰亚胺(PI)膜之类的保护膜，或者可以使用玻璃。
参照图5，在本公开的实施方式中，在非显示区域的选通驱动单元中的第一薄膜晶体管GT的第一多晶半导体图案414包括其表面被平坦化的第一表面处理层414d，可以减少根据第一薄膜晶体管GT在非显示区域中的形成位置而引起的性能偏差。另外，由于设置于显示区域的子像素中的驱动薄膜晶体管DT包括其表面被粗糙化的第二表面处理层474e，因此驱动薄膜晶体管DT的S因子值增大，从而能够解决在低灰度下的斑点问题。
图6是例示了本公开的另一实施方式的图，并且公开了一种在子像素中还包括第二开关薄膜晶体管ST-2的显示设备，该第二开关薄膜晶体管ST-2的有源层为第二多晶半导体图案421。
子像素的驱动电路部分430可以包括一个驱动薄膜晶体管DT和至少一个开关薄膜晶体管。尤其是，可以根据子像素的驱动电路部分430是否为3T1C、4T1C、5T1C、6T1C、7T1C等，在子像素设置2至6个开关薄膜晶体管。在图4所示的本公开的第一实施方式中，子像素包括具有氧化物半导体图案的一个驱动薄膜晶体管和具有氧化物半导体图案的至少一个开关薄膜晶体管，而在本公开的第二实施方式中，子像素的开关薄膜晶体管包括具有氧化物半导体图案的第一开关薄膜晶体管ST-1和具有多晶半导体图案的第二开关薄膜晶体管ST-2。其它配置可以与图4所示的第一实施方式的配置相同。
第二开关薄膜晶体管ST-2可以与选通驱动单元的第一薄膜晶体管GT具有相同结构，并且第二开关薄膜晶体管ST-2可以形成于子像素中。
子像素中的开关薄膜晶体管可以根据它们的作用细分成发光晶体管、起始晶体管、开关晶体管等。当要求高速驱动特性时，可以形成包括具有高电迁移率的多晶半导体图案的开关薄膜晶体管。
参照图6，第二开关薄膜晶体管ST-2包括位于基板410的下缓冲层411上的第二多晶半导体图案421、用于使第二多晶半导体图案421绝缘的第一栅极绝缘层442、在第一栅极绝缘层442上与第二多晶半导体图案421交叠的第三栅极422、形成在第三栅极422上的多个绝缘层、以及位于多个绝缘层上的第四源极423S和第四漏极423D。
第二开关薄膜晶体管ST-2可以构成子像素中的像素电路部当中的起始薄膜晶体管、发光薄膜晶体管和开关薄膜晶体管中的任一者。其余配置可以与图4中的本公开的实施方式的配置相同。
在参照图7的本公开的第三实施方式中，设置于子像素中的驱动薄膜晶体管DT的第一挡光图案BSM-1的布置与第一实施方式中的该布置不同。也就是说，在第三实施方式中，可以在第一栅极绝缘层442的上表面上设置第一挡光图案BSM-1。另外，第一挡光图案BSM-1电连接至第二源极479S。
在该配置的情况下，第一氧化物半导体图案474与第一挡光图案BSM-1之间的距离比图4的第一实施方式中的该距离大。结果，参照上述式1，S因子值的由于产生于驱动薄膜晶体管DT中的各层之间的寄生电容而引起的增大量可以比第一实施方式中的该增大量小。然而，由于该实施方式的第一氧化物半导体图案474在其表面上具有第二表面处理层474e，因此可以进一步增大驱动薄膜晶体管DT的S因子值，从而能够通过适当调整两个因子而实现驱动薄膜晶体管DT的期望性能。
因此，第一挡光图案BSM-1的位置不限于第一栅极绝缘层442的表面或第一层间绝缘层443的表面。第一挡光图案BSM-1可以形成于各种不同的位置。
在下文，将参照图8A至图8F来描述本公开的有机发光显示设备的制造工艺。
为了便于描述，将描述根据本公开的第一实施方式的用于在非显示区域NA的第一多晶半导体图案414上形成第一表面处理层的工艺。
参照图8A，在基板410上形成下缓冲层411。基板410可以由透明玻璃基板或柔性有机层形成。可以通过由化学气相沉积(CVD)工艺沉积诸如硅氧化物(SiO2)或硅氮化物(SiNx)的无机绝缘层来形成下缓冲层411。下缓冲层411保护在后续工艺中形成的薄膜晶体管免受来自基板410的例如碱离子的杂质的影响，或者阻挡来自外部的湿气。下缓冲层411可以形成为单层或多层。
随后，在下缓冲层411上沉积非晶硅层，然后使所沉积的非晶硅晶化。非晶硅层可以通过向非晶硅层照射激光等的有序横向固化晶化(sequential lateralsolidification crystallization)方法或金属诱导横向固化晶化(metal-inducedlateral solidification crystallization)方法来晶化。此时，在晶化工艺期间，随着晶化围绕晶核进行，在作为单晶区域的晶粒之间的边界形处成晶界。晶界通常可以向上提升10纳米或更多。
可以通过用氟化氢或去离子漂洗水进行预漂洗来控制向上提升晶界的程度。
之后，在晶化的多晶半导体层poly-Si上形成第一蚀刻停止层PR1以覆盖需要表面粗糙度转移图案的区域。在本公开的第一实施方式中，需要表面粗糙度转移图案的区域为子像素区域中设置有驱动薄膜晶体管DT的第一氧化物半导体图案474的第三区域k。
随后，使用第一蚀刻停止层PR1作为蚀刻停止掩膜来对多晶半导体层poly-Si的表面进行湿蚀刻，从而将其平坦化。在这种情况下，可以使用包含六氟化硫(SF6)和氯气(Cl2)的湿蚀刻溶液。
多晶半导体层poly-Si用作非显示区域中的第一薄膜晶体管GT的第一多晶半导体图案414。湿蚀刻用于使第一多晶半导体图案414的表面平坦化。
湿蚀刻优选执行直到多晶半导体层poly-Si的上表面的晶界完全平坦化为止。
结果，如图8B所示，多晶半导体层poly-Si的除了设置驱动薄膜晶体管DT的第一氧化物半导体图案474的第三区域k之外的上表面被平坦化。也就是说，多晶半导体层的设置第一氧化物半导体图案474的第三区域k的上表面由于晶界而保持在粗糙状态。
随后，如图8C所示，在已执行表面平坦化的多晶半导体层poly-Si-e上形成第二蚀刻停止层PR2。第二蚀刻停止层PR2为用于限定第一多晶半导体图案414的光刻胶层图案。
使用第二蚀刻停止层PR2来对已执行表面平坦化的多晶半导体层poly-Si-e进行干蚀刻。通过干蚀刻，除了被第二蚀刻停止层PR2阻挡的区域之外，基板上的多晶半导体层被去除。
在该工艺中，设置第一氧化物半导体图案474的第三区域k的表面粗糙度状态转移至其下方的下缓冲层411，并且形成下缓冲层411的表面粗糙度转移图案411a。在该工艺中，此外，一同形成第一多晶半导体图案414。第一多晶半导体图案414由于其表面已被平坦化而具有第一表面处理层414d。
之后，在其上形成有第一多晶半导体图案414和第一表面处理层414d的下缓冲层411上方形成第一栅极绝缘层442、第一栅极416、以及用于存储电容器的第一电极和第二挡光图案BSM-2的第一金属层，然后执行光刻工艺。随后，在第一金属层上形成第一层间绝缘层443，并且在第一层间绝缘层443上沉积用于存储电容器的第二电极450B和第一挡光图案BSM-1的第二金属层，然后执行光刻工艺。
由于形成在下缓冲层411的表面粗糙度转移图案411a上的各种不同的无机绝缘层和金属层具有约40nm至250nm的厚度，因此具有约10nm厚度的下缓冲层411的表面粗糙度转移图案411a的表面状态转移至形成于其上的各种不同的层。结果，在第一氧化物半导体图案474上形成第二表面处理层474e。
可以根据下缓冲层411上的层的厚度来确定下缓冲层411的表面粗糙度转移图案411a的厚度。因此，下缓冲层411的表面粗糙度转移图案411a可以为5nm或更大。
如图8E所示，在其上形成有下缓冲层411的表面粗糙度转移图案411a和第一多晶半导体图案414的下缓冲层411上形成第一栅极绝缘层442。第一栅极绝缘层442可以形成为由诸如SiOx和SiNx之类的无机材料制成的单层或多层。
随后，在第一栅极绝缘层442上沉积第一金属层，然后执行光刻工艺以形成第一栅极416、存储电容器的第一电极450A、以及第二挡光图案BSM-2。第一金属层可以形成为由诸如Cr、Mo、Ta、Cu、Ti、Al之类的金属或铝合金制成的单层或多层。
随后，形成第一层间绝缘层443。第一层间绝缘层443可以形成为由SiOx和SiNx的无机材料制成的单层或多层。
随后，在第一层间绝缘层443上形成第二金属层，然后执行光刻工艺以形成存储电容器的第二电极450B以及第一挡光图案BSM-1。第二金属层可以由与第一金属层相同的金属形成。
随后，形成第二层间绝缘层444。第二层间绝缘层444可以形成为由诸如SiOx和SiNx的无机材料制成的单层或多层。
随后，形成上缓冲层445作为用于使形成有多晶半导体图案和氧化物半导体图案的区域分离的分离层。上缓冲层445可以形成为由不包含氢颗粒的SiO2或SiNx的无机材料制成的单层或多层。
随后，在上缓冲层上445形成第一氧化物半导体图案474和第二氧化物半导体图案432。
随后，在第一氧化物半导体图案474和第二氧化物半导体图案432上形成第二栅极绝缘层446，并且在第二栅极绝缘层446上形成第二栅极478和第三栅极433。
随后，形成覆盖第二栅极478和第三栅极433的第三层间绝缘层447。
随后，形成多个接触孔CH1至CH7。
形成多个接触孔CH1至CH7的工艺可以分成以下两个步骤。
在第一步骤，形成第三接触孔CH3、第四接触孔CH4、第六接触孔CH6和第七接触孔CH7以暴露第一氧化物半导体图案474的第二源区474b和第二漏区474c、以及第二氧化物半导体图案432的第三源区432b和第三漏区432c。
在第二步骤，形成光刻胶图案(未图示)以覆盖第三接触孔CH3、第四接触孔CH4、第六接触孔CH6和第七接触孔CH7，然后形成用于暴露第一多晶半导体图案414的第一接触孔CH1和第二接触孔CH2、以及用于暴露第一挡光图案BSM-1的第五接触孔CH5。
随后，在具有第一接触孔CH1至第七接触孔CH7的第三层间绝缘层447上形成用于源极和漏极的金属层，然后通过使用一个掩膜的光刻工艺来形成第一源极417S、第一漏极417D、第二源极479S、第二漏极479D、第三源极434S和第三漏极434D。
随后，在第一源极417S、第一漏极417D、第二源极479S、第二漏极479D、第三源极434S和第三漏极434D上形成第一平坦化层448。之后，穿过第一平坦化层448形成第八接触孔CH8以暴露第二漏极479D，并且在第一平坦化层448上形成连接电极455。
随后，在连接电极455上形成第二平坦化层449。穿过第二平坦化层449形成第九接触孔CH9以暴露连接电极455。第一平坦化层448和第二平坦化层449可以由诸如丙烯酸树脂或聚酰亚胺之类的有机层形成。
随后，在第二平坦化层449上形成发光器件460。在发光器件460上方形成封装层470以完成有机发光显示设备。形成发光器件460和封装层470的工艺可以与常规的工艺相同。
以上的描述和附图仅是例示本公开的技术思想，本公开所属技术领域的普通技术人员可以在不脱离本公开的本质特征的范围内进行组合配置，并且诸如分离、置换、替代之类的各种不同的修改和变型是可能的。因此，本公开中公开的实施方式并非旨在限制本公开的技术思想，而是用以说明，并且本公开的技术思想的范围并不限于这些实施方式。应该通过所附权利要求书来解释本公开的保护范围，并且落入其等同范围内的所有技术思想应解释为包含在本公开的范围内。
相关申请的交叉引用
本申请要求于2021年12月6日提交的韩国专利申请No.10-2021-0172889的优先权和权益，其公开内容通过引用整体并入本文。

Claims (21)

1.一种有机发光显示设备，所述有机发光显示设备包括：
基板，所述基板包括第一部分和第二部分；
第一薄膜晶体管，所述第一薄膜晶体管在所述第一部分中，并具有第一多晶半导体图案；
第二薄膜晶体管，所述第二薄膜晶体管在所述第二部分中，并具有第一氧化物半导体图案；以及
有机发光器件，所述有机发光器件连接至所述第二薄膜晶体管；
其中，所述第一多晶半导体图案包括第一表面处理层，所述第一表面处理层的表面被平坦化，并且所述第一氧化物半导体图案包括第二表面处理层，所述第二表面处理层的表面被粗糙化。
2.根据权利要求1所述的有机发光显示设备，其中，所述第二表面处理层的表面粗糙度的最大高度为5nm或更大。
3.根据权利要求2所述的有机发光显示设备，其中，所述基板包括显示区域和位于所述显示区域外部的非显示区域，并且所述第一部分设置于所述显示区域和所述非显示区域中的至少一个区域处，并且所述第二部分设置于所述显示区域处。
4.根据权利要求2所述的有机发光显示设备，其中，所述基板包括显示区域和位于所述显示区域外部的非显示区域，并且所述第一部分仅设置于所述非显示区域处，且所述第二部分设置于所述显示区域处。
5.根据权利要求3所述的有机发光显示设备，所述有机发光显示设备还包括第三薄膜晶体管，所述第三薄膜晶体管在所述显示区域中，并包括第二氧化物半导体图案，
其中，所述第二薄膜晶体管为用于驱动像素的驱动薄膜晶体管，所述第三薄膜晶体管为用于向所述第二薄膜晶体管施加数据信号的开关薄膜晶体管。
6.根据权利要求5所述的有机发光显示设备，所述有机发光显示设备还包括第四薄膜晶体管，所述第四薄膜晶体管设置于所述显示区域中，
其中，所述第四薄膜晶体管为所述开关薄膜晶体管。
7.根据权利要求5所述的有机发光显示设备，其中，所述第一薄膜晶体管包括：
位于所述基板上方的所述第一多晶半导体图案，所述第一多晶半导体图案具有第一沟道区、以及在所述第一沟道区的两侧的第一源区和第一漏区；
第一栅极，所述第一栅极与所述第一沟道区交叠；以及
第一源极和第一漏极，所述第一源极和所述第一漏极在所述第一多晶半导体图案上方分别连接至所述第一源区和所述第一漏区，
其中，所述第二薄膜晶体管包括：
位于所述第一多晶半导体图案上方的所述第一氧化物半导体图案，所述第一氧化物半导体图案具有第二沟道区、以及在所述第二沟道区的两侧的第二源区和第二漏区；
第二栅极，所述第二栅极与所述第二沟道区交叠；
第二源极和第二漏极，所述第二源极和所述第二漏极在所述第一氧化物半导体图案上方分别连接至所述第二源区和所述第二漏区；以及
第一挡光图案，所述第一挡光图案在所述第一氧化物半导体图案下方与所述第一氧化物半导体图案交叠。
8.根据权利要求7所述的有机发光显示设备，其中，所述第二薄膜晶体管设置于所述第二部分的子像素中，并且所述子像素包括存储电容器，且所述存储电容器包括与所述第一栅极设置于同一层的第一存储电容器电极、以及与所述第一挡光图案设置于同一层的第二存储电容器电极。
9.根据权利要求7所述的有机发光显示设备，其中，所述第一挡光图案、以及位于所述基板与所述第一挡光图案之间的绝缘层分别包括位于所述第一挡光图案和所述绝缘层上的表面粗糙度转移图案，所述表面粗糙度转移图案与所述第二表面处理层对应。
10.根据权利要求7所述的有机发光显示设备，其中，所述第三薄膜晶体管包括：
第二氧化物半导体图案，所述第二氧化物半导体图案具有第三沟道区、以及在所述第三沟道区的两侧的第三源区和第三漏区；
第三栅极，所述第三栅极与所述第三沟道区交叠；
第三源极和第三漏极，所述第三源极和所述第三漏极分别连接至所述第三源区和所述第三漏区；以及
第二挡光图案，所述第二挡光图案在所述第二氧化物半导体图案下方与所述第二氧化物半导体图案交叠。
11.根据权利要求10所述的有机发光显示设备，其中，所述第二挡光图案与所述第一栅极设置于同一层。
12.根据权利要求7所述的有机发光显示设备，其中，所述第一挡光图案电连接至所述第二源极或所述第二漏极。
13.一种制造有机发光显示设备的方法，所述方法包括以下步骤：
设置基板，所述基板包括第一部分和与所述第一部分间隔开的第二部分；
在所述基板上形成下缓冲层；
在所述下缓冲层上形成多晶半导体层；
使所述多晶半导体层的除了第三部分的上表面之外的上表面平坦化，所述第三部分为所述第二部分的一部分；
通过对所述多晶半导体层进行蚀刻来在所述第一部分中形成第一多晶半导体图案并在所述第三部分中的所述下缓冲层的上表面处形成表面粗糙度转移图案；以及
在所述第三部分中、在所述第一多晶半导体图案上方形成第一氧化物半导体图案，所述第一氧化物半导体图案包括与所述表面粗糙度转移图案对应的第二表面处理层。
14.根据权利要求13所述的方法，其中，使所述多晶半导体层的所述上表面平坦化的步骤包括以下步骤：
在所述第三部分中的所述多晶半导体层上形成第一蚀刻保护层；以及
对所述多晶半导体层的所述上表面进行湿蚀刻以使所述多晶半导体层的所述上表面平坦化。
15.根据权利要求14所述的方法，其中，所述多晶半导体层的所述上表面通过包含六氟化硫SF6和氯气Cl2的湿蚀刻溶液来蚀刻。
16.根据权利要求13所述的方法，其中，通过对所述多晶半导体层进行蚀刻来在所述第一部分中形成所述第一多晶半导体图案并在所述第三部分中的所述下缓冲层的上表面处形成表面粗糙度转移图案的步骤包括以下步骤：
在经平坦化的多晶半导体层上方形成限定所述第一多晶半导体图案的第二蚀刻保护层；以及
对所述多晶半导体层进行干蚀刻，直到暴露所述下缓冲层为止。
17.根据权利要求13所述的方法，所述方法还包括以下步骤：
在所述第一多晶半导体图案上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成与第一多晶半导体图案交叠的第一栅极、以及第一存储电容器电极；
在所述第一栅极上形成第一层间绝缘层；
在所述第一层间绝缘层上形成第二存储电容器电极和第一挡光图案，所述第二存储电容器电极与所述第一存储电容器电极交叠，并且所述第一挡光图案在所述第一氧化物半导体图案下方与所述第一氧化物半导体图案交叠；
在所述第一挡光图案上形成上缓冲层；
在所述上缓冲层上形成所述第一氧化物半导体图案；
在所述第一氧化物半导体图案上形成第二栅极，所述第二栅极与所述第一氧化物半导体图案交叠，第二栅极绝缘层插置在所述第二栅极与所述第一氧化物半导体图案之间；以及
在所述第二栅极上方形成第一源极、第一漏极、第二源极和第二漏极，第三层间绝缘层插置在所述第二栅极与所述第一源极、所述第一漏极、所述第二源极和所述第二漏极之间，所述第一源极和所述第一漏极连接至所述第一多晶半导体图案，所述第二源极和所述第二漏极连接至所述第一氧化物半导体图案。
18.根据权利要求17所述的方法，所述方法还包括以下步骤：
形成第三薄膜晶体管，所述第三薄膜晶体管包括：
第二氧化物半导体图案，所述第二氧化物半导体图案位于所述上缓冲层上；
第二挡光图案，所述第二挡光图案在所述第二氧化物半导体图案下方，所述第二挡光图案与所述第二氧化物半导体图案交叠，并且与所述第一栅极设置于同一层；以及
第三源极和第三漏极，所述第三源极和所述第三漏极连接至所述第二氧化物半导体图案。
19.根据权利要求13所述的方法，其中，所述基板包括显示区域和位于所述显示区域外部的非显示区域，并且所述第二部分设置于所述显示区域处，且所述第一部分设置于所述显示区域和所述非显示区域中的至少一个区域处。
20.根据权利要求13所述的方法，其中，所述第一氧化物半导体图案为用于驱动子像素的驱动薄膜晶体管的一部分。
21.一种有机发光显示设备，所述有机发光显示设备包括：
基板，所述基板包括显示区域、以及位于所述显示区域外部的非显示区域；以及
薄膜晶体管，所述薄膜晶体管设置于所述显示区域和所述非显示区域中的至少一个区域处，所述薄膜晶体管包括由氧化物半导体图案形成的有源层，
其中，在所述氧化物半导体图案的上表面上形成有表面处理层，并且
其中，在所述氧化物半导体图案下方形成有用于向所述表面处理层转移表面状态的表面处理转移图案。
CN202211548333.9A 2021-12-06 2022-12-05 有机发光显示设备及其制造方法 Pending CN116234366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210172889A KR20230084823A (ko) 2021-12-06 2021-12-06 유기 전계 발광 표시 장치
KR10-2021-0172889 2021-12-06

Publications (1)

Publication Number Publication Date
CN116234366A true CN116234366A (zh) 2023-06-06

Family

ID=86570418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211548333.9A Pending CN116234366A (zh) 2021-12-06 2022-12-05 有机发光显示设备及其制造方法

Country Status (3)

Country Link
US (1) US20230180543A1 (zh)
KR (1) KR20230084823A (zh)
CN (1) CN116234366A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111625122B (zh) * 2020-05-08 2024-01-12 武汉华星光电半导体显示技术有限公司 触控显示装置
CN115831972A (zh) * 2020-12-31 2023-03-21 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20230180543A1 (en) 2023-06-08
KR20230084823A (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
KR20170026009A (ko) 유기발광표시장치
US20230180543A1 (en) Organic Light Emitting Diode Display Apparatus
CN117673090A (zh) 包括氧化物半导体图案的显示装置
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN112714960A (zh) 显示装置
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
US20240008312A1 (en) Organic Light Emitting Display Device
JP7572519B2 (ja) 酸化物半導体パターンを含む薄膜トランジスタアレイ基板及びこれを含む表示装置
US20230363215A1 (en) Organic Light Emitting Display Apparatus
US20230337482A1 (en) Organic Light Emitting Display Device
US20230172012A1 (en) Organic Light-Emitting Display Apparatus
US20230143126A1 (en) Organic Light Emitting Display Device
US20230255059A1 (en) Organic Light-Emitting Diode Display Device and Manufacturing Method Thereof
US20240234433A1 (en) Thin film transistor array substrate including oxide semiconductor pattern and display device including same
US20240055532A1 (en) Display apparatus
US20240072064A1 (en) Thin film transistor array substrate including oxide semiconductor pattern and display device including the same
US20230189569A1 (en) Organic Light-Emitting Display Apparatus
JP2024020179A (ja) 酸化物半導体パターンを含む薄膜トランジスタアレイ基板及びこれを含む表示装置
KR20240108660A (ko) 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20240108659A (ko) 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20240012892A (ko) 표시 장치
CN117954502A (zh) 薄膜晶体管阵列基板与包括该薄膜晶体管阵列基板的显示装置
KR20240045593A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
GB2627598A (en) display substrate,manufacturing method therefor,and display device
CN118104418A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination