CN116230822A - 一种图形化衬底、制备方法及led外延结构 - Google Patents

一种图形化衬底、制备方法及led外延结构 Download PDF

Info

Publication number
CN116230822A
CN116230822A CN202211602511.1A CN202211602511A CN116230822A CN 116230822 A CN116230822 A CN 116230822A CN 202211602511 A CN202211602511 A CN 202211602511A CN 116230822 A CN116230822 A CN 116230822A
Authority
CN
China
Prior art keywords
buffer layer
substrate
alny
alox
patterned substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211602511.1A
Other languages
English (en)
Inventor
请求不公布姓名
陈传国
徐志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Focus Lightings Technology Suqian Co ltd
Original Assignee
Focus Lightings Technology Suqian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focus Lightings Technology Suqian Co ltd filed Critical Focus Lightings Technology Suqian Co ltd
Priority to CN202211602511.1A priority Critical patent/CN116230822A/zh
Publication of CN116230822A publication Critical patent/CN116230822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种图形化衬底、制备方法及LED外延结构，方法包括：提供一层衬底，在衬底上生长一层AlON缓冲层；在AlON缓冲层上交替生长AlOx和AlNy，得到分布式布拉格反射镜DBR薄膜，其中，x为AlOx中O的掺杂浓度，y为AlNy中N的掺杂浓度；对DBR薄膜进行图形化处理，得到图形化衬底。设置AlON缓冲层，有效减少GaN外延材料的位错密度，增强内量子效应，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。设置图形化处理的DBR薄膜，有源区发出的光，经GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，增加了倒装LED的光从蓝宝石衬底出射的几率，从而提高了光的提取效率。

Description

一种图形化衬底、制备方法及LED外延结构
技术领域
本申请涉及半导体技术领域，尤其涉及一种图形化衬底、制备方法及LED外延结构。
背景技术
发光二极管(Light Emitting Diode，LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，LED是前景广阔的新一代光源，正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。
相关技术中，发光二极管外延片是在晶体结构匹配的单晶材料上生长出来的半导体薄膜，对外延片进行工艺加工可形成芯片，芯片封装后即为发光二极管。传统的LED外延片至少包括蓝宝石AL2O3衬底以及生长在衬底上的氮化镓GaN层，由于AL2O3与GaN层之间存在高达13.8％的晶格失配，例如，形成大量位错，这些位错包括螺型位错，刃型位错和混合位错等。这些位错会进一步形成穿透位错，延伸到发光结构，严重影响到发光层的电子和空穴复合效率，最终导致LED的发光效率变低。
基于上述原因，亟需一种能够中断底层位错的延伸，有效降低错位的衬底结构。
发明内容
本申请提供了一种图形化衬底、制备方法及LED外延结构，以解决由于错位导致发光效果低的问题。
本申请第一方面提供一种图形化衬底的制备方法，包括：提供一层衬底，所述衬底为Al2O3衬底；
在所述衬底上生长一层AlON缓冲层；
在所述AlON缓冲层上交替生长AlOx和AlNy，得到由所述AlOx和AlNy的周期性结构组成的分布式布拉格反射镜DBR薄膜，其中，所述x为所述AlOx中O的掺杂浓度，所述y为所述AlNy中N的掺杂浓度，所述x为0～100％，所述y为0～100％；
对所述DBR薄膜进行图形化处理，得到图形化衬底。
本申请一些实施例中，采用气相沉积的方法在所述衬底上溅镀所述AlON缓冲层，所述AlON缓冲层的厚度小于0.1um。
本申请一些实施例中，采用气相沉积的方法在所述AlON缓冲层上溅镀所述AlOx和AlNy的周期性结构，所述AlOx和AlNy的周期性结构的周期数量大于或等于10，且小于或等于1000。
本申请一些实施例中，所述DBR薄膜中每层所述AlOx的厚度小于100nm，每层所述AlNy的厚度小于100nm。
本申请一些实施例中，所述周期性结构的生长温度为500～650℃。
本申请一些实施例中，所述DBR薄膜的高度小于2um。
本申请一些实施例中，所述DBR薄膜为锥形结构，所述锥形结构靠近所述AlON缓冲层一端的宽度大于远离所述AlON缓冲层一端的宽度。
本申请一些实施例中，所述对所述DBR薄膜图形化处理，得到图形化衬底，包括：
采用纳米压印、黄光显影-白光刻蚀的方法对所述DBR薄膜图形化处理，得到所述图形化衬底。
本申请第二方面提供一种图形化衬底，由上述第一方面的方法制备得到，包括：
衬底；
AlON缓冲层，所述AlON缓冲层位于所述衬底上；
DBR薄膜，所述DBR薄膜位于所述AlON缓冲层上；
其中，所述DBR薄膜由在所述AlON缓冲层上交替生长的周期性结构进行图形化处理得到，所述周期性结构由AlOx和AlNy组成，所述x为所述AlOx中O的掺杂浓度，所述y为所述AlNy中N的掺杂浓度，所述x为0～100％，y为0～100％。
本申请第三方面提供一种LED外延结构，包括第二方面提供的图形化衬底。
本申请的有益技术效果：
通过设置AlON缓冲层，可以有效减少GaN外延材料的位错密度，增强内量子效应，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。通过设置图形化处理的DBR薄膜，有源区发出的光，经GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，增加倒装LED的光从蓝宝石衬底出射的几率，从而提高光的提取效率。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种图形化衬底的制备方法的流程示意图；
图2为本申请实施例提供的一种图形化衬底的结构示意图；
图3为本申请实施例提供的一种LED外延结构的结构示意图。
具体实施方式
下面将详细地对实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下实施例中描述的实施方式并不代表与本申请相一致的所有实施方式。仅是与权利要求书中所详述的、本申请的一些方面相一致的系统和方法的示例。
为便于对申请的技术方案的理解，以下首先在对本申请实施例所涉及到的一些概念进行说明。
气相沉积(Physical Vapor Deposition，PVD)技术是指在真空条件下采用物理方法将材料源(固体或液体)表面气化成气态原子或分子，或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积具有某种特殊功能的薄膜的技术。
溅镀，在真空环境下，通入适当的惰性气体作为媒介，靠惰性气体加速撞击靶材，使靶材表面原子被撞击出来，并在表面形成镀膜。
DBR(distributed Bragg reflection)又叫分布式布拉格反射镜，是由两种不同折射率的材料以ABAB的方式交替排列组成的周期结构，每层材料的光学厚度为中心反射波长的1/4。
晶格失配，是指由于衬底和外延层的晶格常数不同而产生的失配现象。当在某种单晶衬底上生长另一种物质的单晶层时，由于这两种物质的晶格常数不同，会在生长界面附近产生应力，进而产生晶体缺陷失配位错。
量子效应是在超低温等某些特殊条件下，由大量粒子组成的宏观系统呈现出的整体量子现象。
电感耦合等离子体(Inductively Coupled Plasma，ICP)刻蚀是一种被广泛使用的技术，可提供高速率、高选择比以及低损伤的刻蚀。等离子体能够在低气压下保持稳定，因此能够更好地控制刻蚀形貌。
图形化蓝宝石衬底(Patterned Sapphire Substrate，PSS)，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用ICP刻蚀技术刻蚀蓝宝石，并去掉掩膜，再在其上生长氮化镓GaN材料，使GaN材料的纵向外延变为横向外延。
相关技术中的图形化衬底，采用三氧化二铝Al2O3蓝宝石材料作为基板，再透过ICP刻蚀制作出图形化衬底，外延生长GaN材料与Al2O3材料会有更多缺陷和位错的生成，导致LED上层的精细结构晶格质量较差，大大损失光效和静电释放(Electro-Staticdischarge，ESD)和红外线(Infrared Radiation，IR)等电性良率。
基于上述原因，本申请实施例提出一种图形化衬底、制备方法及LED外延结构，在蓝宝石衬底Al2O3上生长一层氮氧化铝AlON缓冲层，并在AlON缓冲层上形成锥形结构的DBR薄膜结构，以减少常规的图形化衬底材料与外延生长氮化镓材料的晶格失配与热膨胀失配问题。
图1为本申请实施例提供的一种图形化衬底的制备方法的流程示意图。
参见图1，本申请提供的图形化衬底的制备方法由以下步骤S100-S400实现：
步骤S100：提供一层衬底。
其中，衬底为Al2O3衬底。
步骤S200：在衬底上生长一层AlON缓冲层。
其中，外延层材质一般为GaN，Al2O3衬底与GaN的晶格匹配度差异达到13％，因此，如果直接在Al2O3衬底上生长GaN外延结构，会形成大量位错。本申请实施例中，考虑到AlON的晶格常数位于Al2O3和GaN之间，在衬底上先生长一层AlON缓冲层，GaN外延层等结构可以生长在AlON缓冲层上，从而能够有效缓解蓝宝石Al2O3衬底与外延层GaN的晶格不匹配的问题，减少外延层位错密度。
步骤S300：在AlON缓冲层上交替生长氧化铝AlOx和氮化铝AlNy，得到由AlOx和AlNy的周期性结构组成的分布式布拉格反射镜DBR薄膜。
其中，x为AlOx中氧O的掺杂浓度，y为AlNy中氮N的掺杂浓度，x为0～100％，y为0～100％。
需要说明的是，AlOx中x取值在0～100％之间。示例性的，x取值可以为10％、20％、30％、40％、50％、60％、70％、80％或90％，还可以为0～100％之间其他未示出的百分比。
AlNy中y取值在0～100％之间。示例性的，y取值可以为10％、20％、30％、40％、50％、60％、70％、80％或90％，还可以为0～100％之间其他未示出的百分比。
具体x和y的取值可根据实际的外延结构的发光需求进行适应性调整，在此不做具体限定。
值得注意的是，x和y的取值可以相同也可以不同，但是在DBR薄膜结构中，每层AlOx中的x优选是相同的，每层AlNy中的y优选是相同的。采用相同含量O和N交替生长AlOx和AlNy的周期性结构，有利于形成性质稳定的分布式布拉格反射镜DBR薄膜。
步骤S400：对DBR薄膜进行图形化处理，得到图形化衬底。
具体实现中，可以将DBR薄膜进行图形化处理成多个间隔分布的锥形结构，GaN外延材料可以设置在相邻两个锥形结构之间。图形化处理后的呈锥形结构，可以增加光的折射面，改变光的出射角，实现全反射出光。
可以理解的是，本申请实施例中，图形化衬底具体指的是蓝宝石Al2O3衬底、AlON缓冲层以及经过图形化处理后的DBR薄膜共同组成的结构。
本申请实施例中，通过设置AlON缓冲层，可以有效减少GaN外延材料的位错密度，增强内量子效应，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。
通过设置图形化处理的DBR薄膜，有源区发出的光，可以在GaN外延材料和Al2O3衬底界面形成多次散射，改变全反射光的出射角，增加倒装LED的光从蓝宝石衬底出射的几率，从而提高了光的提取效率。
在一个实施例中，采用气象沉积的方法在蓝宝石Al2O3衬底上溅镀形成AlON缓冲层，AlON缓冲层的厚度小于0.1um。
其中，AlON缓冲层过厚，会导致图像化衬底的尺寸较大；AlON缓冲层过薄，则无法起到很好的晶格匹配的作用。因此，本申请实施例将AlON缓冲层的厚度控制在小于0.1um的范围内，一方面不会增加图形化衬底的整体尺寸，另一方面还能有效缓解蓝宝石Al2O3衬底与外延层GaN的晶格不匹配的问题，减少外延层位错密度，增强内量子效应，提高发光效率。
图2为本申请实施例提供的一种图形化衬底的结构示意图。
参见图2，在一种实现方式中，可以采用气象沉积的方法在AlON缓冲层上溅镀AlOx和AlNy的周期性结构，AlOx和AlNy的周期性结构的周期数量可以大于或等于10，且小于或等于1000。
示例性的，若周期数量为10，可以在衬底上利用气相沉积技术溅镀AlON缓冲层后，再利用气相沉积技术依次溅镀10个AlOx和AlNy的周期性结构。若周期数量为20，可以在衬底上利用气相沉积技术依次溅镀AlON缓冲层后，再利用气相沉积技术溅镀依次溅镀20个AlOx和AlNy的周期性结构。以此类推，周期数量可根据实际的外延结构的发光需求进行调整，本申请实施例不对周期数量的具体数值进行限定。
示例性的，AlOx和AlNy的周期性结构的周期数量可以为50、100、150、200、300、400、500、600、700、800或900，还可以为10～1000之间其他未示出的数值。
需要强调的是，图2中AlOx和AlNy的周期性结构的周期数量为2，仅为对本申请实施例中分布式布拉格反射镜DBR薄膜的示例性展示，并非实际的周期数量。
在一个实施例中，DBR薄膜中每层AlOx的厚度小于100nm，AlNy的厚度小于100nm。
具体的，在DBR薄膜中，每层AlOx厚度的取值范围为0～100nm之间。示例性的，AlOx的厚度可以为20nm、30nm、40nm、50nm、60nm、70nm、80nm或90nm，还可以为0～100nm之间其他未示出的数值。
在DBR薄膜中，每层AlNy厚度的取值范围为0～100nm之间。示例性的，AlNy的厚度可以为20nm、30nm、40nm、50nm、60nm、70nm、80nm或90nm，还可以为0～100nm之间其他未示出的数值。
AlOx和AlNy的厚度可根据实际的图形化衬底所需尺寸进行适应性调整。
值得注意的是，AlOx的厚度和AlNy的厚度可以相同也可以不同，但在DBR薄膜中，每层AlOx的厚度是相同的，每层AlNy的厚度是相同的。
在一个实施例中，AlOx和AlNy的周期性结构的生长温度为500～650℃之间。
示例性的，生长温度可以为500℃、525℃、550℃、575℃、600℃、625℃或650℃，还可以为500～650℃度之间其他未示出的温度值。
其中，温度过高，会破坏AlON缓冲层的材质，温度过低，不易形成较稳定的DBR薄膜。因此，本申请实施例将生长温度控制在500～650℃之间，一方面不会破坏AlON缓冲层的材质，另一方面保证DBR薄膜的结构稳定性。
在一个实施例中，DBR薄膜的高度小于2um。
具体地，DBR薄膜过高会影响图形化衬底的整体尺寸，将DBR薄膜的高度控制在小于2um的范围内。示例性的，DBR薄膜的高度可以为0.8um、1.0um、1.2um、1.4um、1.6um或1.8um，还可以为0～2um之间其他未示出的数值。
具体DBR薄膜的高度可根据实际的图像化衬底的整体尺寸以及发光需要进行适应性调整，在此不做具体数值的限定。
需要说明的是，在考虑设置DBR薄膜的高度时，需要同时考虑AlOx和AlNy的周期性结构的周期数量、AlOx和AlNy的周期性结构中每层AlOx、每层AlNy的高度。
如图2所示，图形化处理之后的DBR薄膜包括多个锥形结构，锥形结构靠近AlON缓冲层一端的宽度大于远离AlON缓冲层一端的宽度。这样，在图形化衬底上形成外延结构之后，位于图形化衬底上方的发光元件发出的光，在DBR薄膜上的折射面积更大，因此能够有效提高光的折射率，实现全面发光。
需要强调的是，图2所示为两个锥形结构，并非是对本申请实施例中的锥形结构的数量进行限定，仅为示例性展示，具体的锥形结构的数量可根据实际的发光需求进行适应性调整，在此不做具体限定。
在一个实施例中，采用纳米压印、黄光显影-白光刻蚀的方法对DBR薄膜图形化处理，得到图形化衬底。
具体地，纳米压印技术，是通过光刻胶辅助，将模板上的微纳结构转移到待加工材料上的技术。加工精度较高，超过了传统光刻技术达到的分辨率。
黄光显影-白光刻蚀中光刻蚀(phaloetching)是用照相制版的方法，将光敏高分子制成一定图形的杭蚀性膜，再用化学或电化学方法进行腐蚀或电镀的过程。
本申请实施例提供的图形化衬底的制备方法。通过设置AlON缓冲层，可以有效减少GaN外延材料的位错密度，增强内量子效应，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。通过设置图形化处理的DBR薄膜，有源区发出的光，经GaN和蓝宝石Al2O3衬底界面多次散射，改变了全反射光的出射角，增加了倒装LED的光从蓝宝石Al2O3衬底出射的几率，从而提高了光的提取效率。
本申请实施例还提供一种图形化衬底，可以包括衬底、AlON缓冲层和DBR薄膜。
衬底为Al2O3衬底。
采用气相沉积的方法在衬底上溅镀AlON缓冲层，AlON缓冲层的厚度小于0.1um。
DBR薄膜，DBR薄膜位于AlON缓冲层上；其中，DBR薄膜由在AlON缓冲层上交替生长的周期性结构进行图形化处理得到，周期性结构由AlOx和AlNy组成，x为AlOx中O的掺杂浓度，y为AlNy中N的掺杂浓度，x为0～100％，y为0～100％。
具体地，采用气相沉积的方法在AlON缓冲层上溅镀AlOx和AlNy的周期性结构。
AlOx和AlNy的周期性结构的周期数量大于或等于10，且小于或等于1000。DBR薄膜中每层AlOx的厚度小于100nm，每层AlNy的厚度小于100nm。
周期性结构的生长温度为500～650℃。
DBR薄膜的高度小于2um。
DBR薄膜为锥形结构，锥形结构靠近AlON缓冲层一端的宽度大于远离AlON缓冲层一端的宽度。
采用纳米压印、黄光显影-白光刻蚀的方法对DBR薄膜图形化处理。
本申请实施例提供的图形化衬底，通过设置AlON缓冲层，可以有效减少GaN外延材料的位错密度，增强内量子效应，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。通过设置图形化处理的DBR薄膜，有源区发出的光，经GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，增加了倒装LED的光从蓝宝石衬底出射的几率，从而提高了光的提取效率。
图3为本申请实施例提供的一种LED外延结构的结构示意图。
本申请实施例还提供一种LED外延结构，可以包括上述任一实施例提供的图形化衬底，且图形化衬底可以由上述任一项图形化衬底的制备方法进行制备。
参见图3，LED外延结构还可以包括：氮化镓GaN层、uGaN层(u型氮化镓)和nGaN层(n型氮化镓)。在图形化衬底上制备GaN层和uGaN层。
具体地，在AlON缓冲层上依次生长GaN层和uGaN层，直至GaN层和uGaN层覆盖图形化处理的DBR薄膜，继续在uGaN层生长nGaN层。
这样制备的LED外延结构不仅有效减少GaN外延材料的位错密度，增强内量子效应，从而减小nGaN层的非辐射复合，减小反向漏电流，提高LED的寿命，nGaN层发出的光，经GaN和蓝宝石Al2O3衬底界面多次散射，改变全反射光的出射角，增加了倒装LED的光从蓝宝石衬底Al2O3出射的几率，从而提高光的提取效率。
本申请提供的实施例之间的相似部分相互参见即可，以上提供的具体实施方式只是本申请总的构思下的几个示例，并不构成本申请保护范围的限定。对于本领域的技术人员而言，在不付出创造性劳动的前提下依据本申请方案所扩展出的任何其他实施方式都属于本申请的保护范围。

Claims (10)

1.一种图形化衬底的制备方法，其特征在于，包括
提供一层衬底，所述衬底为Al2O3衬底；
在所述衬底上生长一层AlON缓冲层；
在所述AlON缓冲层上交替生长AlOx和AlNy，得到由所述AlOx和AlNy的周期性结构组成的分布式布拉格反射镜DBR薄膜，其中，所述x为所述AlOx中O的掺杂浓度，所述y为所述AlNy中N的掺杂浓度，所述x为0～100％，所述y为0～100％；
对所述DBR薄膜进行图形化处理，得到图形化衬底。
2.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
采用气相沉积的方法在所述衬底上溅镀所述AlON缓冲层，所述AlON缓冲层的厚度小于0.1um。
3.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
采用气相沉积的方法在所述AlON缓冲层上溅镀所述AlOx和AlNy的周期性结构，所述AlOx和AlNy的周期性结构的周期数量大于或等于10，且小于或等于1000。
4.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
所述DBR薄膜中每层所述AlOx的厚度小于100nm，每层所述AlNy的厚度小于100nm。
5.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
所述周期性结构的生长温度为500～650℃。
6.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
所述DBR薄膜的高度小于2um。
7.根据权利要求1所述的图形化衬底的制备方法，其特征在于，
所述DBR薄膜为锥形结构，所述锥形结构靠近所述AlON缓冲层一端的宽度大于远离所述AlON缓冲层一端的宽度。
8.根据权利要求1所述的图形化衬底的制备方法，其特征在于，所述对所述DBR薄膜图形化处理，得到图形化衬底，包括：
采用纳米压印、黄光显影-白光刻蚀的方法对所述DBR薄膜图形化处理，得到所述图形化衬底。
9.一种图形化衬底，其特征在于，包括：
衬底；
AlON缓冲层，所述AlON缓冲层位于所述衬底上；
DBR薄膜，所述DBR薄膜位于所述AlON缓冲层上；
其中，所述DBR薄膜由在所述AlON缓冲层上交替生长的周期性结构进行图形化处理得到，所述周期性结构由AlOx和AlNy组成，所述x为所述AlOx中O的掺杂浓度，所述y为所述AlNy中N的掺杂浓度，所述x为0～100％，y为0～100％。
10.一种LED外延结构，其特征在于，包括权利要求9所述的图形化衬底。
CN202211602511.1A 2022-12-09 2022-12-09 一种图形化衬底、制备方法及led外延结构 Pending CN116230822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211602511.1A CN116230822A (zh) 2022-12-09 2022-12-09 一种图形化衬底、制备方法及led外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211602511.1A CN116230822A (zh) 2022-12-09 2022-12-09 一种图形化衬底、制备方法及led外延结构

Publications (1)

Publication Number Publication Date
CN116230822A true CN116230822A (zh) 2023-06-06

Family

ID=86588120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211602511.1A Pending CN116230822A (zh) 2022-12-09 2022-12-09 一种图形化衬底、制备方法及led外延结构

Country Status (1)

Country Link
CN (1) CN116230822A (zh)

Similar Documents

Publication Publication Date Title
KR100669142B1 (ko) 발광 소자와 이의 제조 방법
KR101629343B1 (ko) 에피택시 구조체 및 나노 패턴화 기판의 제조 방법
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
CN109786524A (zh) 一种具有新型pss结构的led外延层及其制备方法
CN102034907A (zh) 一种提高GaN基LED发光效率的图形掩埋方法
US20230223421A1 (en) Monolithic led array and a precursor thereto
CN113097359B (zh) 半导体发光元件
CN102130256A (zh) 发光二极管及其制造方法
KR101123010B1 (ko) 반도체 발광소자 및 그 제조방법
US8536026B2 (en) Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same
US8928006B2 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
CN104576845A (zh) 一种图形化的蓝宝石衬底的制造方法
KR101165258B1 (ko) 발광 소자 및 이의 제조 방법
US20240204134A1 (en) Semiconductor light emitting element and manufacture method thereof
WO2017127958A1 (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
CN116230822A (zh) 一种图形化衬底、制备方法及led外延结构
CN100375304C (zh) 高提取效率的半导体发光二极管结构及其制备方法
CN102544269A (zh) 侧壁具有微柱透镜阵列图案的led芯片的制造方法
US20050269583A1 (en) Gallium nitride-based semiconductor light-emitting device and method of fabricatiing the same
CN115020565A (zh) 复合图形化衬底的制备方法及具有空气隙的外延结构
KR20100008513A (ko) 화합물 반도체 기판, 그 제조 방법 및 이를 이용한 화합물반도체 소자
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
CN103633198A (zh) Led芯片制作方法以及led芯片
CN102005514A (zh) 采用纳米压印技术的ⅲ族氮化物半导体发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination