CN116230030A - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN116230030A
CN116230030A CN202210938322.5A CN202210938322A CN116230030A CN 116230030 A CN116230030 A CN 116230030A CN 202210938322 A CN202210938322 A CN 202210938322A CN 116230030 A CN116230030 A CN 116230030A
Authority
CN
China
Prior art keywords
voltage
bit line
phase
reset
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210938322.5A
Other languages
English (en)
Inventor
阿里·塔克维埃
阿图尔·卡多奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116230030A publication Critical patent/CN116230030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/12—Equalization of bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开涉及一种存储器件。在一个方面中，存储器件包括存储器单元、预充电电路、复位电压控制电路和逻辑控制电路。在一个方面中，预充电电路被配置为将位线的电压设置为第一电压电平。在一个方面中，复位电压控制电路包括晶体管，其耦合到位线以将位线的电压设置为第二电压电平。晶体管可以作为二极管布置或操作。在一个方面中，逻辑控制电路被配置为使复位电压控制电路在复位阶段将位线的电压设置为第二电压电平，并使预充电电路在复位阶段后的预充电阶段将位线的电压设置为第一电压电平。本申请的实施例还涉及一种操作存储器件的方法。

Description

存储器件及其操作方法
技术领域
本申请的实施例涉及存储器件及其操作方法。
背景技术
诸如计算机、便携式设备、智能电话、物联网(IoT)设备等电子器件的发展已经促使对存储器件的需求增加。通常，存储器件可以是易失性存储器件或非易失性存储器件。易失性存储器件可以在供电时存储数据，但一旦断电，可能会丢失存储的数据。与易失性存储器件不同，非易失性存储器件即使在电源关闭后也可以保留数据，但可能比易失性存储器件慢。
发明内容
根据本申请的实施例的一个方面，提供了一种存储器件，包括：存储器单元；预充电电路，通过位线耦合到存储器单元，预充电电路将位线的电压设置为第一电压电平；复位电压控制电路，包括耦合到位线以将位线的电压设置为第二电压电平的晶体管，晶体管作为二极管操作；以及逻辑控制电路，耦合到预充电电路和复位电压控制电路，逻辑控制电路用于：使复位电压控制电路在复位阶段将位线的电压设置为第二电压电平，并且使预充电电路在复位阶段之后的预充电阶段将位线的电压设置为第一电压电平。
根据本申请的实施例的另一个方面，提供了一种存储器件，包括：存储器单元；位线，耦合到存储器单元；以及控制器，用于：如果存储器件的操作模式是第一模式，则在复位阶段将位线的电压设置为第一电压电平，并且如果存储器件的操作模式是第二模式，则在复位阶段将位线的电压设置为第二电压电平。
根据本申请的实施例的又一个方面，提供了一种操作存储器件的方法，包括：通过控制器确定存储器件的操作模式，存储器件包括耦合到位线的存储器单元；通过控制器根据存储器件的操作模式确定预充电阶段的时间段；在时间段的预充电阶段，通过控制器将位线的电压设置为第一电压电平；根据存储器单元存储的数据，在预充电阶段之后的感测阶段，通过控制器使位线放电；以及根据感测阶段放电的位线的电压，通过控制器确定在感测阶段期间存储器单元存储的数据。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出根据一些实施例的示例存储器件的示意框图。
图2示出根据一些实施例的示例位线控制器的示意框图。
图3示出根据一些实施例的存储器件的平面图。
图4A示出根据一些实施例的一组存储器单元、预充电电路和复位电压控制电路的示意图。
图4B示出根据一些实施例的一组存储器单元、预充电电路和复位电压控制电路的示意图。
图5A示出根据一些实施例的用于在第一操作模式中执行读取操作的信号的时序图。
图5B示出根据一些实施例的用于在第二操作模式中执行读取操作的信号的时序图。
图6是示出根据一些实施例的根据存储器件的操作模式操作存储器件的方法的流程图。
图7是根据一些实施例的计算系统的示例框图。
具体实施方式
以下公开内容提供了许多不同的实施例或实例，以用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个示例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...之上”、“上部”、“顶部”、“顶部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。空间关系术语旨在包括除了在图中所描述的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
本文公开了一种具有复位电压控制的存储器件。在一个方面中，存储器件包括存储器单元、预充电电路、复位电压控制电路和逻辑控制电路。在一个方面中，预充电电路被配置为将位线的电压设置为第一电压电平。
在一个方面中，复位电压控制电路包括晶体管，其耦合到位线以将位线的电压设置为第二电压电平。第二电压电平可以小于第一电压电平。例如，第一电压电平可以是电源电压电平VDD或1V，第二电压电平可以是电源电压电平VDD与晶体管或二极管的阈值电压Vth之间的差值。(例如，VDD–Vth)。晶体管可以作为二极管布置或操作。在一个方面中，逻辑控制电路被配置为使复位电压控制电路在复位阶段将位线的电压设置为第二电压电平，并使预充电电路在复位阶段后的预充电阶段将位线的电压设置为第一电压电平。在预充电阶段之后，逻辑控制电路可以根据存储器单元存储的数据在感测阶段使位线放电。这里的位线放电是指去除位线处的电荷以降低或减小位线的电压。逻辑控制电路可以根据在感测阶段放电的位线的电压来确定在感测阶段存储器单元存储的数据。
有利地，存储器件可以通过将位线的电压设置为第二电压电平(例如，晶体管的VDD-Vth(阈值电压))来更快地操作。在一种实施方式中，在复位阶段，位线可以被放电或设置为例如接地电压电平(例如，0V或GND)。在复位阶段之后的预充电阶段，位线的电压可以设置为第一电压电平(例如，VDD或1V)。然后，在感测阶段，可以根据存储器单元存储的数据使位线的电压放电，并且可以根据放电的位线的电压确定存储器单元存储的数据。然而，对位线充电或将位线的电压从接地电压电平(例如，0V或GND)设置为第一电压电平可能需要很长时间，并且可能会限制或降低存储器件的速度。通过在复位阶段将位线的电压设置为第一电压电平(例如，VDD或1V)和接地电压电平之间的第二电压电平，可以更快地执行对位线的充电或将位线的电压设置为第一电压电平。因此，通过在复位阶段将位线的电压设置为第二电压电平，可以提高存储器件的操作速度，因为可以减少在预充电阶段将位线的电压充电至第一电压电平的时间。
在一个方面中，可以通过使能或禁用复位电压控制电路来在选定模式中自适应地配置或操作存储器件。例如，在第一操作模式(或正常操作模式)中，可以在复位阶段禁用复位电压控制电路，使得位线的电压可以被放电至接地电压电平。通过在复位阶段将位线的电压设置为接地电压电平，可以减少复位阶段的漏电流。例如，在第二操作模式(或turbo(动力)操作模式)中，可以在复位阶段使能复位电压控制电路，从而可以将位线的电压设置为第二电压电平(例如，晶体管的VDD-Vth(阈值电压))。通过在复位阶段将位线的电压设置为第二电压电平(例如，VDD-Vth)，可以减少在预充电阶段将位线的电压充电到第一电压电平的时间，使得在第二操作模式中的存储器件可以比在第一操作模式中更快地执行读取操作。
在一些实施例中，一个或多个组件可以实施为一个或多个晶体管。本公开中的晶体管被示为具有特定类型(N型或P型)，但实施例不限于此。晶体管可以是任何合适类型的晶体管，包括但不限于金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)、高压晶体管、高频晶体管、FinFET、具有凸起源极/漏极的平面MOS晶体管、纳米片FET、纳米线FET等。此外，本文所示或描述的一个或多个晶体管可以实施为并联连接的两个或多个晶体管。
图1是根据一个实施例的存储器件100的示图。在一些实施例中，存储器件100包括存储器控制器105和存储器阵列120。存储器阵列120可以包括布置成二维或三维阵列的多个存储电路或存储器单元125。每个存储器单元125可以耦合到对应的字线WL和对应的位线BL。存储器控制器105可以根据通过字线WL和位线BL的电信号将数据写入存储器阵列120或从存储器阵列读取数据。在其他实施例中，存储器件100包括比图1所示更多、更少或不同的组件。
存储器阵列120是存储数据的硬件组件。在一个方面中，存储器阵列120被实施为半导体存储器件。存储器阵列120包括多个存储电路或存储器单元125。存储器阵列120包括字线WL0、WL1...WLJ，每个都在第一方向(例如，X方向)上延伸，以及位线BL0、BL1...BLK，每个都在第二方向(例如，Y方向)上延伸。字线WL和位线BL可以是导电金属或导电轨。在一种配置中，每个存储器单元125耦合到对应的字线WL和对应的位线BL，并且可以根据通过对应的字线WL和对应的位线BL的电压或电流来操作。在一些实施例中，每个位线包括耦合到沿第二方向(例如，Y方向)设置的一组存储器单元125中的一个或多个存储器单元125的位线BL、BLB。位线BL、BLB可以接收和/或提供差分信号。每个存储器单元125可以包括易失性存储器、非易失性存储器或它们的组合。在一些实施例中，每个存储器单元125被实施为静态随机存取存储器(SRAM)单元或其他类型的存储器单元。在一些实施例中，存储器阵列120包括附加线(例如，选择线、参考线、参考控制线、电源轨等)。
存储器控制器105是控制存储器阵列120的操作的硬件组件。在一些实施例中，存储器控制器105包括位线控制器112、字线控制器114和时序控制器110。位线控制器112、字线控制器114和时序控制器110可以实施为逻辑电路、模拟电路或它们的组合。在一种配置中，字线控制器114是通过存储器阵列120的一个或多个字线WL提供电压或电流的电路，位线控制器112是通过存储器阵列120的一个或多个位线BL提供或感测电压或电流的电路。在一种配置中，时序控制器110是提供控制信号或时钟信号以同步位线控制器112和字线控制器114的操作的电路。在一些实施例中，时序控制器110被实施为或包括处理器和存储指令的非暂时性计算机可读介质，当由处理器执行该指令时，使处理器执行本文描述的时序控制器110或存储器控制器105的一个或多个功能。位线控制器112可以耦合到存储器阵列120的位线BL，字线控制器114可以耦合到存储器阵列120的字线WL。在一些实施例中，存储器控制器105包括与图1所示的组件相比更多、更少或不同的组件。
在一个示例中，时序控制器110可以生成控制信号以协调位线控制器112和字线控制器114的操作。在一种方法中，为了将数据写入存储器单元125，时序控制器110可以使字线控制器114通过耦合到存储器单元125的字线WL向存储器单元125施加电压或电流，并使位线控制器112通过耦合到存储器单元125的位线BL向存储器单元125施加与要存储的数据对应的电压或电流。在一种方法中，为了从存储器单元125读取数据，时序控制器110可以使字线控制器114通过耦合到存储器单元125的字线WL向存储器单元125施加电压或电流，并使位线控制器112通过耦合到存储器单元125的位线BL感测与存储器单元125存储的数据对应的电压或电流。
图2示出根据一些实施例的示例位线控制器112的示意框图。在一些实施例中，位线控制器112包括预充电电路220、复位电压控制电路230、感测放大器240和逻辑控制电路250。这些组件可以一起操作以确定存储器单元125存储的数据。例如，复位电压控制电路230可以在复位阶段将位线BL的电压设置为复位电压电平，并且预充电电路220可以在预充电阶段将位线BL的电压设置为预充电电压电平或电源电压电平。在感测阶段，位线BL可以根据存储器单元所存储的数据放电。感测放大器240可以在感测阶段感测位线的电压或电流以确定存储器单元125存储的数据。在一些实施例中，位线控制器112包括比图2所示更多、更少或不同的组件。
在一些实施例中，预充电电路220是将位线BL的电压设置或预充电至电源电压电平(例如，VDD或1V)的电路。在一些实施例中，预充电电路220可以由能够执行本文所述的预充电电路220的功能的不同电路或不同组件代替。在一种配置中，预充电电路220包括可以根据控制信号选择性地将具有电源电压电平(例如，VDD或1V)的电源轨或金属轨耦合到位线BL的晶体管或开关。例如，响应于具有电源电压电平(例如，1V)的控制信号，可以禁用预充电电路220以将位线BL与电源轨或金属轨电解耦，使得位线BL的电压可以不设置为电源电压电平。例如，响应于具有接地电压电平(例如，0V)的控制信号，预充电电路220可以被使能以将位线BL电耦合到电源轨或金属轨，使得位线BL的电压可以设置为电源电压电平(例如，VDD或1V)。
在一些实施例中，复位电压控制电路230是将位线BL的电压设置或预充电至复位电压电平的电路。复位电压电平可以低于电源电压电平(例如，VDD或1V)，并高于接地电压电平(例如，GND或0V)。在一些实施例中，复位电压控制电路230可以由能够执行本文描述的复位电压控制电路230的功能的不同电路或不同组件代替。在一种配置中，复位电压控制电路230包括二极管连接配置的晶体管或耦合到位线BL的二极管。这里的二极管连接配置的晶体管是指晶体管的漏极和晶体管的栅极彼此耦合或具有相同的电压。复位电压控制电路230可以根据控制信号选择性地将位线BL的电压设置为复位电压电平。当二极管或二极管连接配置的晶体管被使能时，位线BL的电压可以从电源电压电平减小二极管或晶体管的阈值电压。例如，响应于具有接地电压电平(例如，GND或0V)的控制信号，复位电压控制电路230可以被禁用以将位线BL与提供电源电压的电源轨或金属轨电解耦，使得位线BL的电压可以不设置为复位电压电平。例如，响应于具有电源电压电平(例如，VDD或1V)的控制信号，复位电压控制电路230可以被使能以通过二极管或二极管连接配置的晶体管将位线BL电耦合到电源轨或金属轨，使得位线BL的电压可以设置为复位电压电平(例如，晶体管的VDD-Vth)。
在一些实施例中，感测放大器240是放大位线BL的电压的组件。在一些实施例中，感测放大器240可以由可以执行本文描述的感测放大器240的功能的不同电路或不同组件代替。在一种配置中，感测放大器240可以被实施为比较器，该比较器将位线BL的电压与参考电压或对应位线BLB的电压进行比较，并生成与该比较对应的数字表示的信号或电压。例如，如果位线BL的感测电压低于参考电压或位线BLB的电压，则感测放大器240可以生成对应于逻辑状态‘0’的输出电压。例如，如果位线BL的感测电压高于参考电压或位线BLB的电压，则感测放大器240可以生成对应于逻辑状态‘1’的输出电压。
在一些实施例中，逻辑控制电路250是生成一个或多个控制信号以控制预充电电路220、复位电压控制电路230和感测放大器240的操作的组件。在一些实施例中，逻辑控制电路250可以由能够执行本文描述的逻辑控制电路250的功能的不同电路或不同组件代替。在一些实施例中，逻辑控制电路250被实施为现场可编程门阵列(FPGA)、数字逻辑电路、专用集成电路(ASIC)等。在一些实施例中，逻辑控制电路250被实施为或替换为处理器和存储指令的非暂时性计算机可读介质，当由处理器执行该指令时，使处理器执行本文描述的逻辑控制电路250的各种功能。在一个方面中，逻辑控制电路250生成控制信号，并将控制信号提供给预充电电路220、复位电压控制电路230和感测放大器240，以协调预充电电路220、复位电压控制电路230和感测放大器240的操作。在一个示例中，为了读取存储器单元125存储的数据，逻辑控制电路250可以通过三个阶段：复位阶段、预充电阶段和感测阶段，来配置或操作预充电电路220、复位电压控制电路230和感测放大器240。
在复位阶段，逻辑控制电路250可以生成控制信号并将控制信号提供给预充电电路220和复位电压控制电路230，以将耦合到存储器单元125的位线BL的电压设置为复位电压电平。例如，逻辑控制电路250可以在复位阶段生成控制信号以使能复位电压控制电路230和禁用预充电电路220。逻辑控制电路250可以在复位阶段生成控制信号以禁用感测放大器240。
在预充电阶段，逻辑控制电路250可以生成控制信号并将控制信号提供给预充电电路220和复位电压控制电路230，以将耦合到存储器单元125的位线BL的电压设置为电源电压电平。例如，逻辑控制电路250可以在预充电阶段生成控制信号以禁用复位电压控制电路230和使能预充电电路220。逻辑控制电路250可以在预充电阶段生成控制信号以禁用感测放大器240。
在感测阶段，位线BL可以根据存储器单元125存储的数据放电。在一种方法中，在感测阶段，字线控制电路114可以根据存储器单元125存储的数据生成控制信号，以将存储器单元125耦合到位线BL，使得可以改变或调整位线BL的电压。例如，如果存储器单元125存储对应于接地电压电平(例如，0V)的比特‘0’，则位线BL的电压可以变为或朝向接地电压电平(例如，0V)减小。例如，如果存储器单元125存储对应于电源电压电平(例如，1V)的比特‘1’，则位线BL的电压可以保持为电源电压电平。在感测阶段，逻辑控制电路250可以生成并提供控制信号以使感测放大器240感测位线BL的电压。例如，逻辑控制电路250可以在感测阶段生成控制信号以禁用复位电压控制电路230和预充电电路220。逻辑控制电路250可以在感测阶段生成控制信号以使能感测放大器240，使得感测放大器240可以放大位线BL的电压，或放大位线BL的电压与位线BLB的电压之间的差值，以提供放大后的电压作为输出电压。在感测阶段，逻辑控制电路250可以根据感测放大器240的输出电压来确定存储器单元125所存储的数据。
有利地，存储器件100可以通过将位线BL的电压设置为复位电压电平(例如，VDD-Vth)来更快地操作。通过在复位阶段将位线BL的电压设置为复位电压电平而不是接地电压电平(例如，GND或0V)，可以更快地执行对位线BL充电或将位线BL的电压设置为电源电压电平(例如，VDD或1V)。因此，通过在复位阶段将位线BL的电压设置为复位电压电平，可以提高存储器件100的操作速度，因为可以减少预充电阶段将位线BL的电压充电到电源电压电平的时间。
在一个方面中，逻辑控制电路250可以根据存储器件100的操作模式在复位阶段选择性地使能或禁用复位电压控制电路230。逻辑控制电路250可以从时序控制器110、控制器件或外部组件接收指示存储器件100的操作模式的模式信号，并按照模式信号的指示来确定存储器件100的操作模式。例如，在第一操作模式(或正常操作模式)下，逻辑控制电路250可以在复位阶段禁用复位电压控制电路230，使得位线BL的电压可以放电至接地电压电平(例如，GND或0V)。通过在复位阶段将位线BL的电压设置为接地电压电平，可以减少复位阶段的漏电流。例如，在第二操作模式(或turbo操作模式)下，逻辑控制电路250可以在复位阶段使能复位电压控制电路230，使得位线BL的电压可以设置为复位电压电平(例如，VDD-Vth)。通过在复位阶段将位线BL的电压设置为复位电压电平(例如，VDD-Vth)，可以减少在预充电阶段将位线BL的电压充电到电源电压电平的时间，使得第二操作模式(或turbo操作模式)中的存储器件100可以比第一操作模式(或正常操作模式)更快地执行读取操作。
图3示出根据一些实施例的存储器件100或存储器件100的一部分的平面图。在一种配置中，存储器件100包括存储器阵列120A、120B和设置在存储器阵列120A、120B之间的字线控制器114。在一种配置中，存储器件100包括设置在存储器阵列120A、120B和字线控制器114下方的位线控制器112。在该配置中，存储器阵列120A、120B中的存储器单元125可以通过沿X方向延伸的字线WL耦合到字线控制器114。此外，存储器阵列120A、120B中的存储器单元125可以通过沿Y方向延伸的位线BL耦合到位线控制器112。因此，字线控制器114可以通过一个或多个字线WL提供控制信号(例如，字线控制信号)，而位线控制器112可以通过一个或多个位线BL提供或接收信号以控制存储器阵列120A、120B的操作。
在一种配置中，位线控制器112包括沿X方向设置的IO电路310，以及设置在字线控制器114下方的逻辑控制电路250。每个IO电路310可以包括预充电电路220、复位电压控制电路230和感测放大器240。在一种配置中，位线控制器112包括沿X方向延伸的控制线350。控制线350可以是金属轨或导电轨，其可以将逻辑控制电路250电耦合到沿X方向设置的IO电路310。例如，逻辑控制电路250包括反相器320和与逻辑门330。反相器320可以接收字线控制信号325，基于该字线控制信号，字线控制器114可以驱动或控制存储器单元125。与门330可以包括耦合到反相器320的输出的第一输入，以及例如从时序控制器110、处理器或外部组件接收模式选择信号335的第二输入。与门330的输出可以通过控制线350耦合到IO电路310的复位电压控制电路230。在这种配置中，逻辑控制电路250可以根据字线控制信号325和模式选择信号335，通过经由控制线350提供复位控制信号345，来控制沿X方向设置的IO电路310。例如，当模式选择信号335具有与第一操作模式(或正常操作模式)对应的接地电压电平(例如，GND或0V)时，逻辑控制电路250可以通过控制线350将具有接地电压电平(例如，GND或0V)的复位控制信号345提供给IO电路310的复位电压控制电路230。例如，当模式选择信号335具有与第二操作模式(或turbo(动力)操作模式)对应的电源电压电平(例如，VDD或1V)时，逻辑控制电路250可以通过控制线350将具有反相字线控制信号325提供给IO电路310的复位电压控制电路230。因此，逻辑控制电路250可以通过经由控制线350提供复位控制信号345来在选择的操作模式中选择性地配置或操作IO电路310。
图4A示出沿Y方向设置的一组存储器单元125以及耦合到该组存储器单元125的IO电路310A的示意图。在一种配置中，IO电路310A包括通过位线BL、BLB耦合到存储器单元125的复位电压控制电路230A和预充电电路220。位线BL、BLB可以提供差分信号。在该配置中，预充电电路220和复位电压控制电路230可以设置位线BL、BLB的电压。例如，预充电电路220可以根据预充电控制信号425，在预充电阶段将位线BL、BLB的电压设置为电源电压电平(例如，VDD或1V)。例如，复位电压控制电路230A可以根据复位控制信号345，在复位阶段将位线BL、BLB的电压设置为复位电压电平(例如，VDD-Vth)。
在一些实施例中，预充电电路220包括晶体管M3、M4、M5。晶体管M3、M4、M5可以是P型晶体管(例如，P型MOSFET、P型FinFET等)。在一种配置中，晶体管M3包括耦合到电源轨以接收具有电源电压电平VDD的电源电压的源电极、接收预充电控制信号425的栅电极和耦合到位线BL的漏电极。在一种配置中，晶体管M4包括耦合到电源轨以接收具有电源电压电平VDD的电源电压的源电极、耦合到晶体管M3的栅电极以接收预充电控制信号425的栅电极、以及耦合到位线BLB的漏电极。在一种配置中，晶体管M5包括耦合到位线BL的源电极、耦合到晶体管M3的栅极和晶体管M4的栅极以接收预充电控制信号425的栅电极、以及耦合到位线BLB的漏电极。在该配置中，晶体管M3、M4、M5可以响应于来自逻辑控制电路250的预充电控制信号425而被使能或禁用。例如，响应于具有地电压电平(例如，GND或0V)的预充电控制信号425，晶体管M3、M4、M5可以被使能以将位线BL、BLB的电压设置为具有电源电压电平VDD。例如，响应于具有电源电压电平(例如，VDD或1V)的预充电控制信号425，晶体管M3、M4、M5可以被禁用以不将位线BL、BLB的电压设置为具有电源电压电平VDD。
在一些实施例中，复位电压控制电路230A包括晶体管M1、M2。晶体管M1、M2可以是N型晶体管(例如，N型MOSFET、N型FinFET等)。在一种配置中，晶体管M1包括耦合到电源轨以接收具有电源电压电平VDD的电源电压的漏电极、接收复位电控制信号345的栅电极和耦合到位线BL的源电极。在一种配置中，晶体管M2包括耦合到电源轨以接收具有电源电压电平VDD的电源电压的漏电极、耦合到晶体管M1的栅电极的栅电极、以及耦合到位线BLB的源电极。在一种配置中，晶体管M1、M2的漏电极可以耦合到预充电电路220的晶体管M3、M4的源电极耦合到的同一电源轨。在一种配置中，晶体管M1、M2的漏电极可以耦合到与预充电电路220的晶体管M3、M4的源电极耦合到的电源轨不同的电源轨。在一个方面中，晶体管M1、M2可以根据复位控制信号345选择性地作为二极管操作。例如，响应于具有电源电压电平(例如，VDD或1V)的复位控制信号345，晶体管M1、M2可以布置成二极管连接配置以将位线BL、BLB的电压设置为具有复位电压电平VDD-Vth(例如，晶体管M1、M2的阈值电压)。例如，响应于具有接地电压电平(例如，GND或0V)的复位控制信号345，可以禁用晶体管M1、M2以不将位线BL、BLB的电压设置为具有复位电压电平。
图4B示出沿Y方向设置的一组存储器单元125以及耦合到该组存储器单元125的IO电路310B的示意图。在一个方面中，IO电路310B类似于图4A中的IO电路310A，但是IO电路310B包括复位电压控制电路230B而不是复位电压控制电路230A。因此，为简洁起见，此处省略对其重复部分的详细描述。
在一些实施例中，复位电压控制电路230B包括晶体管M6、M7和二极管D。晶体管M6、M7可以是N型晶体管(例如，N型MOSFET、N型FinFET等)。在一种配置中，二极管D包括耦合到电源轨以接收具有电源电压电平VDD的电源电压的第一电极(例如，阳极)和耦合到晶体管M6、M7的漏电极的第二电极(例如，阴极)。在一种配置中，晶体管M6包括接收复位控制信号345的栅电极和耦合到位线BL的源电极。在一种配置中，晶体管M7包括耦合到晶体管M6的栅电极以接收复位控制信号345的栅电极、以及耦合到位线BLB的源电极。在该配置中，晶体管M6、M7可以作为开关操作以根据复位控制信号345选择性地将二极管D耦合到位线BL、BLB。例如，响应于具有电源电压电平(例如，VDD或1V)的复位控制信号345，晶体管M6、M7可以被使能以将二极管D耦合到位线BL、BLB，使得位线BL、BLB的电压可以具有复位电压电平VDD-Vth(例如，二极管D的阈值电压)。例如，响应于具有接地电压电平(例如，GND或0V)的复位控制信号345，晶体管M6、M7可以被禁用以将二极管D从位线BL、BLB解耦，使得位线BL、BLB的电压可以不具有复位电压电平。
图5A示出根据一些实施例的用于在第一操作模式(例如，正常操作模式)中执行读取操作的信号的时序图500A。可以根据信号CLK、425A、345A、325A来读取由存储器单元125存储的数据。为了读取由存储器单元125存储的数据，存储器件100可以在三个阶段操作：复位阶段P0、预充电阶段P1和感测阶段P2。在图5A中，模式选择信号335A可以在阶段P0-P2期间具有接地电压电平(例如，GND或0V)以指示第一操作模式。因此，位线控制器112可以响应于具有接地电压电平(例如，GND或0V)的模式选择信号335A，在阶段P0-P2期间生成具有接地电压电平(例如，GND或0V)的复位控制信号345A。响应于具有接地电压电平的复位控制信号345A，复位电压控制电路230可以在第一操作模式(例如，正常操作模式)中被禁用。
在一种方法中，在复位阶段P0中，时序控制器110可以生成具有接地电压电平(例如，GND或0V)的时钟信号CLK。在复位阶段P0，位线控制器112可以生成具有电源电压电平(例如，VDD或1V)的预充电控制信号425A。响应于具有电源电压电平的预充电控制信号425A，预充电电路220可以在复位阶段P0期间被禁用。在复位阶段P0中，字线控制器114可以生成具有接地电压电平(例如，GND或0V)的字线控制信号325A。响应于具有接地电压电平的字线控制信号325A，存储器单元125可以在复位阶段P0期间与位线BL、BLB解耦。
在一种方法中，在预充电阶段Pl中，时序控制器110可以生成具有电源电压电平(例如，VDD或1V)的时钟信号CLK。根据时钟信号CLK，位线控制器112可以生成预充电控制信号425A。例如，响应于时钟信号CLK的上升沿，位线控制器112可以生成具有下降沿的预充电控制信号425A。位线控制器112可以在时间段T1生成具有接地电压电平(例如，GND或0V)的预充电控制信号425A。响应于具有接地电压电平的预充电控制信号425A，预充电电路220可以被使能以在预充电阶段P1期间将位线BL、BLB的电压设置为电源电压电平(例如，VDD或1V)。在预充电阶段P1中，字线控制器114可以生成具有接地电压电平(例如，GND或0V)的字线控制信号325A。响应于具有接地电压电平的字线控制信号325A，存储器单元125可以在预充电阶段P1期间与位线BL、BLB解耦。
在一种方法中，在感测阶段P2中，时序控制器110可以生成具有电源电压电平(例如，VDD或1V)的时钟信号CLK。在用于预充电阶段P1的时间段T1之后的感测阶段P2期间，位线控制器112可以生成具有电源电压电平(例如，VDD或1V)的预充电控制信号425A。响应于具有电源电压电平的预充电控制信号425A，预充电电路220可以在感测阶段P2期间被禁用。根据预充电控制信号425A，字线控制器114可以生成字线控制信号325A。例如，字线控制器114可以响应于预充电控制信号425A的上升沿而生成具有上升沿的字线控制信号325A。响应于具有电源电压电平(例如，VDD或1V)的字线控制信号325A，存储器单元125可以在感测阶段P2期间耦合到位线BL、BLB，使得位线BL、BLB可以在感测阶段，根据存储器单元125所存储的数据放电。例如，响应于存储器单元125存储比特‘0’，位线BL的电压可以低于参考电压或位线BLB的电压。例如，响应于存储器单元125存储比特‘1’，位线BL的电压可以高于参考电压或位线BLB的电压。因此，通过在感测阶段P2期间感测位线BL、BLB的一个或多个电压，可以确定存储器单元125所存储的数据。
在感测阶段P2之后，存储器件100可以在随后的复位阶段P0'中操作。在随后的复位阶段P0'中的存储器件100可以以与在复位阶段P0中类似的方式操作。因此，为简洁起见，此处省略对其重复部分的详细描述。
图5B示出根据一些实施例的用于在第二操作模式(例如，turbo(动力)操作模式)中执行读取操作的信号的时序图500B。在一个方面中，存储器件100在第二操作模式(例如，turbo操作模式)中的操作类似于在第一操作模式(例如，正常操作模式)中的操作，但是模式选择信号335B可以在阶段P0-P2期间具有电源电压电平(例如，VDD或1V)，使得i)复位控制信号345B可以具有脉冲，并且ii)预充电控制信号425B可以具有比预充电控制信号425A更窄的脉冲宽度。因此，为简洁起见，此处省略对其重复部分的详细描述。
在一种方法中，在第二操作模式(例如，turbo操作模式)中，复位电压控制电路230可以生成具有反相字线控制信号325B的复位控制信号345B。例如，在复位阶段P0和预充电阶段P1中，复位电压控制电路230可以响应于具有接地电压电平(例如，GND或0V)的字线控制信号325B而生成具有电源电压电平(例如，VDD或1V)的复位控制信号345B。响应于具有电源电压电平(例如，VDD或1V)的复位控制信号345B，复位电压控制电路230可以被使能以将位线BL、BLB的电压设置为复位电压电平(例如，晶体管或二极管的VDD-Vth)。例如，在感测阶段P2中，复位电压控制电路230可以响应于具有电源电压电平(例如，VDD或1V)的字线控制信号325B而生成具有接地电压电平(例如，GND或0V)的复位控制信号345B。响应于具有接地电压电平(例如，GND或0V)的复位控制信号345B，复位电压控制电路230B可以被禁用以不将位线BL、BLB的电压设置为复位电压电平。同时，响应于在感测阶段具有电源电压电平(例如，VDD或1V)的字线控制信号325B，存储器单元125可以在感测阶段P2期间耦合到位线BL、BLB，使得位线BL、BLB可以根据存储器单元125所存储的数据放电。
在一些实施例中，存储器件100可以通过将位线BL的电压设置为第二电压电平(例如，晶体管的VDD-Vth(阈值电压))来更快地操作。例如，在第二操作模式(例如，turbo操作模式)中操作的存储器件100可以具有比在第一操作模式(例如，正常操作模式)中放电阶段P1的时间段T1更短的放电阶段P1的时间段T2。在一个方面中，通过在第二操作模式(例如，turbo操作模式)的复位阶段P0中将位线BL、BLB的电压设置为复位电压电平，在预充电阶段P1对位线BL、BLB进行充电或将位线BL、BLB的电压设置为电源电压电平(例如，VDD或1V)可以比在第一操作模式(例如，正常操作模式)中对位线BL、BLB进行充电或将位线BL、BLB的电压从接地电压电平设置为电源电压电平(例如，VDD或1V)更快地执行。因此，在第二操作模式(例如，turbo操作模式)中操作的存储器件100可以具有比在第一操作模式(例如，正常操作模式)中放电阶段P1的时间段T1更短的放电阶段P1的时间段T2。通过减少用于放电阶段P1的时间段T2，第二操作模式(例如，turbo操作模式)中的时钟信号CLK'可以具有比第一操作模式(例如，正常操作模式)中的时钟信号CLK更高的频率，从而允许存储器件100的更快的操作速度。
图6是示出根据一些实施例的根据存储器件的操作模式操作存储器件(例如，存储器件100)的方法600的流程图。在一些实施例中，方法600由控制器(例如，存储器控制器105或位线控制器112)执行。在一些实施例中，方法600由其他实体执行。在一些实施例中，方法600包括比图6所示更多、更少或不同的步骤。
在一种方法中，610，控制器确定存储器件(例如，存储器件100)的操作模式。操作模式的示例包括第一操作模式(例如，正常操作模式)和第二操作模式(例如，turbo操作模式)。在一个方面中，在第一操作模式(或正常操作模式)中操作的存储器件可以比在第二操作模式(或turbo操作模式)中消耗更少的功率或具有更少的漏电流。在一个方面中，在第二操作模式(或turbo操作模式)中操作的存储器件可以比在第一操作模式(或正常操作模式)中操作得更快。控制器可以例如从处理器或耦合到存储器件的外部组件获得或接收指示存储器件的操作模式的模式选择信号(例如，模式选择信号335)。根据模式选择信号的电压、电流或状态，控制器可以确定存储器件的操作模式。
在一种方法中，620，控制器确定用于预充电阶段(例如，P1)的时间段(例如，T1或T2)。例如，在第一操作模式(例如，正常操作模式)中操作的存储器件可以具有比在第二操作模式(例如，turbo操作模式)中预充电阶段的时间段(例如，T2)更大的预充电阶段的时间段(例如，T1)。控制器可以接收或获得模式选择信号，并确定与模式选择信号所指示的存储器件的操作模式对应的时间段。例如，响应于具有与第一操作模式对应的接地电压电平(例如，GND或0V)的模式选择信号335，控制器可以确定预充电阶段的时间段是T1。例如，响应于具有与第二操作模式对应的电源电压电平(例如，VDD或1V)的模式选择信号335，控制器可以确定预充电阶段的时间段是短于T1的T2。
在一种方法中，630，控制器根据存储器件的操作模式在复位阶段(例如，P0)期间设置位线BL的电压。例如，如果模式选择信号所指示的存储器件的操作模式是第一操作模式(例如，正常操作模式)，则控制器可以禁用复位电压控制电路230，使得位线BL的电压可以设置为接地电压电平(例如，GND或0V)。例如，如果模式选择信号所指示的存储器件的操作模式是第二操作模式(例如，turbo操作模式)，则控制器可以使能复位电压控制电路230，使得位线BL的电压可以设置为复位电压电平(例如，二极管或晶体管的VDD-Vth)。
在一种方法中，640，控制器在所确定的时间段，在预充电阶段(例如，Pl)期间将位线BL的电压设置为电源电压电平(例如，VDD或1V)。例如，控制器可以在预充电阶段使能预充电电路220，使得位线BL的电压可以设置为电源电压电平(例如，VDD或1V)。
在一种方法中，控制器根据存储器单元(例如，存储器单元125)存储的数据在感测阶段(例如，P2)期间使位线BL放电650。例如，控制器可以在感测阶段禁用预充电电路220和复位电压控制电路230。同时，控制器可以在感测阶段提供字线控制信号325或使字线控制器114生成字线控制信号325，以将存储器单元125耦合到位线BL。通过i)禁用预充电电路220和复位电压控制电路230和ii)在感测阶段期间将存储器单元125耦合到位线BL，位线BL可以根据存储器单元存储的数据放电。例如，位线BL的电压可以根据存储器单元所存储的数据而降低。
在一种方法中，660，控制器根据在感测阶段放电的位线BL的电压来确定由存储器单元125存储的数据。例如，如果位线BL的感测电压低于参考电压或位线BLB的电压，则感测放大器240可以生成对应于逻辑状态‘0’的输出电压。例如，如果位线BL的感测电压高于参考电压或位线BLB的电压，则感测放大器240可以生成对应于逻辑状态‘1’的输出电压。在感测阶段之后，控制器可以进行到步骤610或步骤630并且在随后的复位阶段中操作。
有利地，存储器件可以通过将位线的电压设置为第二电压电平(例如，晶体管的VDD-Vth(阈值电压))来更快地操作。例如，在第二操作模式(例如，turbo操作模式)中操作的存储器件100可以具有比在第一操作模式(例如，正常操作模式)中放电阶段P1的时间段T1更短的放电阶段P1的时间段T2。在一个方面中，在第二操作模式(例如，turbo操作模式)中，对位线BL、BLB充电或将位线BL、BLB的电压从复位电压电平设置为电源电压电平(例如，VDD或1V)可以比在第一操作模式(例如，正常操作模式)中对位线BL、BLB充电或将位线BL、BLB的电压从接地电压电平(例如，GND或0V)设置为电源电压电平(例如，VDD或1V)更快地执行。因此，在第二操作模式(例如，turbo操作模式)中操作的存储器件100可以具有比在第一操作模式(例如，正常操作模式)中放电阶段P1的时间段T1更短的放电阶段P1的时间段T2。通过减少放电阶段P1的时间段T2，存储器件可以在第二操作模式(例如，turbo操作模式)中更快地操作。
在一个方面中，可以通过使能或禁用复位电压控制电路来在选定模式中自适应地配置或操作存储器件。例如，在第一操作模式(或正常操作模式)中，可以在复位阶段禁用复位电压控制电路，使得位线的电压可以被放电至接地电压电平。通过在复位阶段将位线的电压设置为接地电压电平，可以在第一操作模式(或正常操作模式)中减少复位阶段期间的漏电流。例如，在第二操作模式(或turbo操作模式)中，可以在复位阶段使能复位电压控制电路，从而可以将位线的电压设置为第二电压电平(例如，晶体管的VDD-Vth(阈值电压))。通过在复位阶段将位线的电压设置为第二电压电平(例如，VDD-Vth)，第二操作模式中的存储器件可以比第一操作模式中更快地执行例如读取操作。
现在参考图7，示出根据本公开的一些实施例的计算系统700的示例框图。电路或布局设计者可以将计算系统700用于集成电路设计。如本文所使用的“电路”是电组件的互连，诸如电阻器、晶体管、开关、电池、电感器或被配置为用于实现期望功能的其他类型的半导体器件。计算系统700包括与存储器件710相关联的主机设备705。主机设备705可以被配置为从一个或多个输入设备715接收输入并且向一个或多个输出设备720提供输出。主机设备705可以被配置为分别经由适当的接口725A、725B和725C与存储器件710、输入设备715和输出设备720通信。可以在诸如计算机(例如，台式机、膝上型计算机、服务器、数据中心等)、平板电脑、个人数字助理、移动设备、其他手持式或便携式设备或适于使用主机设备705执行示意图设计和/或布局设计的任何其他计算单元的各种计算设备中实现计算系统700。
输入设备715可以包括多种输入技术中的任何一种，诸如键盘、手写笔、触摸屏、鼠标、轨迹球、小键盘、麦克风、语音识别、运动识别、遥控器、输入端口、一个或多个按钮、转盘、操纵杆以及与主机设备705相关联并允许诸如用户(例如，电路或布局设计者)的外部源将信息(例如，数据)输入主机设备和向主机设备发送指令的任何其他输入外围设备。类似地，输出设备720可以包括各种输出技术，诸如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频器件以及被配置为从主机设备705接收信息(例如，数据)的任何其他输出外围设备。输入主机设备705和/或从主机设备输出的“数据”可以包括多种文本数据、电路数据、信号数据、半导体器件数据、图形数据、其组合或适用于使用计算系统700处理的其他类型的模拟和/或数字数据中的任何一种。
主机设备705包括一个或多个处理单元/处理器或与之相关联，例如中央处理单元(“CPU”)核730A...730N。CPU核730A...730N可以被实现为专用集成电路(“ASIC”)、现场可编程门阵列(“FPGA”)或任何其他类型的处理单元。每个CPU核730A...730N可以被配置为执行用于运行主机设备705的一个或多个应用的指令。在一些实施例中，运行一个或多个应用的指令和数据可以存储在存储器器件710内。主机设备705还可以被配置为在存储器件710内存储运行一个或多个应用的结果。因此，主机设备705可以被配置为请求存储器件710执行各种操作。例如，主机设备705可以请求存储器件710读取数据、写入数据、更新或删除数据和/或执行管理或其他操作。主机设备705可以被配置为运行标准单元应用735。标准单元应用735可以是主机设备705的用户可以使用、创建或修改电路的标准单元的计算机辅助设计或电子设计自动化软件套件的一部分。在一些实施例中，可以将执行或运行标准单元应用735的指令存储在存储器件710内。可以由一个或多个CPU核730A...730N使用来自存储器件710的与标准单元应用相关联的指令来执行标准单元应用735。在一个示例中，标准单元应用735允许用户利用存储器件100或存储器件100的一部分的预先生成的示意图和/或布局设计来帮助集成电路设计。在完成集成电路的布局设计之后，可以通过制造厂根据布局设计来制造多个集成电路，例如包括存储器件100或存储器件100的一部分。
仍参考图7，存储器件710包括存储器控制器740，其被配置为从存储器阵列745读取数据或向其写入数据。存储器阵列745可以包括各种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列745可以包括NAND闪存核。在其他实施例中，存储器阵列745可以包括NOR闪存核、静态随机存取存储器(SRAM)核、动态随机存取存储器(DRAM)核、磁阻式随机存取存储器(MRAM)核、相变存储器(PCM)核、电阻式随机存取存储器(ReRAM)核、3DXPoint存储器核、铁电随机存取存储器(FeRAM)核以及适于在该存储器阵列内使用的其他类型的存储器核。存储器阵列745内的存储器可以由存储器控制740独立或单独控制。换句话说，存储器控制器740可以被配置为单独地并且独立地与存储器阵列745内的每个存储器通信。通过与存储器阵列745通信，存储器控制器740可以被配置为响应于从主机设备705接收的指令从存储器阵列读取数据或向其写入数据。尽管示出为存储器件710的一部分，但是在一些实施例中，存储器控制器740可以是主机设备705的一部分或计算系统700的另一组件的一部分并且与存储器件710相关联。存储器控制器740可以被实现为软件、硬件、固件或其组合形式的逻辑电路，以执行本文描述的功能。例如，在一些实施例中，存储器控制器740可以被配置为在从主机设备705接收到请求之后，检索与存储在存储器件710的存储器阵列745中的标准单元应用735相关联的指令。
应当理解，在图7中仅示出和描述计算系统700的一些组件。但是，计算系统700可以包括其他组件，诸如各种电池和电源、联网接口、路由器、交换机、外部存储系统、控制器等。一般而言，计算系统700可以包括在执行本文所述功能时需要或认为合乎需要的多种硬件、软件和/或固件组件中的任何一种。类似地，主机设备705、输入设备715、输出设备720和包括存储器控制器740和存储器阵列745的存储器件710可以包括在执行本文所述功能时被认为是必要或期望的其他硬件、软件和/或固件组件。
在本公开的一个方面中，公开了一种存储器件。在一些实施例中，存储器件包括存储器单元、预充电电路、复位电压控制电路和逻辑控制电路。在一些实施例中，预充电电路通过位线耦合到存储器单元。在一些实施例中，预充电电路被配置为将位线的电压设置为第一电压电平。在一些实施例中，复位电压控制电路包括晶体管，其耦合到位线以将位线的电压设置为第二电压电平。晶体管可以作为二极管布置或操作。在一些实施例中，逻辑控制电路耦合到预充电电路和复位电压控制电路。在一些实施例中，逻辑控制电路：使复位电压控制电路在复位阶段将位线的电压设置为第二电压电平，并使预充电电路在复位阶段后的预充电阶段将位线的电压设置为第一电压电平。
在上述存储器件中，逻辑控制电路用于：根据存储器单元存储的数据，在预充电阶段之后的感测阶段使位线放电，并且根据感测阶段放电的位线的电压，确定感测阶段期间存储器单元存储的数据。
在上述存储器件中，逻辑控制电路用于使复位电压控制电路在感测阶段之后的后续复位阶段将位线的电压设置为第二电压电平。
在上述存储器件中，逻辑控制电路用于响应于位线的电压具有第三电压电平，确定存储器单元存储的数据为第一状态，其中，第二电压电平介于第一电压电平与第三电压电平之间。
在上述存储器件中，逻辑控制电路用于：如果存储器件的操作模式是第一模式，则禁用复位电压控制电路以绕过在复位阶段将位线的电压设置为第二电压电平，并且如果存储器件的操作模式是第二模式，则使能复位电压控制电路以在复位阶段将位线的电压设置为第二电压电平。
在上述存储器件中，逻辑控制电路用于：如果存储器件的操作模式是第一模式，则使预充电电路在复位阶段之后的第一时间段的预充电阶段期间将位线的电压设置为第一电压电平，并且，如果存储器件的操作模式是第二模式，则使预充电电路在第二时间段的预充电阶段将位线的电压设置为第一电压电平，第二时间段比第一时间段短。
在上述存储器件中，预充电电路包括第一类型的另一晶体管，其中，复位电压控制电路包括第二类型的晶体管。
在上述存储器件中，另一晶体管为P型晶体管，并且晶体管为N型晶体管，其中，另一晶体管耦合在位线与第一金属轨之间以接收电源电压，其中，晶体管耦合在位线与第二金属轨之间以接收电源电压。
在上述存储器件中，另一晶体管为P型晶体管，并且晶体管为N型晶体管，其中，另一晶体管耦合在位线与金属轨之间以接收电源电压，其中，晶体管耦合在位线与金属轨之间以接收电源电压。
在上述存储器件中，第一类型的另一晶体管是P型晶体管，其中，第二类型的晶体管是N型。
在本公开的另一方面中，公开了一种存储器件。在一些实施例中，存储器件包括存储器单元、耦合到存储器单元的位线以及控制器。在一些实施例中，如果存储器件的操作模式是第一模式，则控制器被配置为在复位阶段将位线的电压设置为第一电压电平。在一些实施例中，如果存储器件的操作模式是第二模式，则控制器被配置为在复位阶段将位线的电压设置为第二电压电平。
在上述存储器件中，第一电压电平低于第二电压电平。
在上述存储器件中，控制器用于：在复位阶段之后的预充电阶段将位线的电压设置为第三电压电平，根据存储器单元存储的数据，在预充电阶段之后的感测阶段使位线放电，以及根据感测阶段放电的位线的电压，确定感测阶段期间存储器单元存储的数据。
在上述存储器件中，第三电压电平高于第一电压电平和第二电压电平。
在上述存储器件中，控制器用于：如果存储器件的操作模式是第一模式，则在复位阶段之后的第一时间段的预充电阶段将位线的电压设置为第三电压电平，并且，如果存储器件的操作模式是第二模式，则在第二时间段的预充电阶段将位线的电压设置为第三电压电平，第二时间段比第一时间段短。
在本公开的又一方面，公开了一种操作存储器件的方法。在一些实施例中，该方法包括通过控制器确定包括耦合到位线的存储器单元的存储器件的操作模式。在一些实施例中，该方法包括由控制器根据存储器件的操作模式确定预充电阶段的时间段。在一些实施例中，该方法包括在该时间段的预充电阶段，由控制器将位线的电压设置为第一电压电平。在一些实施例中，该方法包括在预充电阶段之后的感测阶段，由控制器根据存储器单元所存储的数据使位线放电。在一些实施例中，该方法包括由控制器根据感测阶段放电的位线的电压来确定在感测阶段由存储器单元存储的数据。
在上述方法中，还包括：如果存储器件的操作模式是第一模式，则在预充电阶段之前的复位阶段，通过控制器将位线的电压设置为第二电压电平；以及如果存储器件的操作模式是第二模式，则在复位阶段，通过控制器将位线的电压设置为第三电压电平。
在上述方法中，第三电压电平介于第一电压电平和第二电压电平之间。
在上述方法中，第二模式的时间段短于第一模式的时间段。
在上述方法中，还包括：如果存储器件的操作模式是第一模式，则在感测阶段之后的后续复位阶段，通过控制器将位线的电压设置为第二电压电平；以及如果存储器件的操作模式是第二模式，则在随后的复位阶段，通过控制器将位线的电压设置为第三电压电平。
术语“耦合”及其变体包括将两个构件直接或间接地彼此接合。术语“电耦合”及其变体包括通过导电材料(例如，金属或铜迹线)将两个构件直接或间接地彼此接合。这种接合可以是静止的(例如，永久的或固定的)或可移动的(例如，可移除的或可释放的)。这种接合可以通过两个构件直接耦合或相互耦合来实现，两个构件使用单独的中间构件相互耦合，任何附加的中间构件相互耦合，或者使用与两个构件中的一个构件一体地形成为单个整体的中间构件使两个构件相互耦合。如果“耦合”或其变体被附加术语修饰(例如，直接耦合)，则上面提供的“耦合”的通用定义由附加术语的简单语言含义进行修饰(例如，“直接耦合”表示两个构件在没有任何单独的中间构件的情况下的接合)，获得比上面提供的“耦合”的一般定义更窄的定义。这种耦合可以是机械的、电气的或流体的。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种存储器件，包括：
存储器单元；
预充电电路，通过位线耦合到所述存储器单元，所述预充电电路将所述位线的电压设置为第一电压电平；
复位电压控制电路，包括耦合到所述位线以将所述位线的电压设置为第二电压电平的晶体管，所述晶体管作为二极管操作；以及
逻辑控制电路，耦合到所述预充电电路和所述复位电压控制电路，所述逻辑控制电路用于：
使所述复位电压控制电路在复位阶段将所述位线的电压设置为所述第二电压电平，并且
使所述预充电电路在所述复位阶段之后的预充电阶段将所述位线的电压设置为所述第一电压电平。
2.根据权利要求1所述的存储器件，其中，所述逻辑控制电路用于：
根据所述存储器单元存储的数据，在所述预充电阶段之后的感测阶段使所述位线放电，并且
根据所述感测阶段放电的位线的电压，确定所述感测阶段期间所述存储器单元存储的数据。
3.根据权利要求2所述的存储器件，其中，所述逻辑控制电路用于使所述复位电压控制电路在所述感测阶段之后的后续复位阶段将所述位线的电压设置为所述第二电压电平。
4.根据权利要求2所述的存储器件，其中，所述逻辑控制电路用于响应于所述位线的电压具有第三电压电平，确定所述存储器单元存储的数据为第一状态，其中，所述第二电压电平介于所述第一电压电平与所述第三电压电平之间。
5.根据权利要求1所述的存储器件，其中，所述逻辑控制电路用于：
如果所述存储器件的操作模式是第一模式，则禁用所述复位电压控制电路以绕过在复位阶段将所述位线的电压设置为所述第二电压电平，并且
如果所述存储器件的操作模式是第二模式，则使能所述复位电压控制电路以在所述复位阶段将所述位线的电压设置为所述第二电压电平。
6.根据权利要求5所述的存储器件，其中，所述逻辑控制电路用于：
如果所述存储器件的操作模式是所述第一模式，则使所述预充电电路在复位阶段之后的第一时间段的预充电阶段期间将所述位线的电压设置为所述第一电压电平，并且
如果所述存储器件的操作模式是所述第二模式，则使所述预充电电路在第二时间段的预充电阶段将所述位线的电压设置为所述第一电压电平，所述第二时间段比所述第一时间段短。
7.根据权利要求1所述的存储器件，其中，所述预充电电路包括第一类型的另一晶体管，其中，所述复位电压控制电路包括第二类型的所述晶体管。
8.根据权利要求7所述的存储器件，其中，所述另一晶体管为P型晶体管，并且所述晶体管为N型晶体管，其中，所述另一晶体管耦合在所述位线与第一金属轨之间以接收电源电压，其中，所述晶体管耦合在所述位线与第二金属轨之间以接收电源电压。
9.一种存储器件，包括：
存储器单元；
位线，耦合到所述存储器单元；以及
控制器，用于：
如果所述存储器件的操作模式是第一模式，则在复位阶段将所述位线的电压设置为第一电压电平，并且
如果所述存储器件的操作模式是第二模式，则在所述复位阶段将所述位线的电压设置为第二电压电平。
10.一种操作存储器件的方法，包括：
通过控制器确定存储器件的操作模式，所述存储器件包括耦合到位线的存储器单元；
通过所述控制器根据所述存储器件的操作模式确定预充电阶段的时间段；
在所述时间段的预充电阶段，通过所述控制器将所述位线的电压设置为第一电压电平；
根据所述存储器单元存储的数据，在所述预充电阶段之后的感测阶段，通过所述控制器使所述位线放电；以及
根据所述感测阶段放电的位线的电压，通过所述控制器确定在所述感测阶段期间所述存储器单元存储的数据。
CN202210938322.5A 2022-02-15 2022-08-05 存储器件及其操作方法 Pending CN116230030A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263310528P 2022-02-15 2022-02-15
US63/310,528 2022-02-15
US17/824,738 2022-05-25
US17/824,738 US20230260558A1 (en) 2022-02-15 2022-05-25 Memory device with reset voltage control

Publications (1)

Publication Number Publication Date
CN116230030A true CN116230030A (zh) 2023-06-06

Family

ID=86575557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210938322.5A Pending CN116230030A (zh) 2022-02-15 2022-08-05 存储器件及其操作方法

Country Status (3)

Country Link
US (1) US20230260558A1 (zh)
CN (1) CN116230030A (zh)
TW (1) TWI841107B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615371B2 (ja) * 2005-05-25 2011-01-19 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ
KR100869341B1 (ko) * 2007-04-02 2008-11-19 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
JP2010182353A (ja) * 2009-02-04 2010-08-19 Elpida Memory Inc 半導体記憶装置とその読み出し方法
US9361975B2 (en) * 2013-03-11 2016-06-07 Adesto Technologies Corporation Sensing data in resistive switching memory devices
KR102193885B1 (ko) * 2014-01-17 2020-12-22 삼성전자주식회사 감지 증폭기 및 이를 포함하는 메모리 장치
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US11657238B2 (en) * 2020-01-31 2023-05-23 Qualcomm Incorporated Low-power compute-in-memory bitcell

Also Published As

Publication number Publication date
TW202334971A (zh) 2023-09-01
TWI841107B (zh) 2024-05-01
US20230260558A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US12106800B2 (en) Adaptive word line control circuit
US20230386536A1 (en) Memory device with source line control
US20210375370A1 (en) System and method for reliable sensing of memory cells
US20240087618A1 (en) Low power wake up for memory
US20240021241A1 (en) Drive circuit with improved timing margin for memory device
US20230377638A1 (en) Memory device including booster circuit for tracking word line
US12057177B2 (en) Bias control for memory cells with multiple gate electrodes
TWI841107B (zh) 記憶體裝置及其操作方法
US20240038294A1 (en) Programming and reading circuit for dynamic random access memory
CN220895196U (zh) 记忆体装置
US20230282252A1 (en) Circuits and methods of mitigating hold time failure of pipeline for memory device
TWI850912B (zh) 記憶體電路裝置及其操作方法
TWI852664B (zh) 記憶體裝置及其操作方法
TWI853303B (zh) 記憶體元件及控制方法
US20230037885A1 (en) Sense amplifier with reduced voltage offset
US20240355398A1 (en) Bias control for memory cells with multiple gate electrodes
US12027204B2 (en) Memory including metal rails with balanced loading
CN116741219A (zh) 存储器器件及其形成方法
CN117012246A (zh) 存储器器件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination