CN116229912A - 源极驱动电路、方法及显示驱动系统、显示终端 - Google Patents

源极驱动电路、方法及显示驱动系统、显示终端 Download PDF

Info

Publication number
CN116229912A
CN116229912A CN202310126872.1A CN202310126872A CN116229912A CN 116229912 A CN116229912 A CN 116229912A CN 202310126872 A CN202310126872 A CN 202310126872A CN 116229912 A CN116229912 A CN 116229912A
Authority
CN
China
Prior art keywords
latch
display data
operational amplifier
transistors
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310126872.1A
Other languages
English (en)
Inventor
祝军
李大浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Hefei Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Yisiwei Computing Technology Co ltd, Beijing Eswin Computing Technology Co Ltd filed Critical Hefei Yisiwei Computing Technology Co ltd
Priority to CN202310126872.1A priority Critical patent/CN116229912A/zh
Publication of CN116229912A publication Critical patent/CN116229912A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请提供一种源极驱动电路、方法及显示驱动系统、显示终端，该电路包括多个源极驱动单元，每个源极驱动单元包括：第一锁存器、第二锁存器、查找表电路和运算放大器；第一锁存器，用于将接收到的第n行显示数据锁存至第一锁存器；第二锁存器，用于在第一锁存器将第n行显示数据锁存至第一锁存器的输出端之前，将第一锁存器锁存的第n‑1行显示数据中的高m位的值锁存至第二锁存器；查找表电路，用于根据第n行显示数据中的高m位的值和第n‑1行显示数据中的高m位的值，确定第一控制信号；运算放大器，用于根据第一控制信号，控制运算放大器的晶体管数目；并使用晶体管数目对应的晶体管将第n行显示数据驱动至运算放大器的输出端。

Description

源极驱动电路、方法及显示驱动系统、显示终端
技术领域
本申请涉及显示驱动领域，尤其涉及一种源极驱动电路、方法及显示驱动系统、显示终端。
背景技术
随着电子产品的普及，显示装置越来越多元化。液晶显示装置(Liquid CrystalDisplay，LCD)具备轻薄、节能等诸多优点，广泛地应用于高清晰电子设备中。
在液晶显示设备中，源极驱动电路用于向显示面板中对应的像素单元提供显示数据。目前针对源极驱动电路的电流调整方法可以通过控制其中的运算放大器前端的输入参考电流的方式实现，或者通过控制运算放大器的驱动电流的方式实现，然而上述方法是针对源极驱动电路的所有源极驱动单元的，会导致电流调整的灵活性低，准确性低的问题。
发明内容
本申请实施例提供一种源极驱动电路、方法及显示驱动系统、显示终端，能够提高电流调整的灵活性和准确性。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提出一种源极驱动电路，所述源极驱动电路包括多个源极驱动单元，每个源极驱动单元包括：第一锁存器、第二锁存器、查找表电路和运算放大器；所述第一锁存器的输出端分别与所述运算放大器的第一输入端、所述第二锁存器的输入端和所述查找表电路的第一输入端连接，所述查找表电路的第二输入端还与所述第二锁存器的输出端连接，所述查找表电路的输出端与所述运算放大器的第二输入端连接；
所述第一锁存器，用于接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至所述第一锁存器；n为大于1的正整数；
所述第二锁存器，用于在所述第一锁存器将所述第n行显示数据锁存至所述第一锁存器之前，根据第二锁存使能信号，将所述第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至所述第二锁存器；m为大于或者等于l的正整数；
所述查找表电路，用于根据所述第一锁存器输出的第n行显示数据中的高m位的值和所述第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；
所述运算放大器，用于根据所述第一控制信号，控制所述运算放大器的晶体管数目；并使用所述晶体管数目对应的晶体管将所述第n行显示数据驱动至所述运算放大器的输出端。
第二方面，本申请实施例提出一种源极驱动方法，应用于上述源极驱动电路，所述方法包括：
通过第一锁存器接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至所述第一锁存器；n为大于1的正整数；
在所述第一锁存器将所述第n行显示数据锁存至所述第一锁存器之前，第二锁存器根据第二锁存使能信号，将所述第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至所述第二锁存器；m为大于或者等于l的正整数；
通过查找表电路并根据所述第一锁存器输出的第n行显示数据中的高m位的值和所述第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；
通过运算放大器并根据所述第一控制信号，控制所述运算放大器的晶体管数目；并使用所述晶体管数目对应的晶体管提供的驱动电流，将所述第n行显示数据驱动至所述运算放大器的输出端。
第三方面，本申请实施例提出一种显示驱动系统，所述系统包括：上述源极驱动电路和显示面板；每个源极驱动单元中的运算放大器的输出端分别与所述显示面板的多条数据线一一对应连接，以使每条数据线由对应通道的源极驱动单元来驱动。
第四方面，本申请实施例提出一种显示终端，所述显示终端包括上述显示驱动系统，或用于执行上述的源极驱动方法。
本申请实施例提供了一种源极驱动电路、方法及显示驱动系统、显示终端，该源极驱动电路包括多个源极驱动单元，每个源极驱动单元包括：第一锁存器、第二锁存器、查找表电路和运算放大器；第一锁存器的输出端分别与运算放大器的第一输入端、第二锁存器的输入端和查找表电路的第一输入端连接，查找表电路的第二输入端还与第二锁存器的输出端连接，查找表电路的输出端与运算放大器的第二输入端连接；第一锁存器，用于接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至第一锁存器；n为大于1的正整数；第二锁存器，用于在第一锁存器将第n行显示数据锁存至第一锁存器之前，根据第二锁存使能信号，将第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至第二锁存器；m为大于或者等于l的正整数；查找表电路，用于根据第一锁存器输出的第n行显示数据中的高m位的值和第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；运算放大器，用于根据第一控制信号，控制运算放大器的晶体管数目；并使用晶体管数目对应的晶体管将第n行显示数据驱动至运算放大器的输出端。采用上述实现方案，利用第一锁存器锁存第n行显示数据，利用第二锁存器锁存第n-1行显示数据中的高m位的值，之后，查找表电路利用相邻的两行显示数据中的高m位的值生成控制对应的运算放大器中的晶体管数目的第一控制信号，使得每个源极驱动单元可以根据自身显示数据的变化，动态调节自身运算放大器中的晶体管的数目，进而动态调节自身的驱动电流，能够针对不同的源极驱动单元执行不同的电流调节，提高了电流调整的灵活性和准确性。
附图说明
图1为本申请实施例提供的一种源极驱动电路的结构示意图；
图2A为本申请实施例提供的一种示例性的运算放大器的结构示意图；
图2B为本申请实施例提供的另一种示例性的运算放大器的结构示意图；
图3为本申请实施例提供的一种示例性的输出级电路的结构示意图；
图4为本申请实施例提供的一种示例性的源极驱动电路的结构示意图；
图5为本申请实施例提供的一种源极驱动电路的控制时序示意图；
图6为本申请实施例提供的一种源极驱动方法的流程图；
图7为本申请实施例提供的一种显示驱动系统的结构示意图。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。还需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。还需要指出的是，所谓的“连接”可以指直接连接也可以指通过其他元器件进行连接。
本申请实施例提出一种源极驱动电路，所述源极驱动电路包括多个源极驱动单元1，如图1所示，该源极驱动单元1包括：第一锁存器10、第二锁存器11、查找表电路12和运算放大器13；所述第一锁存器10的输出端分别与所述运算放大器13的第一输入端、所述第二锁存器11的输入端和所述查找表电路12的第一输入端连接，所述查找表电路12的第二输入端与所述第二锁存器11的输出端连接，所述查找表电路12的输出端与所述运算放大器13的第二输入端连接；
所述第一锁存器10，用于接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至所述第一锁存器；n为大于1的正整数；
所述第二锁存器11，用于在所述第一锁存器将所述第n行显示数据锁存至所述第一锁存器之前，根据第二锁存使能信号，将所述第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至所述第二锁存器；m为大于或者等于l的正整数；
所述查找表电路12，用于根据所述第一锁存器输出的第n行显示数据中的高m位的值和所述第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；
所述运算放大器13，用于根据所述第一控制信号，控制所述运算放大器的晶体管数目；并使用所述晶体管数目对应的晶体管将所述第n行显示数据驱动至所述运算放大器的输出端。
在本申请实施例中，运算放大器根据第一控制信号确定导通的晶体管数目，之后导通晶体管数目对应的晶体管得到对应的驱动电流，用于输出第n行显示数据。
在本申请实施例中，第一锁存器和第二锁存器均包括一使能端，分别用于接收第一锁存使能信号和第二锁存使能信号，其中第一锁存使能信号和第二锁存使能信号是源极驱动芯片内的其他时序控制信号或者前端的时序控制器(Timing Controller，TCON)传输至第一锁存器的使能端和第二锁存器的使能端的；第一锁存使能信号用于控制第一锁存器将输入的行显示数据锁存至第一锁存器，而第二锁存使能信号用于控制第二锁存器将第一锁存器锁存的上一行显示数据中的高m位的值锁存至第二锁存器。
需要说明的是，第二锁存使能信号的触发时机为触发下一个第一锁存使能信号之前，其中，下一个第一锁存使能信号是用于控制第一锁存器锁存下一行显示数据的。具体的，行同步信号控制将行显示数据传输至源极驱动电路中，每相邻两个行同步信号之间为一行显示数据的同步周期；第一锁存使能信号和第二锁存使能信号的触发时机为：在第一行显示数据的同步周期内，第一锁存使能信号被触发一次，第一锁存器将第一行显示数据锁存至第一锁存器；在第二行显示数据的行同步周期内，第二锁存使能信号先被触发一次，第二锁存器将第一锁存器锁存的第一行显示数据锁存至第二锁存器，之后，第一锁存使能信号再被触发一次，第一锁存器将第二行显示数据锁存至第一锁存器；依次类推。
需要说明的是，第一锁存器包括串联的两个锁存器。其中第一级锁存器用于接收行显示数据，并根据自身的锁存使能信号锁存第n行显示数据，其中，每个第一级锁存器的锁存使能信号是移位寄存器的输出，它是根据移位寄存器的输出依次使能，将数据总线上的数据依序锁存进每一个通道的第一级锁存器，第一级锁存器的锁存使能时刻是依据每个通道对应需要接收显示数据的时刻。
需要说明的是，第一锁存器中的第二级锁存器根据自身的锁存使能信号锁存第一级锁存器锁存的第n行显示数据，其中，每个通道的第二级锁存器是根据行同步信号，将所有通道中对应的第一级锁存器的数据同时锁存进第二级锁存器，它的使能信号基本是跟行同步信号的上升沿同步。
在一种可选的实施例中，查找表电路对第一锁存器输出的第n行显示数据中的高m位的值和第二锁存器输出的第n-1行显示数据中的高m位的值进行逻辑运算，得到第n行显示数据中的高m位的值和第n-1行显示数据中的高m位的值之间的差异数据；之后将差异数据转化为第一控制信号。
在另一种可选的实施例中，查找表电路中包括两个显示数据和控制信号的对应关系表，将第n行显示数据中的高m位的值和第n-1行显示数据中的高m位的值与对应关系表进行匹配，从中查找到第n行显示数据中的高m位的值和第n-1行显示数据中的高m位的值共同对应的第一控制信号。该对应关系表的逻辑是根据第n行显示数据中的高m位的值和第n-1行显示数据中的高m位的值之间的二进制差值生成对应的控制信号。
可选的，所述第二锁存器11，还用于根据复位信号，复位所述第二锁存器锁存的数据为复位数据；
所述查找表电路12，还用于根据所述第一锁存器输出的当前行显示数据中的高m位的值和所述第二锁存器输出的复位数据，确定第二控制信号并传输至所述运算放大器中；所述当前行显示数据为产生复位信号时，所述第一锁存器锁存的显示数据。
在本申请实施例中，第二锁存器还包括一复位端，当极性控制信号(POL)发生变化，则复位端接收一L3RST信号(复位信号)，此时，第二锁存器根据L3RST信号复位第二锁存器锁存的显示数据为复位数据。
在本申请实施例中，复位信号是源极驱动芯片内的其他时序控制模块根据信号的输入信号产生并传输至第二锁存器的复位端的。
需要说明的是，复位数据可以为各个有效位上均为0的数据，复位数据的有效位数与m相同。
在本申请实施例中，若产生L3RST信号，则查找表电路根据第一锁存器输出的当前行显示数据的高m位的值和复位数据，确定第二控制信号。
可选的，所述第一锁存器10，还用于将所述第n行显示数据中的高m位的值传输至所述查找表电路；m大于或者等于l；
所述第二锁存器11，还用于将所述第n-1行显示数据中的高m位的值传输至所述查找表电路；
所述查找表电路12，还用于根据所述第n行显示数据中的高m位的值和所述第n-1行显示数据中的高m位的值，确定m个控制信号并传输至所述运算放大器中。
在本申请实施例中，第二锁存器可以将第一锁存器输出的第n-1行显示数据的高m位的值锁存至第二锁存器。之后，第二锁存器直接将锁存的第n-1行显示数据中的高m位的值传输至所述查找表电路。
可选的，m可以为1、2、3、4等，只需满足m不大于行显示数据所占的比特位即可。针对m等于1，则查找表电路中设置一位查找表、针对m等于2，则查找表中设置二位查找表、针对m等于3，则查找表中设置三位查找表，具体的根据实际情况进行选择，本申请实施例不做具体的限定。
示例性的，行显示数据为一个6比特二进制数据，针对第n行显示数据的第5-6位的值DATA n[6:5]，以及第n-1行显示数据的第5-6位的值DATA n-1[6:5]对应的两位控制信号control[1:0]的两位查找表如表1所示，control[1:0]的具体取值是根据DATA n[6:5]和DATA n-1[6:5]之间的二进制差值确定的。
表1
DATA n-1[6:5] DATA n[6:5] control[1:0]
00 00 00
00 01 01
00 10 10
00 11 11
01 00 01
01 01 00
01 10 01
01 11 10
10 00 10
10 01 01
10 10 00
10 11 01
11 00 11
11 01 10
11 10 01
11 11 00
可选的，所述运算放大器包括：第一晶体管、多个第二晶体管和m个控制开关；其中，每个控制开关，用于控制所述多个第二晶体管中至少一个并联的第二晶体管与所述第一晶体管并联；所述m个控制信号分别控制所述m个控制开关的导通和闭合，以控制所述运算放大器中并联的第二晶体管数目；
所述第一晶体管的源极和所述多个第二晶体管的源极并联，所述第一晶体管的漏极和所述多个第二晶体管的漏极并联；从所述第一晶体管的栅极引出一栅极连线，至少一个并联的第二晶体管的至少一个栅极通过对应的控制开关接入所述栅极连线。
在本申请实施例中，查找表的位数决定了控制信号的比特位置，控制信号的比特位数和控制开关的数量相同，而控制开关的数量又决定了多个第二晶体管的总数，因此，查找表的位数决定了多个第二晶体管的数量，查找表的位数越多，则多个第二晶体管的数量越多，使得运算放大器所占面积越大，驱动控制的精度越高。
在本申请实施例中，m个控制开关控制的晶体管的数量依次为1、2、4、直至2m-1。如此设计可以使得运算放大器中并联的第二晶体管数量可以选择1、2、3、4等顺序的晶体管数量。
在本申请实施例中，第一晶体管的数量为1个或者多个，具体的根据实际情况进行选择，本申请实施例不做具体的限定。
在本申请实施例中，每一个控制信号对应控制一个控制开关的导通和闭合，针对表1而言，control[1:0]包括两个控制信号，则对应两个控制开关，其中的控制信号0用于控制对应的控制开关断开，控制信号1用于控制对应的控制开关闭合。在实际应用中，还可以设置控制信号1用于控制对应的控制开关断开，控制信号0用于控制对应的控制开关闭合，具体的可以根据实际情况进行选择，本申请实施例不做具体的限定。
针对源极驱动电路的运算放大器而言，该运算放大器的结构可以参考图2A和图2B，该运算放大器包括输入级电路和输出级电路，输入级电路用于提供差分电压信号至输出级电路的第一输入端和第二输入端；输入级电路可以包括差分输入电路和AB类控制电路。应当理解，这里仅为示例性示出，输入级电路的具体实现方式与其自身所要实现的功能相关，本领域技术人员可根据实际情况进行设置，此处不做具体限定。输出级电路主要由多级晶体管(此处的每一级晶体管对应本申请的一个晶体管)和控制开关组成。示例性的，如图3所示。每一级晶体管包括一个PMOS管和一个NMOS管，PMOS和NMOS同时工作，其中，若前一次的输入电压低于本次输入电压，表征电压升高，此时NMOS流出的电流小于PMOS对外提供的电流，若前一次的输入电压高于本次输入电压，表征电压降低，此时，NMOS流出的电流大于PMOS对外提供的电流。
在本申请实施例中，针对于电压升高的场景，若控制开关0和控制开关1断开，则并联接入x1和y1，且x1对外提供的电流大于y1输出的电流；若控制开关0闭合控制开关1断开，则并联接入x1和x2、y1和y2，且x1和x2并联对外提供的电流大于y1和y2并联对外输出的电流；若控制开关0断开控制开关1闭合，则并联接入x1和x3、y1和y3，且x1和x3并联对外提供的电流大于y1和y3并联对外输出的电流；若控制开关0闭合控制开关1闭合，则并联接入x1、x2和x3、y1、y2和y3，且x1、x2和x3并联对外提供的电流大于y1、y2和y3并联对外输出的电流。
针对于电压降低的场景，若控制开关0和控制开关1断开，则并联接入x1和y1，且x1对外提供的电流小于y1输出的电流；若控制开关0闭合控制开关1断开，则并联接入x1和x2、y1和y2，且x1和x2并联对外提供的电流小于y1和y2并联对外输出的电流；若控制开关0断开控制开关1闭合，则并联接入x1和x3、y1和y3，且x1和x3并联对外提供的电流小于y1和y3并联对外输出的电流；若控制开关0闭合控制开关1闭合，则并联接入x1、x2和x3、y1、y2和y3，且x1、x2和x3并联对外提供的电流小于y1、y2和y3并联对外输出的电流。
参见图3，为四级晶体管并联的方案，其中，M＝1代表一个晶体管，M＝2代表两个晶体管，控制开关0用于控制x2和y2这一级晶体管的并联接入，控制开关1用于控制x3和y3这两级晶体管的并联接入；PMOS管x1的栅极连接第一输入端，NMOS管y1的栅极连接第二输入端，x1、x2、x3的源极并联至VSS线，y1、y2、y3的源极并联至VCC线，x1、x2、x3、y1、y2、y3的漏极并联至输出端；从x1的栅极还引出一条栅极连线，x2通过控制开关0接入该栅极连线，x3通过控制开关1接入该栅极连线；从y1的栅极还引出一条栅极连线，y2通过控制开关0接入该栅极连线，y3通过控制开关1接入该栅极连线。
结合表1和图3，control[1:0]中第一位的值用于控制控制开关1，control[1:0]中第二位的值用于控制控制开关0，示例性的，control[1:0]＝00，表征控制开关1断开、控制开关0断开；control[1:0]＝01，表征控制开关1断开、控制开关0闭合；control[1:0]＝10，表征控制开关1闭合、控制开关0断开；control[1:0]＝11，表征控制开关1闭合、控制开关0闭合。
结合表1和图3，查找表的逻辑是如果高两位的差异是0个code，则control[1:0]＝00，此时两个控制开关均断开，输出级对应1级晶体管驱动；如果高两位差异是1个code，则control[1:0]＝01，此时，控制开关0闭合，控制开关1断开，则输出级对应2级晶体管驱动；如果高两位差异是2个code，则control[1:0]＝10，此时，控制开关0断开，控制开关1闭合，输出级对应3级晶体管驱动；如果高两位差异是3个code，则control[1:0]＝11，此时，控制开关0闭合，控制开关1闭合，输出级对应4级晶体管驱动。
可选的，所述第一晶体管和所述多个第二晶体管为所述运算放大器的输入级尾电流源晶体管、或者为所述运算放大器的输出级晶体管、或者分别为所述运算放大器的输入级尾电流源晶体管和所述运算放大器的输出级晶体管。
需要说明的是，可以控制运算放大器的输出级晶体管的数量来调整驱动电流，或者控制运算放大器的输入级尾电流源晶体管的数量来调整驱动电流，或者同时控制运算放大器的输出级晶体管的数量和运算放大器的输入级尾电流源晶体管的数量来调整驱动电流。
在本申请实施例中，所述第一锁存器和所述运算放大器之间还串联第一电平移位器和一解码器；所述查找表电路和所述运算放大器之间还包括第二电平移位器；
所述第一电平移位器，用于对所述行显示数据进行升压，并将通过升压获取的高压显示数据输入所述解码器；
所述解码器，用于根据所述高压显示数据选择对应的伽马电压并输出至所述运算放大器；
所述第二电平移位器，用于将所述第一控制信号转换成高压控制信号并传输至所述运算放大器中；
所述运算放大器，还用于根据所述高压控制信号控制所述运算放大器输入级或所述运算放大器输出级的晶体管的数目；并使用所述驱动数目的晶体管将所述伽马信号驱动至所述运算放大器的输出端。
参见图4，为本申请实施例提出的一种源极驱动电路，包括锁存器L1、锁存器L2(L1和L2共同构成了第一锁存器)、锁存器L3(第二锁存器)、电平移位器LS1、解码器DEC、运算放大器AMP、查找表电路LUT和电平移位器LS2。L1、L2、LS1、DEC和AMP组成了现有的源极驱动电路的通路，在L2和AMP之间还并联一由L3、LUT和LS2组成的驱动控制通路。其中，图4中各个模块电路连接线上的“/”及对应的数字表示两个模块之间的数据通道数量的示例，如L1、L2、LS1和DEC的连接线上均传输6比特二进制数据，L2和L3之间的连接线上传输第n-1行数据的第6位和第5位的值Dn-1[6:5]，L2和LUT的连接线上再传输第n行数据的第6位和第5位的值Dn[6:5]，L3和LUT之间的连接线上传输第n-1行数据的第6位和第5位的值Dn-1[6:5]，LUT和LS2之间的连接线上传输2比特二进制数据，LS2和AMP之间的连接线上传输2位控制信号control[1:0]。
基于图4，L1和L2是根据各自的锁存使能信号锁存显示数据，其中，L1在其锁存使能信号的控制下将输入的行显示数据锁存至L1，L2在其锁存使能信号的控制下将L1锁存的行显示数据锁存至L2；L3是在其锁存使能信号的控制下，将L2锁存的行显示数据锁存至L3或者在复位信号的控制下复位L3锁存的数据。LS1是实现电平在不同电压域的转换，将L2的输出信号(即L2锁存的行显示数据)由逻辑点位转换至模拟点位；解码器DEC是根据电平移位器的输出选通对应的模拟电压输出给AMP，AMP是将DEC的模拟电压驱动至AMP的输出端，最终驱动液晶面板的数据线；LUT根据L2输出的第n行显示数据中的高两位的值和L3输出的第n-1行显示数据中的高两位的值，经逻辑运算产生2比特信号，该信号经过电平移位器转换成高压控制信号，最终控制运算放大器输出级的晶体管数目，使得在两行数据变化较大时，使用较多的晶体管，提供大的驱动电流；在两行数据变化较小时或者不变时，使用较小的晶体管，节省静态电流。
基于图4，如图5所示，为源极驱动电路的控制时序，在产生第n行显示数据的行同步信号后，产生L1EN(L1的锁存使能信号)，L1将第n行显示数据锁存至L1(参见图5中的①)，之后在第n+1行显示数据的行同步信号的上升沿或高区间内，产生L2EN(L2的锁存使能信号)，L2将L1输出的第n行显示数据锁存至L2(参见图5中的②)，在产生第n+1行显示数据的行同步信号后，产生下一个L1EN，L1将第n+1行显示数据锁存至L1(参见图5中的④)，之后，产生L3EN(L3的锁存使能信号)，L3将L2输出的第n行显示数据中的高两位的值锁存至L3(参见图5中的③)，之后，在第n+2行显示数据的行同步信号的上升沿或高电平区间内，产生L2EN，L2将L1输出的第n+1行显示数据锁存至L2(参见图5中的⑤)，查找表根据L3的第n行显示数据中的高两位的值及L2的第n+1行显示数据中的高两位的值得到2比特的控制信号。需要说明的是，当在第n行显示数据的行同步周期内，POL信号跳变时，产生L3rst(L3的复位信号)(参见图5中的⑥)，此时复位L3的输出为00，查找表电路根据00和L2当前锁存的第n-1行显示数据的高两位得到2比特的控制信号。
可以理解的是，利用第一锁存器锁存第n行显示数据，利用第二锁存器锁存第n-1行显示数据中的高m位的值，之后，查找表电路利用相邻的两行显示数据中的高m位的值生成控制对应的运算放大器中的晶体管数目的第一控制信号，使得每个源极驱动单元可以根据自身显示数据的变化，动态调节自身运算放大器中的晶体管的数目，进而动态调节自身的驱动电流，能够针对不同的源极驱动单元执行不同的电流调节，提高了电流调整的灵活性和准确性。
基于上述源极驱动电路，还提出一种源极驱动方法，如图6所示，该方法可以包括：
S101、通过第一锁存器接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至第一锁存器；n为大于1的正整数。
S102、在第一锁存器将第n行显示数据锁存至第一锁存器之前，第二锁存器根据第二锁存使能信号，将第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至第二锁存器；m为大于或者等于l的正整数。
S103、通过查找表电路并根据第一锁存器输出的第n行显示数据中的高m位的值和第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号。
S104、通过运算放大器并根据第一控制信号，控制运算放大器的晶体管数目；并使用晶体管数目对应的晶体管提供的驱动电流，将第n行显示数据驱动至运算放大器的输出端。
需要说明的是，S101-S104的方法描述可具体参考对应的源极驱动电路的描述，在此不再赘述。
本申请还提出一种显示驱动系统2，如图7所示，所述系统2包括：上述源极驱动电路和显示面板3；每个源极驱动单元1中的运算放大器13的输出端分别与所述显示面板3的多条数据线30一一对应连接，以使每条数据线由对应通道的源极驱动单元来驱动。
在本申请实施例中，显示面板中的每一位像素均由单独的通道来驱动；针对每一个通道而言，均对应一个上述的源极驱动电路，由此，每个通道可根据该通道内前后行的显示数据的变化，来动态调整该通道的源极驱动电路中运算放大器使用的晶体管的数量，进而动态控制该通道的驱动电流，以驱动显示面板的数据线。
本申请还提供了一种显示终端，包括如上所述的显示驱动系统，或者可以执行如上所述的源极驱动方法。其中，显示终端为液晶显示装置，例如可以是电视、车载显示器、手机、计算机、可穿戴电子设备等。具体的液晶显示装置的类型可以根据实际情况进行选择，本申请实施例不作具体的限定。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本公开的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台图像显示设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本公开各个实施例所述的方法。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (10)

1.一种源极驱动电路，其特征在于，所述源极驱动电路包括多个源极驱动单元，每个源极驱动单元包括：第一锁存器、第二锁存器、查找表电路和运算放大器；所述第一锁存器的输出端分别与所述运算放大器的第一输入端、所述第二锁存器的输入端和所述查找表电路的第一输入端连接，所述查找表电路的第二输入端与所述第二锁存器的输出端连接，所述查找表电路的输出端与所述运算放大器的第二输入端连接；
所述第一锁存器，用于接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至所述第一锁存器；n为大于1的正整数；
所述第二锁存器，用于在所述第一锁存器将所述第n行显示数据锁存至所述第一锁存器之前，根据第二锁存使能信号，将所述第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至所述第二锁存器；m为大于或者等于l的正整数；
所述查找表电路，用于根据所述第一锁存器输出的第n行显示数据中的高m位的值和所述第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；
所述运算放大器，用于根据所述第一控制信号，控制所述运算放大器的晶体管数目；并使用所述晶体管数目对应的晶体管将所述第n行显示数据驱动至所述运算放大器的输出端。
2.根据权利要求1所述的电路，其特征在于，
所述第二锁存器，还用于根据复位信号，复位所述第二锁存器锁存的数据为复位数据；
所述查找表电路，还用于根据所述第一锁存器输出的当前行显示数据中的高m位的值和所述第二锁存器输出的复位数据，确定第二控制信号并传输至所述运算放大器中；所述当前行显示数据为产生复位信号时，所述第一锁存器锁存的显示数据。
3.根据权利要求1所述的电路，其特征在于，
所述第一锁存器，还用于将所述第n行显示数据中的高m位的值传输至所述查找表电路；
所述第二锁存器，还用于将所述第n-1行显示数据中的高m位的值传输至所述查找表电路；
所述查找表电路，还用于根据所述第n行显示数据中的高m位的值和所述第n-1行显示数据中的高m位的值，确定m个控制信号并传输至所述运算放大器中。
4.根据权利要求3所述的电路，其特征在于，所述运算放大器包括：第一晶体管、多个第二晶体管和m个控制开关；其中，每个控制开关用于控制所述多个第二晶体管中至少一个并联的第二晶体管与所述第一晶体管并联；所述m个控制信号分别控制所述m个控制开关的导通和闭合，以控制所述运算放大器中并联的晶体管数目；
所述第一晶体管的源极和所述多个第二晶体管的源极并联，所述第一晶体管的漏极和所述多个第二晶体管的漏极并联；从所述第一晶体管的栅极引出一栅极连线，至少一个并联的第二晶体管的至少一个栅极通过对应的控制开关接入所述栅极连线。
5.根据权利要求4所述的电路，其特征在于，所述m个控制开关控制的第二晶体管的数量依次为1、2、4、直至2m-1；其中，1、2、4、直至2m-1之和为所述多个第二晶体管的数量。
6.根据权利要求4所述的电路，其特征在于，所述第一晶体管和所述多个第二晶体管为所述运算放大器的输入级尾电流源晶体管、或者为所述运算放大器的输出级晶体管、或者分别为所述运算放大器的输入级尾电流源晶体管和所述运算放大器的输出级晶体管。
7.根据权利要求1所述的电路，其特征在于，所述第一锁存器和所述运算放大器之间还串联第一电平移位器和一解码器；所述查找表电路和所述运算放大器之间还包括第二电平移位器；
所述第一电平移位器，用于对所述行显示数据进行升压，并将通过升压获取的高压显示数据输入所述解码器；
所述解码器，用于根据所述高压显示数据选择对应的伽马电压并输出至所述运算放大器；
所述第二电平移位器，用于将所述第一控制信号转换成高压控制信号并传输至所述运算放大器中；
所述运算放大器，还用于根据所述高压控制信号控制所述运算放大器输入级或所述运算放大器输出级的晶体管的数目；并使用驱动数目的晶体管将伽马信号驱动至所述运算放大器的输出端。
8.一种源极驱动方法，其特征在于，应用于权利要求1-7任一项所述的源极驱动电路，所述方法包括：
通过第一锁存器接收行显示数据；并根据第一锁存使能信号将接收到的第n行显示数据锁存至所述第一锁存器；n为大于1的正整数；
在所述第一锁存器将所述第n行显示数据锁存至所述第一锁存器之前，第二锁存器根据第二锁存使能信号，将所述第一锁存器锁存的第n-1行显示数据中的高m位的值锁存至所述第二锁存器；m为大于或者等于l的正整数；
通过查找表电路并根据所述第一锁存器输出的第n行显示数据中的高m位的值和所述第二锁存器输出的第n-1行显示数据中的高m位的值，确定第一控制信号；
通过运算放大器并根据所述第一控制信号，控制所述运算放大器的晶体管数目；并使用所述晶体管数目对应的晶体管提供的驱动电流，将所述第n行显示数据驱动至所述运算放大器的输出端。
9.一种显示驱动系统，其特征在于，所述系统包括：如权利要求1-7任一项所述的源极驱动电路和显示面板；每个源极驱动单元中的运算放大器的输出端分别与所述显示面板的多条数据线一一对应连接，以使每条数据线由对应通道的源极驱动单元来驱动。
10.一种显示终端，其特征在于，所述显示终端包括权利要求9所述的显示驱动系统，或用于执行如权利要求8所述的源极驱动方法。
CN202310126872.1A 2023-02-01 2023-02-01 源极驱动电路、方法及显示驱动系统、显示终端 Pending CN116229912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310126872.1A CN116229912A (zh) 2023-02-01 2023-02-01 源极驱动电路、方法及显示驱动系统、显示终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310126872.1A CN116229912A (zh) 2023-02-01 2023-02-01 源极驱动电路、方法及显示驱动系统、显示终端

Publications (1)

Publication Number Publication Date
CN116229912A true CN116229912A (zh) 2023-06-06

Family

ID=86578059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310126872.1A Pending CN116229912A (zh) 2023-02-01 2023-02-01 源极驱动电路、方法及显示驱动系统、显示终端

Country Status (1)

Country Link
CN (1) CN116229912A (zh)

Similar Documents

Publication Publication Date Title
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
CN1808555B (zh) 根据单一灰度等级数据驱动多个子像素
US9001019B2 (en) Data driver and multiplexer circuit with body voltage switching circuit
US20090278865A1 (en) Source driver and display device including the same
CN103578402B (zh) 显示面板
US11341886B2 (en) Digital-to-analog converter circuit and data driver
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
US8054256B2 (en) Driving circuit and organic light emitting display using the same
US20190189047A1 (en) Data driving device and display device including the same
CN111613184B (zh) 源驱动电路和显示装置
US20130181965A1 (en) Driving circuit for panel
CN109686317B (zh) 显示设备及其操作方法
EP1921750B1 (en) Driving circuit and organic light emitting diode display device including the same
CN108806598B (zh) 显示装置及其驱动器及方法
CN116229912A (zh) 源极驱动电路、方法及显示驱动系统、显示终端
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
CN111292671B (zh) 数据驱动电路及其驱动方法、和显示装置
CN106558290A (zh) 预校正电路
CN101277116B (zh) 数字模拟转换器及转换方法
CN113658535B (zh) 扫描控制驱动器与显示装置
US11881136B2 (en) Display driver for reducing redundant power waste and heat and driving method thereof
KR100595101B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
CN111312182B (zh) 一种源极驱动电路、液晶显示器及源极驱动方法
CN109523964B (zh) 一种选择电路、数位类比转换器以及显示设备
TW202312682A (zh) 數位-類比轉換器及源極驅動器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination