CN116226012A - 串行外设接口集成电路及其操作方法 - Google Patents

串行外设接口集成电路及其操作方法 Download PDF

Info

Publication number
CN116226012A
CN116226012A CN202210903239.4A CN202210903239A CN116226012A CN 116226012 A CN116226012 A CN 116226012A CN 202210903239 A CN202210903239 A CN 202210903239A CN 116226012 A CN116226012 A CN 116226012A
Authority
CN
China
Prior art keywords
integrated circuit
peripheral interface
serial peripheral
information
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210903239.4A
Other languages
English (en)
Inventor
温上杰
翁明辉
林桂兰
江哲豪
林启政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN116226012A publication Critical patent/CN116226012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种SPI集成电路及其操作方法。SPI架构包括主集成电路与从集成电路。当SPI集成电路是主集成电路时，SPI集成电路产生用于从集成电路的第一命令信息，产生第一命令信息所对应的第一侦错信息，以及将第一命令信息与第一侦错信息通过SPI通道传送给从集成电路。当SPI集成电路是从集成电路时，SPI集成电路通过SPI通道接收主集成电路所发出的第二命令信息与第二侦错信息，以及使用第二侦错信息检查第二命令信息。当SPI集成电路是主集成电路所选择的目标从电路时，SPI集成电路在第二命令信息经检查无误的情况下执行第二命令信息。

Description

串行外设接口集成电路及其操作方法
【技术领域】
本发明是有关于一种集成电路，且特别是有关于一种串行外设接口集成电路及其操作方法。
【先前技术】
一些产品应用可能需要多个集成电路(Integrated Circuit，IC)协同运作。举例来说，在大尺寸触控显示IC(Large Touch Display IC，LTDI)应用中，多个(例如30个)驱动集成电路协同运作以驱动同一个大尺寸触控显示面板。串行外设接口(Serial PeripheralInterface，SPI)架构可以提供多点驱动(multi-drop driving)架构。在SPI多点驱动架构中，主集成电路(master IC)可以通过同一个导线(通道)连接/驱动多个从集成电路(slaveICs)。在不同集成电路彼此通过SPI通道的过程中，可能因为外部影响，造成SPI通道的传输信号失真。
【发明内容】
本发明提供一种串行外设接口(Serial Peripheral Interface，SPI)集成电路及其操作方法，以保护SPI通道所传输的数据以及(或是)确保通过SPI通道所接收到的数据的正确性。
在本发明的一实施例中，上述的SPI集成电路包括核心电路以及侦错电路。侦错电路耦接至核心电路。当SPI集成电路是SPI架构的主集成电路时，核心电路产生用于SPI架构中从集成电路的第一命令信息，侦错电路产生第一命令信息所对应的第一侦错信息，以及SPI集成电路将第一命令信息与第一侦错信息通过SPI通道被传送给SPI架构中的从集成电路。当SPI集成电路是SPI架构的从集成电路时，侦错电路通过SPI通道接收主集成电路所发出的第二命令信息与第二侦错信息，以及侦错电路使用第二侦错信息检查第二命令信息。当SPI集成电路是SPI架构的从集成电路且SPI集成电路是SPI架构的主集成电路所选择的目标从电路时，在侦错电路检查第二命令信息无误的情况下，核心电路执行主集成电路所发出的第二命令信息。
在本发明的一实施例中，上述的操作方法包括：当SPI集成电路是SPI架构的主集成电路时，产生用于SPI架构中从集成电路的第一命令信息，产生第一命令信息所对应的第一侦错信息，以及将第一命令信息与第一侦错信息通过SPI通道传送给SPI架构中的从集成电路；当SPI集成电路是SPI架构的从集成电路时，通过SPI通道接收主集成电路所发出的第二命令信息与第二侦错信息，以及使用第二侦错信息检查第二命令信息；以及当SPI集成电路是SPI架构的从集成电路且SPI集成电路是SPI架构的主集成电路所选择的目标从电路时，在第二命令信息检查无误的情况下，执行主集成电路所发出的第二命令信息。
基于上述，依照实际应用情境，本发明诸实施例所述SPI集成电路可以作为SPI架构的主集成电路或是从集成电路。当SPI集成电路是主集成电路时，SPI集成电路可以产生命令信息所对应的侦错信息，以及将命令信息与侦错信息通过SPI通道传送给从集成电路。当SPI集成电路是从集成电路时，在SPI集成电路是SPI架构的主集成电路所选择的目标从电路的情况下，SPI集成电路可以通过SPI通道接收主集成电路所发出的命令信息与侦错信息，SPI集成电路可以使用侦错信息去检查命令信息。在命令信息检查无误的情况下，SPI集成电路可以执行主集成电路所发出的命令信息。因此，SPI集成电路可以保护SPI通道所传输的数据以及(或是)确保通过SPI通道所接收到的数据的正确性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
图1是依照本发明的一实施例的一种串行外设接口(SPI)架构的电路方框示意图。
图2是依照本发明的另一实施例的一种SPI架构的电路方框示意图。
图3是依照本发明的一实施例的一种SPI集成电路的电路方框示意图。
图4是依照本发明的一实施例的一种SPI集成电路的操作方法的流程示意图。
图5是依照本发明的另一实施例的一种SPI集成电路的操作方法的流程示意图。
【符号说明】
100、200：SPI架构
310、320：SPI集成电路
311、321：核心电路
312、322：侦错电路
M11、M21：主集成电路
S11、S1n、S21、S2n：从集成电路
S410～S430、S510～S70：步骤
【具体实施方式】
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本申请说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及具体实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例的一种串行外设接口(Serial PeripheralInterface，SPI)架构100的电路方框(circuit block)示意图。在图1所示实施例中，SPI架构100可以是多点驱动(multi-drop driving)架构。SPI架构100包括多个集成电路(Integrated Circuit，IC)，例如主集成电路(master IC)M11以及从集成电路(slave IC)S11、…、S1n。从集成电路S11～S1n的数量n可以依照实际设计来决定。在SPI架构100中，从集成电路S11～S1n共同连接至主集成电路M11。主集成电路M11以及从集成电路S11～S1n分别被给予/定义不同的专属识别码。
主集成电路M11可以通过SPI通道/接口发送发送符合SPI规范的命令(或数据)与频率信号给从集成电路S11～S1n。主集成电路M11可以通过SPI通道/接口选择从集成电路S11～S1n中的任何一个作为目标从电路，而所述目标从电路可以执行(处理)主集成电路M11所发送的命令(或数据)。当从集成电路S11～S1n中的任何一个判定本身不是主集成电路M11所选择的目标从电路时，未被选的从集成电路可以忽略(不处理)主集成电路M11的命令(或数据)。
图2是依照本发明的另一实施例的一种SPI架构200的电路方框示意图。在图2所示实施例中，SPI架构200可以是菊链(daisy-chain)架构。SPI架构200包括相互串接的多个集成电路，例如主集成电路M21以及从集成电路S21、…、S2n。从集成电路S21～S2n的数量n可以依照实际设计来决定。在菊链SPI架构200中，从集成电路S21～S2n相互串接而形成一个菊链，而主集成电路M21连接于菊链中的第一个从集成电路S21。主集成电路M21以及从集成电路S21～S2n分别被给予/定义不同的专属识别码。主集成电路M1可以通过SPI通道/接口发送符合SPI规范的命令(或数据)与频率信号给菊链，而菊链中的任何一个从集成电路S21～S2n可以将来自于前级集成电路的命令(或数据)与频率信号传递给后级集成电路。
主集成电路M21可以通过SPI通道/接口选择从集成电路S21～S2n中的任何一个作为目标从电路。亦即，每一个从集成电路S21～S2n可以解码来自于前级集成电路的命令(或数据)，以判定本身是否为主集成电路M21所选择的目标从电路。所述目标从电路可以进一步执行(处理)主集成电路M21所发送的命令(或数据)。当从集成电路S21～S2n中的任何一个判定本身不是主集成电路M21所选择的目标从电路时，未被选的从集成电路可以忽略(不处理)主集成电路M21的命令(或数据)。
图3是依照本发明的一实施例的一种SPI集成电路的电路方框示意图。图3图示了SPI集成电路310与SPI集成电路320，其中SPI集成电路310可以作为SPI架构中的主集成电路(例如图1所示主集成电路M11或是图2所示主集成电路M21)，而SPI集成电路320可以作为SPI架构中的从集成电路(例如图1所示从集成电路S11～S1n的其中一个或是图2所示从集成电路S21～S2n的其中一个)。SPI集成电路310可以通过SPI通道(SPI接口)耦接至SPI集成电路320。SPI集成电路310可以通过SPI通道发送符合SPI规范的命令(或数据)与频率信号给SPI集成电路320。基于命令的执行结果与(或)数据的处理结果，SPI集成电路320可以通过SPI通道回传数据给SPI集成电路310。
图4是依照本发明的一实施例的一种SPI集成电路的操作方法的流程示意图。请参照图3与图4。作为主集成电路的SPI集成电路310包括核心电路311以及侦错电路312。侦错电路312耦接至核心电路312。在步骤S410中，核心电路311可以产生用于SPI集成电路320(SPI架构中从集成电路，亦即目标从电路)的命令信息，其中此命令信息(第一命令信息)可以包含符合SPI规范的命令(或数据)。在一些实际设计中，此命令信息可以包含目标从电路的专属识别码(芯片识别码)。在另一些实际设计中，此命令信息可以包含芯片识别码与符合SPI规范的命令码。
在另一些实际设计中，此命令信息可以包括数据纠错旗标、芯片识别码与符合SPI规范的命令码。所述数据纠错旗标被用来通知SPI集成电路320是否致能(enable)对SPI集成电路310所提供的数据信息的纠错操作(容后详述)。举例来说，核心电路311可以设置(set)所述数据纠错旗标，以通知SPI集成电路320(从集成电路)致能对所述数据信息的纠错操作；或是，核心电路311可以重置(reset)所述数据纠错旗标，以通知SPI集成电路320禁能对所述数据信息的纠错操作。
在步骤S420中，侦错电路312可以产生命令信息所对应的侦错信息(第一侦错信息)。本实施例并不限制侦错电路312产生侦错信息的具体实施方式。举例来说，在一些实际设计中，所述侦错信息可以包括纠错码(Error-Correcting Code，ECC)，亦即侦错电路312可以对所述命令信息进行ECC算法而产生所述侦错信息。在另一些实际设计中，侦错电路312可以对所述命令信息进行检查和(checksum)算法或是其他侦错算法以产生所述侦错信息。
在步骤S430中，侦错电路312(或核心电路311)可以将命令信息与侦错信息通过SPI通道传送给SPI集成电路320。在完成命令信息与侦错信息的传送后，核心电路311还可以产生命令信息(第一命令信息)所对应的数据信息(第一数据信息)以及将所述数据信息通过SPI通道传送给SPI集成电路320。依照实际设计，所述数据信息可以包括符合SPI规范的地址字段、数据字段以及(或是)其他字段。
依照实际设计，在一些实施例中，侦错电路312还可以产生所述数据信息所对应的侦错信息(第三侦错信息)。侦错电路312(或核心电路311)可以将所述数据信息与所述第三侦错信息通过SPI通道传送给SPI集成电路320。本实施例并不限制侦错电路312产生所述第三侦错信息的具体实施方式。举例来说，在一些实际设计中，所述第三侦错信息可以包括循环冗余校验(cyclic redundancy check，CRC)码，亦即侦错电路312可以对所述数据信息进行CRC算法而产生所述第三侦错信息。在另一些实际设计中，侦错电路312可以对所述数据信息进行检查和(checksum)算法或是其他侦错算法以产生所述第三侦错信息。
图5是依照本发明的另一实施例的一种SPI集成电路的操作方法的流程示意图。请参照图3与图5。作为SPI架构的从集成电路的SPI集成电路320可以包括核心电路321以及侦错电路322。侦错电路322耦接至核心电路322。在步骤S510中，侦错电路322可以通过SPI通道接收SPI集成电路310(主集成电路)所发出的命令信息(第二命令信息)与侦错信息(第二侦错信息)。在一些实际设计中，此命令信息可以包含芯片识别码(专属识别码)、数据纠错旗标、SPI命令码以及(或是)其他数据。在在一些实际设计中，所述侦错信息包括纠错码(ECC)、检查和(checksum)码或是其他侦错信息。在步骤S520中，侦错电路322可以使用所述侦错信息检查所述命令信息。
SPI集成电路320(从集成电路)可以解碼来自于SPI集成电路310(主集成电路)的所述命令信息，以判定本身是否为SPI集成电路310所选择的目标从电路。当SPI集成电路320不是SPI集成电路310所选择的目标从电路时(步骤S530的判断结果为“否”)，核心电路321可以进行步骤S540，亦即核心电路321可以忽略(不处理)来自于SPI集成电路310的所述命令信息。当SPI集成电路320是SPI集成电路310所选择的目标从电路时(步骤S530的判断结果为“是”)，核心电路321可以进行步骤S550，以判断来自于SPI集成电路310的命令信息是否检查无误。
基于步骤S550的检查，当侦错电路322检查所述命令信息的结果为错误时(步骤S550的判断结果为“否”)，侦错电路322可以进行步骤S560。在步骤S560中，侦错电路322可以回传错误信息(例如错误旗标)给SPI集成电路310，以通知/要求SPI集成电路310通过SPI通道重新传送所述命令信息。当SPI集成电路320通知所述命令信息为错误时，SPI集成电路310的核心电路311可以通过SPI通道重新传送所述命令信息给SPI集成电路320。
当侦错电路322检查所述命令信息无误时(步骤S550的判断结果为“是”)，核心电路321可以进行步骤S570，以执行SPI集成电路310(主集成电路)所发出的所述命令信息。在执行所述命令信息的过程中，侦错电路322可以通过SPI通道接收SPI集成电路310所发出的命令信息所对应的数据信息(第二数据信息)。依照实际设计，所述数据信息可以包括符合SPI规范的地址字段、数据字段以及(或是)其他字段。
在所述数据纠错旗标被设置(set)的情况下，侦错电路322还可以通过SPI通道接收与所述数据信息所对应的侦错信息(第四侦错信息)。在一些实际设计中，所述第四侦错信息可以包括循环冗余校验(CRC)码、检查和(checksum)算法或是其他侦错信息。侦错电路322可以使用所述第四侦错信息检查所述数据信息。在侦错电路322检查所述数据信息无误的情况下，核心电路321可以处理SPI集成电路310(主集成电路)所发出的所述数据信息。当侦错电路322检查所述数据信息的其中一个位(或多个位)为错误时，侦错电路322可以使用所述第四侦错信息修复所述数据信息。
当侦错电路322判断使用所述第四侦错信息不足以修复发生错误的所述数据信息时，侦错电路322可以回传错误信息(例如错误旗标)给SPI集成电路310(主集成电路)，以通知/要求SPI集成电路310通过SPI通道重新传送所述数据信息。当SPI集成电路320通知所述数据信息为错误时，SPI集成电路310的核心电路311可以通过SPI通道重新传送所述数据信息给SPI集成电路320。
在另一些实际设计中，来自于SPI集成电路310的所述命令信息可以包括数据纠错旗标。SPI集成电路320可以依据来自于SPI集成电路310的所述数据纠错旗标而决定是否致能(enable)对SPI集成电路310所提供的数据信息的纠错操作。举例来说，在所述数据纠错旗标为致能的情况下，侦错电路322可以使用所述第四侦错信息检查来自于SPI集成电路310的所述数据信息。当所述数据纠错旗标为禁能(disable)时，侦错电路322可以不检查所述数据信息。
综上所述，在多颗芯片串联的系统中，主集成电路可以使用芯片识别码来选择哪一颗芯片(从集成电路)，并且发出命令去对所选芯片进行读写。在一些实施例中，主集成电路与从集成电路可以使用ECC来保护芯片识别码与命令。如果芯片识别码与命令的传输发生错误，从集成电路可以要求主集成电路重传以修复芯片识别码与命令。因此，主集成电路与从集成电路可以确保芯片识别码与命令的正确性。确认芯片识别码与命令传输成功后，主集成电路会接着传地址与数据给从集成电路。主集成电路与从集成电路可以使用CRC来确认地址与数据的正确性。如果地址与数据的传输发生错误，则从集成电路可以及时修复地址与数据，或是回传错误信号给主集成电路以重新传送地址与数据。
依照不同的设计需求，上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多者的组合形式。以硬件形式而言，上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322可以实现为在集成电路(integrated circuit)上的逻辑电路。上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322的相关功能可以利用硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322的相关功能可以被实现于一或多个控制器、微控制器、微处理器、专用集成电路(Application-specific integrated circuit,ASIC)、数字信号处理器(digital signal processor,DSP)、场可编程逻辑门阵列(Field Programmable GateArray,FPGA)及/或其他处理单元中的各种逻辑区块、模块和电路。
以软件形式及/或固件形式而言，上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或汇编语言)或其他合适的编程语言来实现上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322。所述编程码可以被记录/存放在“非暂时性计算机可读取介质(non-transitory computer readablemedium)”中。在一些实施例中，所述非暂时性计算机可读取介质例如包括只读存储器(ReadOnly Memory，ROM)、半导体存储器、可编程设计的逻辑电路以及(或是)存储装置。所述存储装置包括硬盘(hard disk drive，HDD)、固态硬盘(Solid-state drive，SSD)或是其他存储装置。中央处理单元(Central Processing Unit，CPU)、控制器、微控制器或微处理器可以从所述非暂时性计算机可读取介质中读取并执行所述编程码，从而实现上述核心电路311、侦错电路312、核心电路321以及(或是)侦错电路322的相关功能。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (26)

1.一种串行外设接口集成电路，其特征在于，所述串行外设接口集成电路包括：
核心电路；以及
侦错电路，耦接至所述核心电路，其中，
当所述串行外设接口集成电路是串行外设接口架构的主集成电路时，所述核心电路产生用于所述串行外设接口架构中从集成电路的第一命令信息，所述侦错电路产生所述第一命令信息所对应的第一侦错信息，以及所述第一命令信息与所述第一侦错信息通过串行外设接口信道被传送给所述串行外设接口架构中的所述从集成电路；
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路时，所述侦错电路通过所述串行外设接口信道接收所述主集成电路所发出的第二命令信息与第二侦错信息，以及所述侦错电路使用所述第二侦错信息检查所述第二命令信息；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的目标从电路时，在所述侦错电路检查所述第二命令信息无误的情况下，所述核心电路执行所述主集成电路所发出的所述第二命令信息。
2.根据权利要求1所述的串行外设接口集成电路，其特征在于，当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路且所述串行外设接口架构中的所述从集成电路通知所述第一命令信息为错误时，所述核心电路重新通过所述串行外设接口信道传送所述第一命令信息给所述从集成电路。
3.根据权利要求1所述的串行外设接口集成电路，其特征在于，当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述侦错电路检查所述第二命令信息的结果为错误时，所述侦错电路通知所述串行外设接口架构的所述主集成电路以重新通过所述串行外设接口信道传送所述第二命令信息。
4.根据权利要求1所述的串行外设接口集成电路，其特征在于，所述第一侦错信息包括第一错误修正码，以及所述第二侦错信息包括第二错误修正码。
5.根据权利要求1所述的串行外设接口集成电路，其特征在于，所述第一命令信息包括第一芯片识别码与第一命令码，以及所述第二命令信息包括第二芯片识别码与第二命令码。
6.根据权利要求5所述的串行外设接口集成电路，其特征在于，所述第一命令信息还包括第一数据纠错旗标，以及所述第二命令信息还包括第二数据纠错旗标。
7.根据权利要求1所述的串行外设接口集成电路，其特征在于，
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路时，所述核心电路产生所述第一命令信息所对应的第一数据信息，所述侦错电路产生所述第一数据信息所对应的第三侦错信息，以及所述第一数据信息与所述第三侦错信息通过所述串行外设接口信道被传送给所述串行外设接口架构中的所述从集成电路；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路时，所述侦错电路通过所述串行外设接口信道接收所述主集成电路所发出的所述第二命令信息所对应的第二数据信息与所述第二数据信息所对应的第四侦错信息，所述侦错电路使用所述第四侦错信息检查所述第二数据信息，以及在所述侦错电路检查所述第二数据信息无误的情况下，所述核心电路处理所述主集成电路所发出的所述第二数据信息。
8.根据权利要求7所述的串行外设接口集成电路，其特征在于，当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路且所述串行外设接口架构中的所述从集成电路通知所述第一数据信息为错误时，所述核心电路重新通过所述串行外设接口信道传送所述第一数据信息给所述从集成电路。
9.根据权利要求7所述的串行外设接口集成电路，其特征在于，当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述侦错电路检查所述第二数据信息的其中一个位为错误时，所述侦错电路使用所述第四侦错信息修复所述第二数据信息。
10.根据权利要求9所述的串行外设接口集成电路，其特征在于，当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述侦错电路判断使用所述第四侦错信息不足以修复发生错误的所述第二数据信息时，所述侦错电路通知所述串行外设接口架构的所述主集成电路以重新通过所述串行外设接口信道传送所述第二数据信息。
11.根据权利要求7所述的串行外设接口集成电路，其特征在于，所述第三侦错信息包括第一循环冗余校验码，以及所述第四侦错信息包括第二循环冗余校验码。
12.根据权利要求7所述的串行外设接口集成电路，其特征在于，所述第一数据信息包括第一地址字段与第一数据字段，以及所述第二数据信息包括第二地址字段与第二数据字段。
13.根据权利要求7所述的串行外设接口集成电路，其特征在于，
所述第一命令信息包括第一数据纠错旗标；
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路时，所述核心电路设置所述第一数据纠错旗标以通知所述串行外设接口架构中的所述从集成电路致能对所述第一数据信息的纠错操作，或是所述核心电路重置所述第一数据纠错旗标以通知所述串行外设接口架构中的所述从集成电路禁能对所述第一数据信息的所述纠错操作；
所述第二命令信息包括第二数据纠错旗标；
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路且所述第二数据纠错旗标为致能时，所述侦错电路使用所述第四侦错信息检查所述第二数据信息；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路且所述第二数据纠错旗标为禁能时，所述侦错电路不检查所述第二数据信息。
14.一种串行外设接口集成电路的操作方法，其特征在于，所述操作方法包括：
当所述串行外设接口集成电路是串行外设接口架构的主集成电路时，产生用于所述串行外设接口架构中从集成电路的第一命令信息，产生所述第一命令信息所对应的第一侦错信息，以及将所述第一命令信息与所述第一侦错信息通过串行外设接口信道传送给所述串行外设接口架构中的所述从集成电路；
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路时，通过所述串行外设接口信道接收所述主集成电路所发出的第二命令信息与第二侦错信息，以及使用所述第二侦错信息检查所述第二命令信息；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的目标从电路时，在所述第二命令信息检查无误的情况下执行所述主集成电路所发出的所述第二命令信息。
15.根据权利要求14所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路且所述串行外设接口架构中的所述从集成电路通知所述第一命令信息为错误时，重新通过所述串行外设接口信道传送所述第一命令信息给所述从集成电路。
16.根据权利要求14所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且检查所述第二命令信息的结果为错误时，通知所述串行外设接口架构的所述主集成电路以重新通过所述串行外设接口信道传送所述第二命令信息。
17.根据权利要求14所述的操作方法，其特征在于，所述第一侦错信息包括第一错误修正码，以及所述第二侦错信息包括第二错误修正码。
18.根据权利要求14所述的操作方法，其特征在于，所述第一命令信息包括第一芯片识别码与第一命令码，以及所述第二命令信息包括第二芯片识别码与第二命令码。
19.根据权利要求18所述的操作方法，其特征在于，所述第一命令信息还包括第一数据纠错旗标，以及所述第二命令信息还包括第二数据纠错旗标。
20.根据权利要求14所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路时，产生所述第一命令信息所对应的第一数据信息，产生所述第一数据信息所对应的第三侦错信息，以及将所述第一数据信息与所述第三侦错信息通过所述串行外设接口信道传送给所述串行外设接口架构中的所述从集成电路；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路时，通过所述串行外设接口信道接收所述主集成电路所发出的所述第二命令信息所对应的第二数据信息与所述第二数据信息所对应的第四侦错信息，使用所述第四侦错信息检查所述第二数据信息，以及在检查所述第二数据信息无误的情况下，处理所述主集成电路所发出的所述第二数据信息。
21.根据权利要求20所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路且所述串行外设接口架构中的所述从集成电路通知所述第一数据信息为错误时，重新通过所述串行外设接口信道传送所述第一数据信息给所述从集成电路。
22.根据权利要求20所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述第二数据信息的其中一个位为错误时，使用所述第四侦错信息修复所述第二数据信息。
23.根据权利要求22所述的操作方法，其特征在于，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述第四侦错信息不足以修复发生错误的所述第二数据信息时，通知所述串行外设接口架构的所述主集成电路以重新通过所述串行外设接口信道传送所述第二数据信息。
24.根据权利要求20所述的操作方法，其特征在于，所述第三侦错信息包括第一循环冗余校验码，以及所述第四侦错信息包括第二循环冗余校验码。
25.根据权利要求20所述的操作方法，其特征在于，所述第一数据信息包括第一地址字段与第一数据字段，以及所述第二数据信息包括第二地址字段与第二数据字段。
26.根据权利要求20所述的操作方法，其特征在于，所述第一命令信息包括第一数据纠错旗标，所述第二命令信息包括第二数据纠错旗标，所述操作方法还包括：
当所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路时，设置所述第一数据纠错旗标以通知所述串行外设接口架构中的所述从集成电路致能对所述第一数据信息的纠错操作，或是重置所述第一数据纠错旗标以通知所述串行外设接口架构中的所述从集成电路禁能对所述第一数据信息的所述纠错操作；
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路且所述第二数据纠错旗标为致能时，使用所述第四侦错信息检查所述第二数据信息；以及
当所述串行外设接口集成电路是所述串行外设接口架构的所述从集成电路且所述串行外设接口集成电路是所述串行外设接口架构的所述主集成电路所选择的所述目标从电路且所述第二数据纠错旗标为禁能时，不检查所述第二数据信息。
CN202210903239.4A 2021-12-06 2022-07-29 串行外设接口集成电路及其操作方法 Pending CN116226012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/543,673 US11847077B2 (en) 2021-12-06 2021-12-06 Serial peripheral interface integrated circuit and operation method thereof
US17/543,673 2021-12-06

Publications (1)

Publication Number Publication Date
CN116226012A true CN116226012A (zh) 2023-06-06

Family

ID=83229061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210903239.4A Pending CN116226012A (zh) 2021-12-06 2022-07-29 串行外设接口集成电路及其操作方法

Country Status (6)

Country Link
US (1) US11847077B2 (zh)
EP (1) EP4191426A1 (zh)
JP (1) JP7459191B2 (zh)
KR (1) KR20230085059A (zh)
CN (1) CN116226012A (zh)
TW (1) TW202324129A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062172A (ko) * 2021-10-29 2023-05-09 삼성전자주식회사 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 컨트롤러의 동작 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591310B1 (en) * 2000-05-11 2003-07-08 Lsi Logic Corporation Method of responding to I/O request and associated reply descriptor
TWI263229B (en) 2005-03-17 2006-10-01 Sunplus Technology Co Ltd Memory device with interface for serial transmission and error correction method for serial transmission interface
US7761633B2 (en) 2007-01-29 2010-07-20 Microsemi Corp. - Analog Mixed Signal Group Ltd. Addressable serial peripheral interface
US8055886B2 (en) * 2007-07-12 2011-11-08 Texas Instruments Incorporated Processor micro-architecture for compute, save or restore multiple registers and responsive to first instruction for repeated issue of second instruction
US9806547B2 (en) * 2011-09-29 2017-10-31 Texas Instruments Incorporated Circuits, devices, methods and systems to secure power-up for battery operating devices even with low current chargers and to execute other performances
GB2529217A (en) 2014-08-14 2016-02-17 Advanced Risc Mach Ltd Transmission control checking for interconnect circuitry
US9529686B1 (en) 2014-10-29 2016-12-27 Xilinx, Inc. Error protection for bus interconnect circuits
US9830297B2 (en) * 2015-02-26 2017-11-28 Spire Global, Inc. Processor system for control of modular autonomous system
US9632869B1 (en) 2015-09-08 2017-04-25 Xilinx, Inc. Error correction for interconnect circuits
US9930051B1 (en) * 2015-11-06 2018-03-27 Amazon Technologies, Inc. Remote management of hardware hosts in cloud infrastructure
US10503683B2 (en) * 2015-11-20 2019-12-10 Parade Technologies, Ltd. Service redirect over USB Type-C
US10255215B2 (en) * 2016-01-29 2019-04-09 Liqid Inc. Enhanced PCIe storage device form factors
US10289596B2 (en) * 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
WO2018225534A1 (ja) 2017-06-09 2018-12-13 ソニーセミコンダクタソリューションズ株式会社 受信装置、送信装置、制御方法、プログラム、および送受信システム
US11132323B2 (en) * 2017-06-20 2021-09-28 Intel Corporation System, apparatus and method for extended communication modes for a multi-drop interconnect
US11323548B2 (en) * 2019-01-20 2022-05-03 Arilou Information Security Technologies Ltd. System and method for data compression based on data position in frames structure
US11379398B2 (en) * 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals
CN113220610B (zh) 2020-01-21 2024-04-09 华为技术有限公司 通信系统和spi接口的通信方法及装置
JP2021170714A (ja) 2020-04-15 2021-10-28 株式会社リコー バス構成システム、制御方法、及びプログラム
US11663100B2 (en) 2020-06-02 2023-05-30 Analog Devices International Unlimited Company Serial interface with improved diagnostic coverage
CN112600787B (zh) 2020-11-16 2023-07-07 江苏徐工工程机械研究院有限公司 一种通信系统及通信方法
CN112612740A (zh) 2020-12-21 2021-04-06 中国科学院微电子研究所 基于spi总线协议的串行数据透传系统

Also Published As

Publication number Publication date
EP4191426A1 (en) 2023-06-07
US20230176985A1 (en) 2023-06-08
US11847077B2 (en) 2023-12-19
JP7459191B2 (ja) 2024-04-01
JP2023084083A (ja) 2023-06-16
TW202324129A (zh) 2023-06-16
KR20230085059A (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
CN101110047B (zh) 存储器重放机制
CN104699576B (zh) 串行通信测试装置、包括该装置的系统及其方法
US7715450B2 (en) Sideband bus setting system and method thereof
US11108499B2 (en) System and method for transferring data and a data check field
EP2359372B1 (en) Error detection method and a system including one or more memory devices
CN109074294B (zh) 通信装置和通信系统
US20120246542A1 (en) Selective checkbit modification for error correction
CN115587055A (zh) 总线的传输方法、系统、设备及存储介质
CN116226012A (zh) 串行外设接口集成电路及其操作方法
US20130262398A1 (en) Scatter gather list for data integrity
CN109154925A (zh) 通信设备、通信方法、程序和通信系统
US20160283299A1 (en) Apparatus and method for fault detection to ensure device independence on a bus
US11768731B2 (en) System and method for transparent register data error detection and correction via a communication bus
CN113722770B (zh) 基于分级的数据完整性的端到端的保护方法及系统
US10740179B2 (en) Memory and method for operating the memory
US11687475B1 (en) Large touch display integrated circuit and operation method thereof
US20240134743A1 (en) Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system
CN113312294B (zh) 电子装置以及通讯方法
GB2457147A (en) Reading back data on an I2C bus to detect transmission errors
CN117909107A (zh) 回应错误命令的方法、储存设备及储存系统
CN113037507A (zh) 具有错误侦测功能的智能网卡系统及错误侦测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination