CN116225115A - 欠压保护电路 - Google Patents

Abstract

本公开提供了一种欠压保护电路，其利用参考电压产生模块响应于指示信号，根据电源端接入的电源电压生成第一参考电压，并通过基准电压产生模块提供第一基准电压，并根据第一参考电压与该第一基准电压调整其自身电路状态，以生成第二参考电压，且该第二参考电压与第一基准电压成比例，其输出模块可响应于前述的指示信号，根据对第一基准电压和第一参考电压比较生成的第一电压信号，以及根据第二参考电压控制生成的第二电压信号的逻辑控制，生成输出电压信号，以此通过建立电压指示信号和产生基准电压的逻辑关联，可以保证输出电压信号的建立不会受任何寄生参数的影响，同时可以正确指示后级电路，以提高电路的准确性和稳定性。

Description

欠压保护电路

技术领域

本公开涉及集成电路技术领域，具体涉及一种欠压保护电路。

背景技术

传统的欠压保护电路100，如图1所示，通过电压指示信号EN选择一些关键节点，比如参考电压Vbg，电源上电后电压指示信号EN再上电，同时判断两个条件，比较器COMP建立好节点A处的正确指示点平，参考电压Vbg建立好节点B处的正确指示点平，来保证节点C处正常建立延迟时间，使该欠压保护电路100在输出节点E处的输出信号能够正确指示，理论上保证不会出错。

但是有的情况下会出错，因为基准电压Vreg和参考电压Vbg都是通过电压指示信号EN控制的，参考电压Vbg越高，基准电压Vreg越高，参考电压Vbg稳定1.2V时基准电压Vreg稳定在5V，实际上参考电压Vbg的建立要比基准电压Vreg快一些，由于寄生参数影响，会出现参考电压Vbg建立足以使NMOS管M1导通且基准电压Vreg还不足以让该欠压保护电路100正常工作的情况，那么基准电压Vreg再上升过程中NMOS管M1的作用就没有了，如果这时比较器COMP发生误动作，那么会导致后面的NMOS管M2一直没有开启，此时由于基准电压Vreg刚上电，节点D处对地有寄生电容，初始是低电平状态，导致PMOS管M3瞬间导通(PMOS管M3不可以去掉，因为节点C处的电压上升慢，通过其构建的正反馈结构以防止节点C后面的反相器INV1在阈值附近发生抖动)，可以把电容C1充满，当同时触发以上条件后，该欠压保护电路100的输出在基准电压Vreg建立过程中一直是高电平状态，对后面的电路没有了清零动作，如图2所示，最后会导致芯片在上电过程中发生故障。

因此，传统的欠压保护电路中涉及信号比较多，在实际芯片中会由于各种寄生会导致某些信号出错，最后导致欠压保护电路输出信号没有正确指示，易造成误动作和上电故障的问题。

发明内容

为了解决上述技术问题，本公开提供了一种欠压保护电路。

本公开提供了一种欠压保护电路，其包括：

参考电压产生模块，该参考电压产生模块响应于指示信号，根据电源端接入的电源电压生成第一参考电压；

基准电压产生模块，用于提供第一基准电压，并根据第一参考电压与该第一基准电压调整其自身电路状态，以生成第二参考电压，且该第二参考电压与第一基准电压成比例；

输出模块，具有接入第一基准电压的第一输入端、接入第一参考电压的第二输入端、接入第二参考电压的第三输入端，以及提供输出电压信号的输出端，

其中，该输出模块响应于前述的指示信号，根据对第一基准电压和第一参考电压比较生成的第一电压信号，以及根据第二参考电压控制生成的第二电压信号的逻辑控制，生成前述的输出电压信号。

优选地，前述的指示信号的高电平有效，低电平无效。

优选地，前述的指示信号在电源电压上电完成的稳定状态维持其高电平状态。

优选地，前述的基准电压产生模块包括：

驱动晶体管，该驱动晶体管的第一端连接电源端接入电源电压，第二端提供前述的第一基准电压；

电阻串，该电阻串连接在该驱动晶体管的第二端与地之间；

误差放大器，该误差放大器的正输入端接入第一参考电压，负输入端连接在电阻串之间的连接节点之一，输出端连接驱动晶体管的控制端，

其中，该电阻串之间的连接节点之一用于提供前述的第二参考电压。

优选地，前述的输出模块包括：

比较器，该比较器的正输入端作为前述的第二输入端连接参考电压产生模块的输出端，接入第一参考电压，负输入端作为前述的第一输入端连接驱动晶体管的第二端，接入第一基准电压，输出端用于提供前述的第一电压信号。

优选地，前述的输出模块还包括：

第一电流源和第一晶体管，该第一电流源和第一晶体管串联连接在前述第一输入端与地之间，且二者的连接节点提供前述的第二电压信号，该第一晶体管的控制端作为前述的第三输入端接入第二参考电压。

优选地，前述的输出模块还包括：

或非门、第一非门和第二晶体管，该或非门和第一非门依次串联连接在比较器的输出端与第二晶体管的控制端之间，且该或非门的输入端分别接入第一电压信号和第二电压信号，该第二晶体管的第一端提供第三电压信号，第二端接地；

第二电流源和第一电容，该第二电流源和第一电容串联连接在前述第一输入端与地之间，且二者之间的连接节点接入前述的第三电压信号。

优选地，前述的输出模块还包括：

第二非门和第三非门，该第二非门的输入端接入前述的第三电压信号，输出端连接第三非门，该第三非门的输出端用于提供前述的输出电压信号；

第三晶体管，该第三晶体管的第一端连接前述的第一输入端，第二端连接第二非门的输入端，控制端连接第二非门的输出端。

优选地，前述的驱动晶体管、第一晶体管、第二晶体管和第三晶体管的其中任一为金属氧化物半导体场效应晶体管。

优选地，前述的驱动晶体管和第三晶体管为P沟道型的金属氧化物半导体场效应晶体管，

且第一晶体管和第二晶体管为N沟道型的金属氧化物半导体场效应晶体管。

本公开提供的一种欠压保护电路，其利用参考电压产生模块响应于指示信号，根据电源端接入的电源电压生成第一参考电压，并通过基准电压产生模块提供第一基准电压，并根据第一参考电压与该第一基准电压调整其自身电路状态，以生成第二参考电压，且该第二参考电压与第一基准电压成比例，其输出模块可响应于前述的指示信号，根据对第一基准电压和第一参考电压比较生成的第一电压信号，以及根据第二参考电压控制生成的第二电压信号的逻辑控制，生成输出电压信号，以此通过建立电压指示信号和产生基准电压的逻辑关联，可以保证输出电压信号的建立不会受任何寄生参数的影响，使该欠压保护电路输出的信号可以正确指示后级电路，以提高电路的准确性和稳定性。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。

图1示出现有技术中的欠压保护电路的结构示意图；

图2示出图1所示欠压保护电路中各个节点信号的波形示意图；

图3示出本公开实施例提供的欠压保护电路的结构示意图；

图4示出图3所示欠压保护电路中各个节点信号的波形示意图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

现代高效的、精确的电机控制都是采用计算机实现的，通过电机芯片与主处理器、电机和增量性编码器构成一个完整的运动控制系统。当电源电压低于芯片的正常工作范围时，芯片内部某些电路可能无法正常工作，这有可能产生内部逻辑错误，使外部开关管处于不确定状态。若外部开关管处于导通状态而芯片的其他部分不能正常工作时，有可能使芯片烧毁，或对外部电路造成损坏，因此，芯片内部加入欠压保护电路是必需的，可以保证电源电压低于设定的工作门限时，外部功率管和芯片内部的大部分模块处于关断状态。

由于欠压保护电路工作时，芯片带隙基准电路和线性稳压器(low dropoutregulator，LDO)模块还没有正常工作，也就是说，欠压保护电路必须具有基准电压。

为了使触发电压不随着工艺、温度等变化，基准电压必须是一个不随温度、工艺等变化的电压。在现有技术的欠压保护电路中往往具有基准电路部分以产生基准电压，使用比较器将采样来的电源电压信号与基准电路产生的基准电压信号比较。但是，这类现有技术的欠压保护电路容易受到用以产生基准电压的基准电路的干扰，因此需要设计专门的比较器电路，结构相对复杂。

基于此，提出本公开实施例中所示的欠压保护电路，通过建立电压指示信号和产生基准电压的逻辑关联，可以保证输出电压信号的建立不会受任何寄生参数的影响，使该欠压保护电路输出的信号可以正确指示后级电路，以提高电路的准确性和稳定性。

下面，参照附图对本公开进行详细说明。

图3示出本公开实施例提供的欠压保护电路的结构示意图，图4示出图3所示欠压保护电路中各个节点信号的波形示意图。

参考图3，本公开实施例提供了一种欠压保护电路200，其包括：

参考电压产生模块210，该参考电压产生模块210响应于指示信号EN，根据电源端接入的电源电压VDD生成第一参考电压Vbg；

基准电压产生模块220，该基准电压产生模块220用于提供第一基准电压Vreg，并根据第一参考电压Vbg与该第一基准电压Vreg调整其自身电路状态，以生成第二参考电压Vbg2，且该第二参考电压Vbg2与第一基准电压Vreg成比例；

输出模块230，具有接入第一基准电压Vreg的第一输入端、接入第一参考电压Vbg的第二输入端、接入第二参考电压Vbg2的第三输入端，以及提供输出电压信号Vout的输出端，

其中，该输出模块230响应于前述的指示信号EN，根据对第一基准电压Vreg和第一参考电压Vbg比较生成的第一电压信号Va，以及根据第二参考电压Vbg2控制生成的第二电压信号Vb的逻辑控制，生成前述的输出电压信号Vout。

在本实施例中，该参考电压产生模块210例如为常规的带隙基准电路，旨在提供前述的第一参考电压Vbg，其具体的电路结构及原理在此不做赘述。

进一步的，在本实施例中，前述的指示信号EN的高电平有效，低电平无效。

进一步的，参考图4，在本实施例中，前述的指示信号EN在电源电压VDD上电完成的稳定状态维持其高电平状态。

进一步的，在本实施例中，前述的基准电压产生模块220包括：

驱动晶体管Q1，该驱动晶体管Q1的第一端连接电源端接入电源电压VDD，第二端提供前述的第一基准电压Vreg；

电阻串，该电阻串连接在该驱动晶体管Q1的第二端与地之间，具体的，该电阻串例如包括依次连接在该驱动晶体管Q1的第二端与地之间的第一电阻R1、第二电阻R2和第三电阻R3；

误差放大器EA1，该误差放大器EA1的正输入端接入第一参考电压Vbg，负输入端连接在第二电阻R2和第三电阻R3的连接节点上，输出端连接驱动晶体管Q1的控制端，其中，该第一电阻R1与第二电阻R2之间的连接节点用于提供前述的第二参考电压Vbg2。

进一步的，在本实施例中，前述的输出模块230包括：比较器COMP1、第一电流源I1、第一晶体管M1、或非门201、第一非门202、第二晶体管M2、第二电流源I2、第一电容C1。

其中，该比较器COMP1的正输入端作为前述的第二输入端连接参考电压产生模块210的输出端，接入第一参考电压Vbg，负输入端作为前述的第一输入端连接驱动晶体管Q1的第二端，接入第一基准电压Vreg，输出节点A用于提供前述的第一电压信号Va。

该第一电流源I1和第一晶体管M1串联连接在前述第一输入端与地之间，且二者的连接节点B提供前述的第二电压信号Vb，该第一晶体管M1的控制端作为前述的第三输入端接入第二参考电压Vbg2。

该或非门201和第一非门202依次串联连接在比较器COMP1的输出端与第二晶体管M2的控制端之间，且该或非门201的输入端分别接入第一电压信号Va和第二电压信号Vb，该第二晶体管M2的第一端作为连接节点C提供第三电压信号Vc，第二端接地。

该第二电流源I2和第一电容C1串联连接在前述第一输入端与地之间，且二者之间的连接节点C接入前述的第三电压信号Vc。

进一步的，在本实施例中，前述的输出模块230还包括：

第二非门203和第三非门204，该第二非门203的输入端接入前述的第三电压信号Vc，输出端作为连接节点D连接第三非门204，该第三非门203的输出端作为输出节点E用于提供前述的输出电压信号Vout；

第三晶体管M3，该第三晶体管M3的第一端连接前述的第一输入端，第二端连接第二非门203的输入端，控制端连接到连接节点D。

进一步的，在本实施例中，前述的驱动晶体管Q1、第一晶体管M1、第二晶体管M2和第三晶体管M3的其中任一为金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistor，MOSFET，以下简称为MOS管)。

进一步的，在本实施例中，前述的驱动晶体管Q1和第三晶体管M3为P沟道型的MOS管，且第一晶体管M1和第二晶体管M2为N沟道型的MOS管。

结合前述图1的描述内容和本公开实施例中的图3来理解，电源电压VDD上电后指示信号EN再上电，需要同时判断两个条件，且第一基准电压Vreg和第一参考电压Vbg都是通过指示信号EN控制的，第一参考电压Vbg越高，第一基准电压Vreg越高，实际上第一参考电压Vbg的建立要比第一基准电压Vreg快一些，本实施例中把第一晶体管M1的驱动信号从第一参考电压Vbg替换成第一基准电压Vreg电阻分压产生的第二参考电压Vbg2，这样以类似图1描述中的场景下，当第一基准电压Vreg建立好5V时，对应的第二参考电压Vbg2为1.25V，这样第二参考电压Vbg2建立好时第一晶体管M1导通也可以说明第一参考电压Vbg是建立好的，而第一基准电压Vreg和第二参考电压Vbg2的电压值具有一定的比例，就算某个情况下第一晶体管M1的导通阈值电压Vth最小，对应的电压如只有700mV时的第一基准电压Vreg也能达到2V多，所以在第一晶体管M1导通之前，第一基准电压Vreg是可以让后面的逻辑正常工作的，这时节点B处的第二电压信号Vb由于有上拉电流源(第一电流源I1)电位是H，第二晶体管M2导通时节点C处的第三电压信号Vc将会被清零，因为第二晶体管M2的尺寸够大，就算因为寄生PMOS导通，节点C处的第三电压信号Vc也会被拉低，最后节点C处是从0V一点点上升，而该欠压保护电路200的输出电压信号Vout也会在经历两级反相器的延迟后才变成H，如图4所示。所以本公开实施例提供的的欠压保护电路200可以保证输出电压信号Vout的建立不会受任何寄生参数的影响，使该欠压保护电路200输出的信号可以正确指示后级电路，以提高电路的准确性和稳定性，以及芯片在上电过程中发生故障。

应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (10)

1.一种欠压保护电路，其特征在于，包括：

参考电压产生模块，所述参考电压产生模块响应于指示信号，根据电源端接入的电源电压生成第一参考电压；

基准电压产生模块，用于提供第一基准电压，并根据第一参考电压与该第一基准电压调整其自身电路状态，以生成第二参考电压，且所述第二参考电压与所述第一基准电压成比例；

输出模块，具有接入所述第一基准电压的第一输入端、接入所述第一参考电压的第二输入端、接入所述第二参考电压的第三输入端，以及提供输出电压信号的输出端，

其中，所述输出模块响应于所述指示信号，根据对所述第一基准电压和所述第一参考电压比较生成的第一电压信号，以及根据所述第二参考电压控制生成的第二电压信号的逻辑控制，生成所述输出电压信号。

2.根据权利要求1所述的欠压保护电路，其特征在于，所述指示信号的高电平有效，低电平无效。

3.根据权利要求2所述的欠压保护电路，其特征在于，所述指示信号在所述电源电压上电完成的稳定状态维持其高电平状态。

4.根据权利要求3所述的欠压保护电路，其特征在于，所述基准电压产生模块包括：

驱动晶体管，所述驱动晶体管的第一端连接电源端接入所述电源电压，第二端提供所述第一基准电压；

电阻串，所述电阻串连接在所述驱动晶体管的第二端与地之间；

误差放大器，所述误差放大器的正输入端接入所述第一参考电压，负输入端连接在所述电阻串之间的连接节点之一，输出端连接所述驱动晶体管的控制端，

其中，所述电阻串之间的连接节点之一用于提供所述第二参考电压。

5.根据权利要求4所述的欠压保护电路，其特征在于，所述输出模块包括：

比较器，所述比较器的正输入端作为所述第二输入端连接所述参考电压产生模块的输出端，接入所述第一参考电压，负输入端作为所述第一输入端连接所述驱动晶体管的第二端，接入所述第一基准电压，输出端用于提供所述第一电压信号。

6.根据权利要求5所述的欠压保护电路，其特征在于，所述输出模块还包括：

第一电流源和第一晶体管，所述第一电流源和所述第一晶体管串联连接在所述第一输入端与地之间，且二者的连接节点提供所述第二电压信号，所述第一晶体管的控制端作为所述第三输入端接入所述第二参考电压。

7.根据权利要求6所述的欠压保护电路，其特征在于，所述输出模块还包括：

或非门、第一非门和第二晶体管，所述或非门和所述第一非门依次串联连接在所述比较器的输出端与所述第二晶体管的控制端之间，且所述或非门的输入端分别接入所述第一电压信号和所述第二电压信号，所述第二晶体管的第一端提供第三电压信号，第二端接地；

第二电流源和第一电容，所述第二电流源和所述第一电容串联连接在所述第一输入端与地之间，且二者之间的连接节点接入所述第三电压信号。

8.根据权利要求7所述的欠压保护电路，其特征在于，所述输出模块还包括：

第二非门和第三非门，所述第二非门的输入端接入所述第三电压信号，输出端连接所述第三非门，所述第三非门的输出端用于提供所述输出电压信号；

第三晶体管，所述第三晶体管的第一端连接所述第一输入端，第二端连接所述第二非门的输入端，控制端连接所述第二非门的输出端。

9.根据权利要求8所述的欠压保护电路，其特征在于，所述驱动晶体管、所述第一晶体管、所述第二晶体管和所述第三晶体管的其中任一为金属氧化物半导体场效应晶体管。

10.根据权利要求9所述的欠压保护电路，其特征在于，所述驱动晶体管和所述第三晶体管为P沟道型的金属氧化物半导体场效应晶体管，

且所述第一晶体管和所述第二晶体管为N沟道型的金属氧化物半导体场效应晶体管。

Images