CN116207159A - 薄膜晶体管、基板、显示面板 - Google Patents

薄膜晶体管、基板、显示面板 Download PDF

Info

Publication number
CN116207159A
CN116207159A CN202310318928.3A CN202310318928A CN116207159A CN 116207159 A CN116207159 A CN 116207159A CN 202310318928 A CN202310318928 A CN 202310318928A CN 116207159 A CN116207159 A CN 116207159A
Authority
CN
China
Prior art keywords
substrate
active layer
orthographic projection
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310318928.3A
Other languages
English (en)
Inventor
王利忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310318928.3A priority Critical patent/CN116207159A/zh
Publication of CN116207159A publication Critical patent/CN116207159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本公开实施例提供一种薄膜晶体管、基板、显示面板和显示装置。薄膜晶体管包括：依次叠层设置在基底上的第一极、第一绝缘层、栅极、第二绝缘层，还包括位于第二绝缘层上方的有源层和第二极，第一极沿第一方向延伸；栅极沿与第一方向相交的第二方向延伸；第二绝缘层设置有第一过孔，第一过孔贯穿第二绝缘层和第一绝缘层而暴露第一极的至少部分表面；有源层在基底上的正投影与栅极在基底上的正投影存在第一交叠区域，有源层包括沟道以及位于沟道两侧的第一导体化区域和第二导体化区域，沟道位于第一交叠区域，第一导体化区域通过第一过孔与第一极连接；第二极与第二导体化区域连接。本公开的方案，提升了垂直型TFT的性能和稳定性。

Description

薄膜晶体管、基板、显示面板
技术领域
本公开涉及显示技术领域，尤其涉及一种薄膜晶体管、基板、显示面板。
背景技术
显示面板的显示分辨率要求越来越高，现有技术的显示面板已经无法满足超高分辨率产品对透过率的需求。影响显示产品透过率的重要因素之一就是显示面板的开口率。显示面板的开口率主要受到金属走线宽度和薄膜晶体管的面积影响。可以通过提升曝光机精度和改进工艺过程来减小金属走线的宽度，而减小薄膜晶体管的面积占比需要改进薄膜晶体管器件的整体结构。
相关技术中提出一种薄膜晶体管的结构，可以从整体上减小薄膜晶体管的面积占比，但是制备薄膜晶体管的过程会导致薄膜晶体管产生不良缺陷，影响了薄膜晶体管的整体性能。
发明内容
本公开实施例提供一种薄膜晶体管、基板、显示面板，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种薄膜晶体管，包括：
基底；
第一极，位于基底的一侧，第一极沿第一方向延伸；
第一绝缘层，位于第一极的背离基底的一侧；
栅极，位于第一绝缘层的背离基底的一侧，栅极沿第二方向延伸，第二方向与第一方向相交；
第二绝缘层，位于栅极的背离基底的一侧，第二绝缘层设置有第一过孔，第一过孔贯穿第二绝缘层和第一绝缘层而暴露第一极的至少部分表面；
有源层，位于第二绝缘层的背离基底的一侧，有源层在基底上的正投影与栅极在基底上的正投影存在第一交叠区域，有源层包括沟道以及位于沟道两侧的第一导体化区域和第二导体化区域，沟道位于第一交叠区域，第一导体化区域通过第一过孔与第一极连接；
第二极，位于第二绝缘层的背离基底的一侧，第二极与第二导体化区域连接。
在一个实施例中，第一过孔在所述基底上的正投影与所述栅极在所述基底上的正投影不交叠。
在一个实施例中，所述有源层自所述第一过孔内的所述第一极的暴露表面沿所述第二绝缘层的外表面爬升至所述栅极的背离所述基底的一侧，所述有源层的爬升坡度角范围为60°～90°。
在一个实施例中，所述栅极包括朝向所述第一过孔一侧的第一侧壁，所述第二绝缘层包括与所述第一侧壁贴合的第一部分，所述第一过孔的侧面与所述第一部分的外表面相连接。
在一个实施例中，所述第一过孔的侧面的坡度角与所述有源层的爬升坡度角相同。
在一个实施例中，第一侧壁的坡度角范围为60°～90°，第一侧壁在基底上的正投影的至少部分位于有源层在基底上的正投影内。
在一个实施例中，所述第一侧壁在所述基底上的正投影的至少部分位于所述沟道在所述基底上的正投影内。
在一个实施例中，第二极位于第二绝缘层和有源层之间；或者，第二极位于有源层的背离基底的一侧。
作为本公开实施例的第二个方面，本公开实施例提供一种基板，包括本公开任一实施例中的薄膜晶体管，基板还包括数据线和栅线，数据线沿第一方向延伸且与薄膜晶体管中的第一极同层设置，第一极为数据线的一部分，栅线沿第二方向延伸且与薄膜晶体管中的栅极同层设置，栅极为数据线的一部分。
在一个实施例中，第一过孔在基底上的正投影位于数据线在基底上的正投影内。
在一个实施例中，第二极在基底上的正投影位于栅线在基底上的正投影内。
在一个实施例中，还包括平坦层和像素电极，平坦层位于薄膜晶体管的第二极和有源层的背离基底的一侧，平坦层设置有第二过孔，第二过孔暴露第二极的至少部分表面，像素电极位于平坦层的背离基底的一侧，像素电极通过所第二过孔与第二极连接，第二过孔在基底上的正投影位于栅线在基底上的正投影内。
在一个实施例中，薄膜晶体管对应第一子像素区域，像素电极从第一子像素区域朝向栅线方向延伸而形成第一边界，第一边界在基底上的正投影与第二过孔在基底上的正投影相交。
在一个实施例中，有源层在基底上的正投影位于数据线和栅线在基底上的正投影内。
在一个实施例中，有源层的材质包括氧化物半导体，有源层的与数据线相平行的部分在垂直于数据线方向上的尺寸大于数据线在垂直于数据线方向上的尺寸，数据线的与第一方向相平行的边界位于有源层的与数据线相平行的部分的边界的内侧。
在一个实施例中，有源层的与数据线相平行的部分与数据线的对应边界之间的最小距离为0.1μm～1μm。
在一个实施例中，栅线的与第二方向相平行且靠近第一过孔一侧的边界设置有凹槽，凹槽在基底上的正投影位于有源层在基底上的正投影内。
在一个实施例中，基板包括氧化物半导体层，氧化物半导体层位于第二绝缘层的背离基底的一侧，氧化物半导体层包括有源层，氧化物半导体层中位于有源层之外的部分被导体化而形成像素电极和薄膜晶体管的第二极。
作为本公开实施例的第三方面，本公开实施例提供一种显示面板，包括本公开任一实施例中的基板。
作为本公开实施例的第四方面，本公开实施例提供一种显示装置，包括本公开实施例中的显示面板或本公开实施例中的基板。
本公开实施例的薄膜晶体管为垂直型薄膜晶体管，有源层位于第二绝缘层的背离基底的一侧，第二极位于第二绝缘层的背离基底的一侧，有源层的第一导体化区域通过第一过孔与第一极连接，有源层的第二导体化区域与第二极16连接，这样的薄膜晶体管，有源层自第一过孔内的第一极的暴露表面沿着第二绝缘层的外表面爬升至栅极的背离基底的一侧并与第二极连接。栅极的设置提升了有源层的爬坡高度，使得有源层的与栅极相对的部分(也可以理解为沟道)的位置被抬升，从而，有源层的沟道的至少部分位于第二绝缘层的沉积而形成的外表面上，也就是说，有源层的沟道的至少部分位于第二绝缘层的未被刻蚀的外表面上，这部分没有被刻蚀的表面是不存在刻蚀缺陷的，因此，第二绝缘层的用于形成有源层的沟道的表面的刻蚀缺陷大大减少甚至不存在刻蚀缺陷，这样就可大大降低了刻蚀缺陷对有源层的沟道的影响，提升了薄膜晶体管的性能，提升了薄膜晶体管的稳定性。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为相关技术中一种薄膜晶体管的截面示意图；
图2为本公开一实施例中基板的平面结构示意图；
图3为图2所示基板在一个实施例中的A-A截面结构示意图；
图4A为图3所示基板中沉积第二绝缘层后的截面示意图；
图4B为图3所示基板中形成第一过孔后的截面示意图；
图4C为图3所示基板中形成第二极后的截面示意图；
图5A为图2所示基板的B-B截面示意图；
图5B为图2所示基板的另一个B-B截面示意图；
图6为本公开另一实施例中基板的平面示意图；
图7为图6中的C-C截面示意图；
图8为本公开另一实施例中基板的局部平面示意图；
图9为本公开另一实施例中基板的局部平面示意图。
附图标记说明：
11、基底；12、数据线；121、第一极；13、第一绝缘层；14、栅线；141、栅极；15、第二绝缘层；151、第一过孔；16、第二极；17、有源层；18、第三绝缘层；19、平坦层；191、第二过孔；21、像素电极；22、第四绝缘层；23、公共电极；24、凸台。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
图1为相关技术中一种薄膜晶体管的截面示意图。如图1所示，薄膜晶体管(TFT)的制备过程大体如下：在基底11上沉积缓冲层；在缓冲层上形成第一极121，也可以叫做源极；在第一极121的背离基底11的一侧沉积第一绝缘层13，对第一绝缘层13进行刻蚀形成第一倾斜面130；在第一绝缘层13的背离基底11的一侧形成第二极16，也可以叫做漏极；在第二极16的背离基底11的一侧形成有源层17，有源层17自第一极121通过第一倾斜面130爬坡延伸至第二极16，并与第二极16的上表面搭接连接；在有源层17的背离基底11的一侧形成第二绝缘层15；在第二绝缘层15的背离基底11的一侧形成栅极141，有源层17在基底11上的正投影位于栅极141在基底11上的正投影内。
在图1中，第一倾斜面130的坡度角较大，形成接近90°的大致垂直面，图1所示的薄膜晶体管通常叫做垂直TFT。垂直TFT的沟道通常位于有源层的爬坡部分，例如，图1中的有源层17的沟道的至少一部分为有源层17的沿第一倾斜面130爬坡的部分。为了形成垂直TFT的沟道，需要对无机材质的第一绝缘层13进行刻蚀来形成第一倾斜面130。在形成第二极16的过程中，为了使得第二极16的侧面与第一倾斜面130相平齐，在刻蚀第二极16的过程中同样会刻蚀到第一倾斜面130，前后两次刻蚀第一倾斜面130，会在第一倾斜面130表面造成大量界面损伤，形成缺陷。当在第一倾斜面130沉积有源层17后，第一倾斜面130的大量缺陷会对TFT的背沟道产生影响，进而影响TFT器件的整体性能。
为了解决垂直TFT器件的性能，需要提出一种新的垂直TFT器件的结构。
图2为本公开一实施例中基板的平面结构示意图，图3为图2所示基板在一个实施例中的A-A截面结构示意图。如图2和图3所示，本公开实施例提供一种基板，基板包括薄膜晶体管，薄膜晶体管包括第一极121、栅极141、有源层17和第二极16。示例性地，第一极121可以为源极，第二极16可以为漏极；或者，第一极121可以为漏极，第二极16可以为源极。基板还包括基底11、第一绝缘层13和第二绝缘层15。
第一极121位于基底11的一侧，第一极121沿第一方向X延伸。第一绝缘层13位于第一极121的背离基底11的一侧。
栅极141位于第一绝缘层13的背离基底11的一侧，栅极141沿第二方向Y延伸，第二方向Y与第一方向X不平行，或者说，第二方向Y与第一方向X相交。示例性地，第二方向Y可以与第一方向X垂直。
第二绝缘层15位于栅极141的背离基底11的一侧，第二绝缘层15设置有第一过孔151，第一过孔151贯穿第二绝缘层15和第一绝缘层13而暴露第一极121的至少部分表面。栅极141在基底11上的正投影位于第二绝缘层15在基底11上的正投影内，从而，栅极141被第二绝缘层15覆盖，第一过孔151不会暴露栅极141。
有源层17位于第二绝缘层15的背离基底11的一侧。有源层17在基底11上的正投影与栅极141在基底11上的正投影存在第一交叠区域。有源层17包括沟道以及位于沟道两侧的第一导体化区域和第二导体化区域，沟道位于第一交叠区域，第一导体化区域通过第一过孔151与第一极121连接。
第二极16位于第二绝缘层15的背离基底11的一侧，第二极16与第二导体化区域连接。
本公开实施例的薄膜晶体管为垂直型薄膜晶体管，有源层17位于第二绝缘层15的背离基底11的一侧，第二极16位于第二绝缘层15的背离基底11的一侧，有源层17的第一导体化区域通过第一过孔151与第一极121连接，有源层17的第二导体化区域与第二极16连接，这样的薄膜晶体管，有源层17自第一过孔151内的第一极121的暴露表面沿着第二绝缘层15的外表面(如图3中示出的表面M)爬升至栅极141的背离基底的一侧并与第二极16连接。栅极141的设置提升了有源层17的爬坡高度，使得有源层17的与栅极141相对的部分(也可以理解为沟道)的位置被抬升，从而，有源层17的沟道的至少部分位于第二绝缘层15的沉积而形成的外表面上，也就是说，有源层17的沟道的至少部分位于第二绝缘层15的未被刻蚀的外表面(如图3中示出的表面M)上，这部分没有被刻蚀的表面是不存在刻蚀缺陷的，因此，第二绝缘层15的用于形成有源层17的沟道的表面的刻蚀缺陷大大减少甚至不存在刻蚀缺陷，这样就可大大降低了刻蚀缺陷对有源层17的沟道的影响，提升了薄膜晶体管的性能，提升了薄膜晶体管的稳定性。
在一个实施例中，如图2和图3所示，第一过孔151在基底11上的正投影与栅极141在基底上的正投影不交叠。需要说明的是，对于垂直型TFT，有源层的沟道可以为与栅极141相对应的部分，或者说，有源层17在基底11上的正投影的与栅极141在基底上的正投影的交叠部分为沟道。第一过孔151在基底11上的正投影与栅极141在基底上的正投影不交叠，这就使得有源层17的沟道位于第一过孔151之外，从而，有源层17的沟道便可以搭接在第二绝缘层15的未被刻蚀的表面上，避免了刻蚀缺陷对有源层17的沟道的影响，进一步提升了薄膜晶体管的性能，提升了薄膜晶体管的稳定性。这里的“沟道位于第一过孔之外”应当理解为沟道没有与第一过孔的底壁和侧壁接触。由于第一过孔为采用刻蚀工艺形成的，从而，当沟道位于第一过孔151之外时，形成沟道的表面便为第二绝缘层15的未被刻蚀的表面。
有源层17自第一过孔151内的第一极121的暴露表面沿着第二绝缘层15的外表面爬升至栅极141的背离基底的一侧并与第二极16连接，示例性地，有源层17的爬升坡度角θ的范围为60°～90°。坡度角θ可以为60°、70°、75°、80°、85°或大体90°。
在一个实施例中，栅极141包括朝向第一过孔151一侧的第一侧壁，在图3中，第一侧壁为栅极141的右侧壁。第二绝缘层15包括与第一侧壁贴合的第一部分，即图3中表面M对应的部分。第一过孔151的侧面与第一部分的外表面相连接。可以理解的是，有源层17沿着第一极121的暴露表面经过第一过孔151的侧面、第二绝缘层15的外表面(例如表面M)爬升，将第一过孔151的侧面设置为与第一部分的外表面相连接，可以避免第一过孔151与第一部分之间产生台阶，避免台阶影响有源层的性能。将第一过孔151的侧面设置为与第一部分的外表面相连接，可以使得有源层的爬坡更顺畅，有利于提升薄膜晶体管的性能。
需要说明的是，第二绝缘层的外表面可以理解为在栅极141背离基底11的一侧沉积第二绝缘层后，第二绝缘层的裸露的表面。
如图3所示，第一过孔151的侧面的坡度角α范围为60°～90°，这样就可以降低第一过孔151的工艺难度，提供生产效率。第一过孔151的侧面的坡度角α可以为60°、70°、75°、80°、85°或大体90°。
示例性地，第一过孔151的侧面的坡度角α可以与有源层17的爬升坡度角θ相同。这样可以进一步使得有源层的爬坡更顺畅，进一步提升薄膜晶体管的性能。
在一个实施例中，如图3所示，栅极141包括朝向第一过孔151一侧的第一侧壁，第一侧壁的坡度角β范围为60°～90°。第一侧壁在基底11上的正投影的至少部分位于有源层17在基底11上的正投影内。示例性地，第一侧壁在基底11上的正投影的至少部分位于有源层17的沟道在基底11上的正投影内。这样的结构，在沟道的长度L相同的情况下，可以减小沟道在基底11上的正投影尺寸，从而减小薄膜晶体管在基底11上的正投影面积，减小薄膜晶体管的尺寸，有利于提高显示产品的开口率。第一侧壁的坡度角β可以为60°、70°、75°、80°、85°或大体90°。
在一个实施例中，如图3所示，第二极16可以位于第二绝缘层15和有源层17之间。也就是说，第二极16位于第二绝缘层15的背离基底11的一侧，有源层17位于第二极16的背离基底11的一侧，从而，有源层17的第二导体化区域与第二极16的上表面搭接连接。
在另一个实施例中，第二极16可以位于有源层17的背离基底11的一侧，从而，第二极16与有源层17的第二导体化区域的上表面搭接连接。
需要说明的是，可以采用本领域的常规技术对有源层17的第一导体化区域和第二导体化区域进行导体化，例如，在沟道上方设置遮挡层，对有源层17的暴露区域进行导体化。对于图3所示结构，可以采用电场极化的方式，例如，向第一极121和第二极16分别施加可用于导体化的电流，在电场的作用下实现对第一导体化区域和第二导体化区域的导体化。
本公开实施例的薄膜晶体管，面积较小，可以应用在高分辨率(PPI)的显示产品中。
下面结合图3详细介绍薄膜晶体管的制备过程。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
在基底11的一侧沉积缓冲层。缓冲层的材料可以包括氮化硅、氧化硅、氮氧化硅中的至少一种。缓冲层的厚度可以为500埃米～3000埃米。基底11的材质可以为玻璃或聚酰亚胺(PI)。当基底11的材质为玻璃时，缓冲层可以阻挡玻璃中的钠离子和钾离子。
在缓冲层的背离基底11的一侧形成第一极121，第一极121的厚度可以为1000埃米～10000埃米。
在第一极121的背离基底11的一侧沉积第一绝缘层13，在第一绝缘层13的背离基底11的一侧形成栅极141。第一绝缘层13的材料可以包括氮化硅、氧化硅、氮氧化硅中的至少一种，或者，第一绝缘层13的材料可以为无机介电材料。第一绝缘层13的厚度可以为1000埃米～10000埃米。栅极141的厚度可以为1000埃米～10000埃米。
在栅极141的背离基底11的一侧沉积第二绝缘层15，如图4A所示，图4A为图3所示基板中沉积第二绝缘层后的截面示意图；对第二绝缘层15进行图案化处理，形成第一过孔151，第一过孔151贯穿第二绝缘层15和第一绝缘层13而暴露第一极121的至少部分表面，如图4B所示，图4B为图3所示基板中形成第一过孔后的截面示意图。第二绝缘层15可以叫做栅绝缘层，第二绝缘层15的材料可以为氧化硅，第二绝缘层15的厚度可以为800埃米～2000埃米。如图4A所示，在栅极141的背离基底11的一侧沉积第二绝缘层15后，第二绝缘层15包括与栅极141的右侧壁贴合的第一部分，第一部分的外表面包括表面M，表面M为第二绝缘层15的沉积表面。如图4B所示，第一过孔151的侧面与第一部分的外表面(即表面M)相连接，示例性地，第一过孔151的与表面M相连接的侧面与第一部分的外表面(即表面M)相平行。第一过孔151的侧面是采用刻蚀工艺例如干刻工艺形成的，但表面M是沉积工艺形成的，因此，表面M的刻蚀缺陷很少甚至表面M不存在刻蚀缺陷。
在第二绝缘层15的背离基底11的一侧沉积导电层，并对导电层进行图案化，形成第二极16，如图4C所示，图4C为图3所示基板中形成第二极后的截面示意图。第二极16的厚度可以为500埃米～8000埃米。第二极16的材料可以为透明导电材料，或者，第二极16的材料可以为金属导电材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)。第二极16可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。第二极16位于第一过孔151之外的区域。示例性地，第二极16的朝向第一过孔151一侧的侧壁为第二侧壁N，在图3中，第二侧壁N为第二极16的右侧壁。第二侧壁N与第一部分的外表面即表面M相连接且相平行，从而，第一过孔151的左侧面、表面M和第二侧壁N为平滑的倾斜表面。从而，在形成有源层17后，如图3所示，有源层17可以沿着平滑的倾斜表面(第一过孔151的左侧面、表面M和第二侧壁N)逐渐爬升至第二极16的上表面上。
在第二极16的背离基底11的一侧形成有源层17，有源层17的厚度可以为100埃米～2000埃米。
如图2和图3所示，基板还包括数据线12和栅线14。数据线12沿第一方向X延伸且与薄膜晶体管的第一极121同层设置，第一极121为数据线12的一部分。栅极141沿第二方向延伸且与薄膜晶体管中的栅极141同层设置，栅极141为数据线12的一部分。
这样的基板，采用数据线12的一部分作为第一极121，采用栅线14的一部分作为栅极141，避免第一极121和栅极141占用数据线12和栅线14之外的区域，进一步提高了产品的开口率。
在一个实施例中，如图2所示，第一过孔151在基底11上的正投影可以位于数据线12在基底11上的正投影内。本领域技术人员理解，基板上的过孔会产生漏光，本实施例中，将第一过孔151在基底11上的正投影设置在数据线12在基底11上的正投影内，数据线12是采用不透光金属材料形成的，数据线12可以遮挡光线，这样就可以避免第一过孔151位置漏光，提供显示性能。
第一过孔151的形状和尺寸可以根据需要设置。示例性地，为了方便沿第一过孔151的侧壁形成有源层17，第一过孔151的形状可以为四边形，如图2所示，从而，第一过孔151的四个侧壁均为平面，可以在靠近栅线14的侧壁上形成有源层17，方便了薄膜晶体管的形成。
在一个实施例中，如图2所示，第二极16在基底11上的正投影可以位于栅线14在基底11上的正投影内。从而，第二极16不会占用数据线12、栅线14之外的区域，进一步提高了产品开口率。
示例性地，第二极16的材质可以为金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。
示例性地，第二极16的材质可以为透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)中的任意一种或多种。
图5A为图2所示基板的B-B截面示意图，图5B为图2所示基板的另一个B-B截面示意图。如图2、图5A和图5B所示，基板还可以包括平坦层19和像素电极21，平坦层19位于薄膜晶体管的第二极16和有源层17的背离基底11的一侧。平坦层19设置有第二过孔191，第二过孔191暴露第二极16的至少部分表面。像素电极21位于平坦层19的背离基底11的一侧，像素电极21通过第二过孔191与第二极16连接。第二过孔191在基底11上的正投影位于栅线14在基底11上的正投影内。
将第二过孔191在基底11上的正投影设置为位于栅线14在基底11上的正投影的范围内，可以防止第二过孔191位置漏光。
基板还可以包括位于有源层17、第二极16和平坦层19之间的第三绝缘层18，第三绝缘层18设置有第三过孔，第二过孔191在基底11上的正投影位于第三过孔在基底11上的正投影，从而，像素电极21可以通过第二过孔191、第三过孔与第二极16连接。
如图5A和图5B所示，基板还可以包括第四绝缘层22和凸台24，第四绝缘层22位于平坦层19的背离基底11的一侧，凸台24位于第四绝缘层22的背离基底11的一侧，凸台24在基底11上的正投影位于第二过孔191在基底11上的正投影的范围内。
需要说明的是，在LCD中，凸台24可以用于支撑彩膜基板上的主隔垫物，保持LCD的盒厚。将第二过孔191在基底11上的正投影设置为位于栅线14在基底11上的正投影的范围内，凸台24在基底11上的正投影设置为位于第二过孔191在基底11上的正投影的范围内，这就使得凸台24在基底11上的正投影位于栅线14在基底11上的正投影的范围内，避免凸台24影响产品的开口率。
另外，第二过孔191位置为凹坑位置，如果凸台24位于第二过孔191之外的位置，第二过孔191位置的凹坑会影响阵列基板上表面的平整性，进而影响配向膜的平整性，影响液晶配向。在形成凸台24过程中，用于形成凸台24的材料可以填充第二过孔191位置的凹坑，进而在填充后的凹坑上方形成凸台24，这就使得凸台24被凸台24材料支撑，可以增加凸台24的稳定性。并且，凸台24位于第二过孔191位置，可以避免第二过孔191位置的凹坑对阵列基板上表面的平整性造成影响，可以提高阵列基板上表面的平整性，进而提高配向膜的平整性，有利于液晶配向。
在一个实施例中，平坦层19的材料可以包括有机材料，例如平坦层19的材料可以包括有机树脂材料或者光刻胶等。
在一个实施例中，凸台24的材料可以包括有机材料，例如平坦层19的材料可以包括有机树脂材料或者光刻胶等。
基板还可以包括公共电极23，公共电极23位于第四绝缘层22的背离基底11的一侧。公共电极23和像素电极21可以形成水平电场。
可以理解的是，基板可以包括多条数据线12和多条栅线14，多条数据线12和多条栅线14相互交叉限定出多个子像素区域。如图2和图5B所示，薄膜晶体管对应第一子像素区域，像素电极21从第一子像素区域朝向栅线14方向延伸而形成第一边界211。第一边界211在基底11上的正投影与第二过孔191在基底11上的正投影相交，也就是说，第一边界211没有超过第二过孔191位置，像素电极21与第二极16的通过第二过孔191暴露的表面的一部分接触。
可以理解的是，在栅线14的下方存在与第一子像素区域位于同一列的第二子像素区域，第二子像素区域设置有对应的像素电极21。将第一边界211在基底11上的正投影设置为与第二过孔191在基底11上的正投影相交，可以避免第一子像素区域与第二子像素区域中的像素电极21之间的间隙过小，保证第一子像素区域与第二子像素区域中的像素电极21之间具有足够的间隙，满足工艺要求。
在一个实施例中，如图2所示，有源层17在基底11上的正投影位于数据线12和栅线14在基底11上的正投影内。这样的结构，可以避免有源层17占据数据线12、栅线14之外的区域，进一步增大产品的开口率。
图6为本公开另一实施例中基板的平面示意图，图7为图6中的C-C截面示意图。如图5B和图6所示，基板包括氧化物半导体层，氧化物半导体层位于第二绝缘层15的背离基底11的一侧。氧化物半导体层包括有源层17，氧化物半导体层中位于有源层17之外的部分被导体化而形成像素电极21和薄膜晶体管的第二极16。这样的结构，通过在第二绝缘层15的背离基底11的一侧形成氧化物半导体层，并对氧化物半导体层中的沟道之外的区域进行导体化，便可以同时形成有源层17的导体化区域、第二极16和像素电极21，相比于图5A所示的基板，图7所示的基板可以减少至少3道掩膜，降低了生产成本，提供了生产效率。氧化物半导体材料可以包括氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)中的至少一种。
氧化物半导体为透明材料，采用氧化物半导体作为像素电极21不会影响产品的开口率。
图8为本公开另一实施例中基板的局部平面示意图。如图8所示，有源层17的材质可以包括氧化物半导体。有源层17的与数据线12相平行的部分在垂直于数据线12方向上的尺寸w1大于数据线12在垂直于数据线12延伸方向上的尺寸w2，数据线12的与第一方向X相平行的边界位于有源层17的与数据线12相平行的部分的边界的内侧，也就是说，数据线12的右侧边界和左侧边界均位于有源层17的与数据线12相平行的部分的边界的内侧。从而，数据线12中的一段被有源层17覆盖，这样就可以增大有源层17的沟道宽度，提高薄膜晶体管的性能，并且，采用氧化物半导体材料的有源层17为透明的，不会影响产品的开口率。在第一方向与第二方向相垂直时，有源层17的与数据线12相平行的部分在垂直于数据线12方向上的尺寸，可以理解为，有源层的与数据线相平行的部分在沿着第二方向Y上的尺寸；数据线12在垂直于数据线12方向上的尺寸，可以理解为，数据线在沿着第二方向Y上的尺寸。需要说明的是，这里的“尺寸”指的是实际尺寸，或者，指的是在基底上的正投影所对应的尺寸。例如，数据线在沿着第二方向Y上的尺寸，可以理解为，数据线在沿着第二方向Y上的实际尺寸，或者，数据线在基底上的正投影沿着第二方向Y上的尺寸。
示例性地，有源层17的与数据线12相平行的部分的边界与数据线12的对应边界之间的最小距离d1为0.1μm～1μm。如图8所示，有源层17的左侧边界与数据线12的左侧边界之间的距离为0.1μm～1μm，有源层17的右侧边界与数据线12的右侧边界之间的距离为0.1μm～1μm。需要说明的是，文中的“A的边界与B的边界之间的最小距离”应当理解为，A在基底上的正投影的边界与B在基底上的正投影的边界之间的最小距离。
图9为本公开另一实施例中基板的局部平面示意图。如图9所示，栅线14的与第二方向相平行且靠近第一过孔151一侧的边界设置有凹槽142，凹槽142在基底11上的正投影位于有源层17在基底11上的正投影内。这样的结构，凹槽142的边界长度即为沟道的宽度，这样就进一步增大了沟道的宽度，进一步提高了薄膜晶体管的性能。
图9中的凹槽的边界为直线形状，在其它实施例中，凹槽的边界可以为锯齿状、曲线等形状，只要可以增大凹槽边界长度均可。
如图9所示，栅线14的与第二方向相平行且远离第一过孔151一侧的边界设置有与凹槽142相对应的凸出部143，通过设置凸出部143可以对凹槽142位置栅线14的宽度进行补偿，可以增大凹槽142位置的栅线14宽度，避免凹槽位置的栅线14宽度过小，保证栅线14的性能。可以理解的是，栅线14宽度为栅线14在垂直于栅线14延伸方向上的尺寸。
示例性地，凸出部143的边界与栅线14之间的距离d2可以为0.5μm～2μm。
在示例性实施例中，第一绝缘层13、第二绝缘层15、第三绝缘层18、缓冲层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。栅极141、源极、漏极、金属走线(例如栅线14、数据线12)可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti、MoNb/Cu、Ti/Al/Ti、Mo/Al/Mo等。有源层17可以采用氧化铟镓锌材料(IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、氧化铟镓锌锡(IGZTO)、氧化铟镓(IGO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
本公开实施例还提供一种显示面板，显示面板可以包括本公开任一实施例中的基板。显示面板还可以包括彩膜基板，彩膜基板与基板相对设置。基板的像素电极21朝向彩膜基板。
示例性地，显示面板还可以包括位于基板和彩膜基板之间的液晶。
本公开实施例还提供一种显示装置，显示装置可以包括本公开任一实施例中的基板或者包括本公开实施例中的显示面板。
显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种薄膜晶体管，其特征在于，包括：
基底；
第一极，位于所述基底的一侧，所述第一极沿第一方向延伸；
第一绝缘层，位于所述第一极的背离所述基底的一侧；
栅极，位于所述第一绝缘层的背离所述基底的一侧，所述栅极沿第二方向延伸，所述第二方向与所述第一方向相交；
第二绝缘层，位于所述栅极的背离所述基底的一侧，所述第二绝缘层设置有第一过孔，所述第一过孔贯穿所述第二绝缘层和所述第一绝缘层而暴露所述第一极的至少部分表面；
有源层，位于所述第二绝缘层的背离所述基底的一侧，所述有源层在所述基底上的正投影与所述栅极在所述基底上的正投影存在第一交叠区域，所述有源层包括沟道以及位于所述沟道两侧的第一导体化区域和第二导体化区域，所述沟道位于所述第一交叠区域，所述第一导体化区域通过所述第一过孔与所述第一极连接；
第二极，位于所述第二绝缘层的背离所述基底的一侧，所述第二极与所述第二导体化区域连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一过孔在所述基底上的正投影与所述栅极在所述基底上的正投影不交叠。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层自所述第一过孔内的所述第一极的暴露表面沿所述第二绝缘层的外表面爬升至所述栅极的背离所述基底的一侧，所述有源层的爬升坡度角范围为60°～90°。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极包括朝向所述第一过孔一侧的第一侧壁，所述第二绝缘层包括与所述第一侧壁贴合的第一部分，所述第一过孔的侧面与所述第一部分的外表面相连接。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一过孔的侧面的坡度角与所述有源层的爬升坡度角相同。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一侧壁的坡度角范围为60°～90°，所述第一侧壁在所述基底上的正投影的至少部分位于所述有源层在所述基底上的正投影内。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一侧壁在所述基底上的正投影的至少部分位于所述沟道在所述基底上的正投影内。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二极位于所述第二绝缘层和所述有源层之间；或者，所述第二极位于所述有源层的背离所述基底的一侧。
9.一种基板，其特征在于，包括权利要求1-8中任一项所述的薄膜晶体管，所述基板还包括数据线和栅线，所述数据线沿第一方向延伸且与所述薄膜晶体管中的第一极同层设置，所述第一极为所述数据线的一部分，所述栅线沿所述第二方向延伸且与所述薄膜晶体管中的栅极同层设置，所述栅极为所述数据线的一部分。
10.根据权利要求9所述的基板，其特征在于，所述第一过孔在所述基底上的正投影位于所述数据线在所述基底上的正投影内。
11.根据权利要求9所述的基板，其特征在于，所述第二极在所述基底上的正投影位于所述栅线在所述基底上的正投影内。
12.根据权利要求9所述的基板，其特征在于，还包括平坦层和像素电极，所述平坦层位于所述薄膜晶体管的第二极和有源层的背离所述基底的一侧，所述平坦层设置有第二过孔，所述第二过孔暴露所述第二极的至少部分表面，所述像素电极位于所述平坦层的背离所述基底的一侧，所述像素电极通过所述第二过孔与所述第二极连接，所述第二过孔在所述基底上的正投影位于所述栅线在所述基底上的正投影内。
13.根据权利要求12所述的基板，其特征在于，所述薄膜晶体管对应第一子像素区域，所述像素电极从所述第一子像素区域朝向所述栅线方向延伸而形成第一边界，所述第一边界在所述基底上的正投影与所述第二过孔在所述基底上的正投影相交。
14.根据权利要求9-13中任一项所述的基板，其特征在于，所述有源层在所述基底上的正投影位于所述数据线和所述栅线在所述基底上的正投影内。
15.根据权利要求9-13中任一项所述的基板，其特征在于，所述有源层的材质包括氧化物半导体，所述有源层的与所述数据线相平行的部分在垂直于所述数据线方向上的尺寸大于所述数据线在垂直于所述数据线方向上的尺寸，所述数据线的与所述第一方向相平行的边界位于所述有源层的与所述数据线相平行的部分的边界的内侧。
16.根据权利要求15所述的基板，其特征在于，所述有源层的与数据线相平行的部分与所述数据线的对应边界之间的最小距离为0.1μm～1μm。
17.根据权利要求15所述的基板，其特征在于，所述栅线的与第二方向相平行且靠近所述第一过孔一侧的边界设置有凹槽，所述凹槽在所述基底上的正投影位于所述有源层在所述基底上的正投影内。
18.根据权利要求9所述的基板，其特征在于，所述基板包括氧化物半导体层，所述氧化物半导体层位于第二绝缘层的背离所述基底的一侧，所述氧化物半导体层包括所述有源层，所述氧化物半导体层中位于所述有源层之外的部分被导体化而形成像素电极和所述薄膜晶体管的第二极。
19.一种显示面板，其特征在于，包括权利要求9-18中任一项所述的基板。
CN202310318928.3A 2023-03-28 2023-03-28 薄膜晶体管、基板、显示面板 Pending CN116207159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310318928.3A CN116207159A (zh) 2023-03-28 2023-03-28 薄膜晶体管、基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310318928.3A CN116207159A (zh) 2023-03-28 2023-03-28 薄膜晶体管、基板、显示面板

Publications (1)

Publication Number Publication Date
CN116207159A true CN116207159A (zh) 2023-06-02

Family

ID=86515868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310318928.3A Pending CN116207159A (zh) 2023-03-28 2023-03-28 薄膜晶体管、基板、显示面板

Country Status (1)

Country Link
CN (1) CN116207159A (zh)

Similar Documents

Publication Publication Date Title
KR100668567B1 (ko) 표시 장치용 기판, 그 제조 방법 및 표시 장치
US20210225992A1 (en) Display substrate and display device
CN108027541B (zh) 薄膜晶体管基板及其制造方法
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
EP2497107B1 (en) Mask level reduction for mofet
US20200251678A1 (en) Organic electroluminescent display panel, manufacturing method thereof and display device
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US20210225994A1 (en) Display substrate and display apparatus
JP2005283689A (ja) 液晶表示装置とその製造方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN111627973A (zh) 一种显示基板及其制备方法、显示装置
JP5479603B2 (ja) 表示パネルおよびその製造方法
US11233074B2 (en) Array substrate and manufacturing method thereof
CN116207159A (zh) 薄膜晶体管、基板、显示面板
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
CN111430383A (zh) 阵列基板及其制作方法、显示装置
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
US20240030349A1 (en) Thin-film transistor array substrate and method of manufacturing same
US20230135065A1 (en) Active matrix substrate
WO2023272505A1 (zh) 显示基板及其制备方法、显示装置
US20160307930A1 (en) Array substrate, manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination