CN116206645A - 存储器件、其操作方法及包括其的存储器系统 - Google Patents

存储器件、其操作方法及包括其的存储器系统 Download PDF

Info

Publication number
CN116206645A
CN116206645A CN202211517669.9A CN202211517669A CN116206645A CN 116206645 A CN116206645 A CN 116206645A CN 202211517669 A CN202211517669 A CN 202211517669A CN 116206645 A CN116206645 A CN 116206645A
Authority
CN
China
Prior art keywords
refresh
word line
target
word lines
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211517669.9A
Other languages
English (en)
Inventor
柳廷旻
赵诚珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220044757A external-priority patent/KR20230082529A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116206645A publication Critical patent/CN116206645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本公开提供了降低刷新操作中电源噪声的存储器件、其操作方法及包括其的存储器系统。在一些实施例中，一种操作方法包括：响应于接收到第一刷新命令，在第一刷新定时执行多条字线中的第一N条字线同时被刷新的第一正常刷新，并且在第二刷新定时，对该多条字线中与最频繁被激活的最多激活字线相邻的至少一条第一牺牲字线执行第一目标刷新；以及响应于接收到第二刷新命令，在第三刷新定时执行第二N条字线同时被刷新的第二正常刷新，并且在第四刷新定时，对与该最多激活字线相邻的至少一条第二牺牲字线执行第二目标刷新。

Description

存储器件、其操作方法及包括其的存储器系统
相关申请的交叉引用
本申请要求于2021年12月1日在韩国知识产权局提交的韩国专利申请No.10-2021-0170368和2022年4月11在韩国知识产权局日提交的韩国专利申请No.10-2022-0044757的优先权，通过引用将上述申请的全部内容并入本文。
技术领域
本公开涉及一种存储器件及其操作方法，具体地，涉及一种降低刷新操作时的电源噪声的存储器件及其操作方法。
背景技术
在高性能电子系统中使用的相关存储器件可以具有更高的集成密度和速度。当在诸如但不限于动态随机存取存储器(DRAM)的相关存储器件中访问特定存储单元的频率增加时，可能会对相邻的存储单元施加压力。因此，相邻存储单元的数据保持特性可能降低，并且数据可靠性也可能降低。例如，当特定字线被密集地激活时，与特定字线相邻的一条或更多条字线的存储单元的数据保持特性可能降低，因此，为了确保数据的可靠性，可以对相邻字线进行目标刷新。
然而，随着存储器件的集成密度提高，必须刷新的字线的数量也增加。在此情况下，因为DRAM规范要求的刷新循环(refresh cycle)中的刷新执行定时的数量存在限制，并且需要在刷新循环中额外执行目标刷新，所以可能在特定时间段内同时刷新大量的字线，这可能导致电源噪声增加。
发明内容
本公开提供了一种通过对多条字线优化地执行正常刷新操作和目标刷新操作而降低电源噪声的存储器件及其操作方法。
根据本公开的一方面，存储器件的操作方法包括：响应于接收到第一刷新命令，在第一刷新定时执行同时刷新所述存储器件的多条字线中的第一N条字线的第一正常刷新，所述N是大于1的整数；响应于接收到所述第一刷新命令，在第二刷新定时，对所述多条字线中与最频繁被激活的字线相邻的至少一条第一牺牲字线执行第一目标刷新；响应于接收到第二刷新命令，在第三刷新定时执行同时刷新所述多条字线中的第二N条字线的第二正常刷新；以及响应于接收到所述第二刷新命令，在第四刷新定时，对与所述最频繁被激活的字线相邻的至少一条第二牺牲字线执行第二目标刷新。
在一些实施例中，所述至少一条第一牺牲字线可以包括最靠近所述最频繁被激活的字线的一侧的字线，并且所述至少一条第二牺牲字线可以包括最靠近所述最频繁被激活的字线的另一侧的字线。
在一些实施例中，所述至少一条第一牺牲字线可以包括与所述最频繁被激活的字线的一侧相邻的至少两条字线，并且所述至少一条第二牺牲字线可以包括与所述最频繁被激活的字线的另一侧相邻的至少另两条字线。
在一些实施例中，所述最频繁被激活的字线可以对应于在接收两个刷新命令之间的时间间隔内所述多条字线当中的最频繁被激活的字线。
在一些实施例中，执行所述第一正常刷新可以包括同时刷新所述存储器件的第一存储体中的所述第一N条字线，并且对所述至少一条第一牺牲字线执行所述第一目标刷新可以包括对所述存储器件的第二存储体中的所述至少一条第一牺牲字线执行所述第一目标刷新。
在一些实施例中，执行所述第二正常刷新可以包括同时刷新所述存储器件的所述第二存储体中的所述第二N条字线，并且对所述至少一条第二牺牲字线执行所述第二目标刷新可以包括对所述存储器件的所述第一存储体中的所述至少一条第二牺牲字线执行所述第二目标刷新。
在一些实施例中，与响应于接收到所述第一刷新命令而执行刷新操作的时间间隔相对应的可以是刷新区段，执行所述第一正常刷新可以包括在所述刷新区段中执行所述第一正常刷新，并且执行所述第一目标刷新可以包括在所述刷新区段中执行所述第一目标刷新。
在一些实施例中，执行所述第一正常刷新可以包括同时刷新所述第一N条字线，所述N是4的倍数，并且执行所述第一目标刷新可以包括对一条第一牺牲字线执行所述第一目标刷新。
根据本公开的方面，一种存储器件包括具有多条字线的存储单元阵列、刷新控制器和控制逻辑。所述刷新控制器被配置为控制对所述多条字线的刷新操作，并且执行对所述多条字线的正常刷新操作和目标刷新操作的调度。所述控制逻辑被配置为基于对所述多条字线的激活次数的计数来确定将对其执行所述目标刷新操作的至少一条牺牲字线。所述刷新控制器还被配置为执行调度使得在与接收到一个刷新命令相对应的刷新区段中所述正常刷新操作和所述目标刷新操作一起被执行。通过所述正常刷新操作同时刷新的第一数量的字线多于通过所述目标刷新操作刷新的第二数量的字线。
在一些实施例中，所述刷新控制器还可以被配置为在所述刷新区段中执行N级刷新，所述刷新区段包括N个刷新定时。N可以是大于1的整数。在所述刷新区段中执行的第一数量的所述正常刷新操作可以与在所述刷新区段中执行的第二数量的所述目标刷新操作相匹配。
在一些实施例中，在所述刷新区段中执行所述目标刷新操作可以包括刷新所述至少一条牺牲字线，所述至少一条牺牲字线与在特定时间段内最频繁被激活的字线的一侧相邻。
在一些实施例中，所述刷新控制器还可以被配置为对与在所述特定时间段内最频繁被激活的字线的另一侧相邻的至少另一条牺牲字线执行下一个目标刷新操作。所述下一个目标刷新操作可以被调度在与下一个刷新命令相对应的下一个刷新区段中。
在一些实施例中，所述刷新控制器还可以被配置为：生成正常地址，所述正常地址指示将通过所述正常刷新操作被刷新的所述第一数量的字线；从所述控制逻辑接收目标地址，所述目标地址指示所述至少一条牺牲字线；在执行所述正常刷新操作的第一定时输出所述正常地址；以及在执行所述目标刷新操作的第二定时输出所述目标地址。
在一些实施例中，所述存储单元阵列可以包括第一存储体和第二存储体，所述刷新区段可以包括第一刷新定时和第二刷新定时，执行所述正常刷新操作的调度可以包括调度所述正常刷新操作以在所述第一刷新定时对所述第一存储体中的第一多条字线执行所述正常刷新操作，并且执行所述目标刷新操作的调度可以包括调度所述目标刷新操作以在所述第一刷新定时对所述第二存储体中的所述至少一条牺牲字线执行所述目标刷新操作。
在一些实施例中，所述刷新控制器还可以被配置为：在所述第二刷新定时，对所述第一存储体中的至少另一条牺牲字线执行另一目标刷新操作；以及在所述第二刷新定时，对所述第二存储体中的第二多条字线执行另一正常刷新操作。
在一些实施例中，所述至少一条牺牲字线可以与在接收两个刷新命令之间的时间间隔内最频繁被激活的字线相邻。
根据本公开的方面，一种存储器系统包括存储器件和存储器控制器。所述存储器件包括存储单元阵列和刷新控制器，所述存储单元阵列包括多条字线，所述刷新控制器被配置为控制对所述多条字线的刷新操作，并且调度对所述多条字线的正常刷新操作和对至少一条牺牲字线的目标刷新操作。所述存储器控制器被配置为向所述存储器件提供命令和地址，并控制对所述存储器件的访问。所述刷新控制器被配置为执行调度使得在与从所述存储器控制器接收到刷新命令相对应的刷新区段中所述正常刷新操作和所述目标刷新操作一起被执行。通过所述正常刷新操作同时刷新的第一数量的字线多于通过所述目标刷新操作刷新的第二数量的字线。
在一些实施例中，所述刷新控制器还可以被配置为在与接收到所述刷新命令相对应的所述刷新区段中执行所述正常刷新操作和所述目标刷新操作。
在一些实施例中，所述至少一条牺牲字线可以包括第一牺牲字线和第二牺牲字线，所述第一牺牲字线和所述第二牺牲字线分别与在一时间间隔中最频繁被激活的字线的相对侧相邻，在所述刷新区段中执行所述目标刷新操作可以包括对所述第一牺牲字线执行所述目标刷新操作，并且所述刷新控制器还可以被配置为在与接收到下一个刷新命令相对应的下一个刷新区段中对所述第二牺牲字线执行下一个目标刷新操作。
在一些实施例中，所述存储器控制器还可以被配置为：基于对所述存储器件中的所述多条字线的激活次数进行计数来确定所述至少一条牺牲字线；以及向所述存储器件发送所述刷新命令，所述刷新命令包括指示所述至少一条牺牲字线的目标地址。
附图说明
根据以下结合附图的详细描述，可以更清楚地理解本公开的实施例，其中：
图1是根据实施例的存储器系统的框图；
图2是示出了根据实施例的对其执行目标刷新的牺牲字线的示例的示图；
图3是示意性地示出了根据实施例的两级(2-series)刷新的示图；
图4A和图4B是示出了根据实施例的刷新操作的示例的示图；
图5是用于描述根据实施例的存储器件的操作方法的流程图；
图6是示出了根据实施例的一个存储体中的刷新操作的示例的示图；
图7是示出了根据各种实施例的实现存储器件的各种示例的框图；
图8是示出了根据实施例的存储器件中的刷新操作的示例的示图；
图9是示出了根据另一实施例的存储器件中的刷新操作的示例的示图；
图10是描述根据实施例的包括存储器件的存储器系统的操作方法的流程图；
图11是根据实施例的存储器系统的框图；
图12是示出了根据实施例的存储器件中的操作的示例的示图；以及
图13是根据实施例的包括系统的数据中心的框图。
具体实施方式
在以下的详细描述中，仅通过举例说明的方式示出和描述了本发明的某些实施例。如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式修改，所有这些都不脱离本发明的精神或范围。
因此，附图和描述本质上被认为是说明性的而非限制性的，并且在整个说明书公开内容中，相同的附图标记表示相同的元件。在参考本说明书中的附图描绘的流程图中，操作顺序可以改变，各种操作可以合并，某些操作可以划分，某些操作可以不执行。
除非使用了“一个”、“单个”等表述，否则以单数表述的表述可以被解释为单数或复数。包括诸如第一、第二等序数的术语将仅用于描述各种组件，而不应被解释为限制这些组件。这些术语可以仅用于将一个组件与其他组件区分开。
将理解，尽管术语第一、第二、第三、第四等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分，而不脱离本公开的教导。
如本领域中传统的那样，在附图中从功能块、单元和/或模块的角度描绘和图示了实施例。所属领域的技术人员将了解，这些块、单元和/或模块是由诸如以下电子(或光学)电路物理地实现的：逻辑电路、分立组件、微处理器、硬连线电路、存储元件、布线连接等，其可使用基于半导体的制造技术或其它制造技术来形成。在块、单元和/或模块由微处理器等实现的情况下，可以使用软件(例如，微代码)来对其进行进行编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件驱动。在实施例中，每个块、单元和/或模块可以由专用硬件实现，或者可以被实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个被编程的微处理器和相关电路)的组合。此外，在不脱离本发明范围的情况下，实施例的每个块、单元和/或模块可以在物理上被分成两个或更多个相互作用且分立的块、单元和/或模块。此外，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块，而不脱离本发明的范围。
贯穿本公开说明书(包括本公开的权利要求书)使用的术语“耦接”(或连接)可以指任何直接或间接的连接方式。例如，如果在正文中描述了第一设备与第二设备耦接(或连接)，则应该解释为第一设备可以与第二设备直接地连接，或者第一设备可以通过另一设备或一些其他连接装置与第二设备间接地连接。在说明书(包括本公开的权利要求)的全文中提到的诸如“第一”和“第二”的术语用于命名元件或区分不同的实施例或范围，而不是限制元件数量的上限或下限，也不旨在限制元件的顺序。此外，在可能的情况下，附图和实施例中由相同附图标记表示的元件/组件/步骤代表相同或相似的部分。在不同实施例中由相同附图标记或相同术语表示的元件/组件/步骤可以用作彼此的交叉参考。
在下文中，参照附图详细描述本公开的一个或更多个实施例。
图1是根据实施例的存储器系统10的框图。
参考图1，存储器系统10可以包括存储器控制器100和存储器件200。存储器件200可以包括存储单元阵列210、刷新控制器220和控制逻辑230。或者或另外地，根据实施例，控制逻辑230可以包括牺牲字线确定器231。除了牺牲字线确定器231之外，控制逻辑230还可以包括用于控制存储器操作的元件。即，控制逻辑230可以包括存储器件200中的各种元件。
存储器控制器100可以经由接口电路(未示出)向存储器件200提供各种信号，并控制诸如但不限于记录、读取等的存储器操作。例如，存储器控制器100可以向存储器件200提供命令信号CMD和地址信号ADD，以访问存储单元阵列210中的数据信号DATA。命令信号CMD可以包括用于诸如但不限于数据记录、读取等的正常存储器操作的命令。或者或另外地，当存储器件200包括动态随机存取存储器(DRAM)时，命令信号CMD可以包括专用于DRAM的各种操作(例如，刷新存储器单元)的刷新命令。
存储器控制器100可以根据来自主机HOST的请求来访问存储器件200。存储器控制器100可以通过使用各种协议与主机HOST通信。存储单元阵列210可以包括多个存储单元。例如，存储单元阵列210可以包括多条字线，多个存储单元可以与每条字线联接。在实施例中，与一条字线连接的存储单元可以被称为一行。即，存储单元阵列210可以包括多个行。在描述实施例时，对字线执行刷新可以表示对与一条字线连接的存储单元(或行)执行刷新，因此，可以联合使用诸如但不限于对字线刷新、对行刷新等术语。
根据实施例，当特定字线密集地或频繁地被激活(或被访问)时，与频繁激活的字线相邻的字线(以下称为牺牲字线)的存储单元受到电磁干扰，具体地，随着存储器件200的集成密度提高，施加到牺牲字线的干扰程度也可能增加。因此，与牺牲字线连接的存储单元中的数据可能被翻转。此外，为了确保与上述问题相对应的数据可靠性，可以定期或不定期地对牺牲字线执行目标刷新。
或者或另外地，可以在存储单元阵列210中彼此平行地布置多条字线，并且与被密集访问的字线相邻的两条字线可以对应于牺牲字线。或者或另外地，在实施例中，与被密集访问的字线的一侧相邻的至少两条字线可以对应于牺牲字线，因此，三条或更多条字线可以被确定为是关于被密集访问的字线的牺牲字线。
此外，刷新控制器220可以响应于来自存储器控制器100的刷新命令对存储单元阵列210中的字线(或行)执行刷新。或者或另外地，刷新控制器220可以在自刷新模式下刷新存储单元阵列210中的字线，而无需存储器控制器100的干预。此外，根据实施例，当特定字线被密集访问时，刷新控制器220可以基于控制逻辑230的控制来控制对与被密集访问的字线相邻的一条或更多条牺牲字线的目标刷新操作。
在实施例中，牺牲字线确定器231可以基于对多条字线的激活次数的确定结果来确定在特定周期内最频繁被激活的字线，并且可以确定与最频繁被激活的字线相邻的一条或更多条牺牲字线的位置。或者或另外地，可以向刷新控制器220提供关于所确定的牺牲字线的信息。然而，一些实施例不限于此，并且用于确定牺牲字线的元件可以被不同地实现在存储器件200中，例如，用于确定牺牲字线的元件可以被实现在控制逻辑230外部。
根据实施例，刷新控制器220可以控制正常刷新操作和目标刷新操作。例如，来自存储器控制器100的命令信号CMD可以包括刷新命令，并且刷新控制器220可以响应于刷新命令选择性地执行正常刷新操作和目标刷新操作。刷新控制器220可以包括调度器221，并且调度器221可以执行正常刷新操作和目标刷新操作的调度。
根据实施例，存储器件200可以响应于来自存储器控制器100的一个刷新命令，至少执行两次刷新操作。例如，当响应于一个刷新命令在N个定时执行刷新操作时，这可以被称为N级(N-series)刷新。例如，响应于一个刷新命令而执行刷新的时间区段(例如，刷新区段)可以被定义为参数tRFC，并且可以在刷新区段tRFC内顺序地执行N次刷新操作。或者或另外地，存储器件200中的字线可能需要在特定刷新循环中至少被刷新一次，并且从存储器控制器100接收刷新命令的间隔(例如，刷新接收间隔)可以被定义为参数tREFI。
当多条字线被同时刷新或者刷新操作在短时间内集中在大量字线上时，电源噪声可能增加并且可能导致数据可靠性降低。然而，根据实施例，可以执行调度操作，使得可以在适当的定时执行正常刷新操作和目标刷新操作，因此，可以降低电源噪声。例如，当存储器件200执行N级刷新时，基于调度操作，响应于一个刷新命令，可以在一些刷新定时执行正常刷新操作，并且可以在一些其他刷新定时执行目标刷新操作。
在存储器件200中，设置具有特定时间的刷新循环，以便提高数据保持特性，并且随着存储器件200的集成密度提高，存储器件20中包括的字线的数量可以增加。在此情况下，可以在一个刷新定时同时对多条字线进行正常刷新。或者或另外地，在目标刷新操作的情况下，可以对与一条字线相邻的一条或两条牺牲字线选择性地执行刷新操作，因此，可以在一个刷新定时对一条或相对少量的字线进行刷新。在实施例中，因为在一个刷新区段tRFC期间可以同时执行正常刷新和目标刷新，所以可以减少或防止由于在一个刷新区段tRFC期间执行的连续正常刷新操作而导致的在短时间段期间刷新大量字线，因此可以降低电源噪声。
在上述实施例中，确定牺牲字线的标准包括确定在特定区段最频繁被激活的字线的操作，但是一些实施例不限于此。可以基于各种标准来确定牺牲字线，例如，连续被激活特定参考次数或更多次数的字线以及与连续被激活的字线相邻的一条或更多条字线可以被确定为牺牲字线。
此外，刷新控制器220可以包括计数器(未示出)，该计数器生成用于指示将对其执行正常刷新的字线的地址(例如，正常地址)。调度器221可以从控制逻辑230接收用于指示将对其执行目标刷新的牺牲字线的地址(例如，目标地址)以及正常地址。另外，基于控制逻辑230的控制，调度器221可以在执行正常刷新的定时输出正常地址，并且可以在执行目标刷新的定时输出目标地址。
由于对牺牲字线执行目标刷新，因此可以减少在一个刷新循环中执行正常刷新的次数。由于在特定时间段(例如，很短一段时间)期间对大量字线执行正常刷新，所以电源噪声可能会增加。然而，根据实施例，可以减少在很短一段时间内刷新大量字线的情况，并且可以与电源噪声相对应地有效地提高数据可靠性。
或者或另外地，存储器件200可以包括诸如但不限于以下DRAM：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)等。然而，一些实施例不限于此，例如，实施例可以应用于可以执行与刷新操作相对应的数据保持操作的存储器件200(例如，诸如但不限于以下非易失性存储器：磁性RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、电阻RAM(ReRAM)等)。
在实施例中，存储器件200可以包括一个存储器芯片或具有两个或更多个存储器芯片的半导体封装件。或者或另外地，存储器件200可以包括其中多个存储器芯片安装在模块板上的存储器模块。或者或另外地，如图1所示，存储器控制器100和存储器件200可以是独立的组件，但是实施例的存储器件200可以被实现为其中存储器控制功能和存储单元阵列被集成在一个半导体封装件中的存储器系统。
图2示出了根据实施例的对其执行目标刷新的牺牲字线的示例的示图。
参考图2，存储单元阵列210包括多条字线WL1至WLm，其中m是大于1的整数。存储单元阵列210可以根据特定周期从多条字线WL1至WLm中确定最频繁被激活的字线。假设第k条字线WLk是最频繁被激活的字线(Max.Active WL(WLk))时，与第k条字线相邻的至少一条字线可能受到很大的电磁干扰的影响，因此，该至少一条相邻字线可以与牺牲字线相对应。
牺牲字线可以位于第k条字线WLk的相对侧，例如，位于第k条字线WLk一侧的牺牲字线可以被称为第一牺牲字线VICTIM WL1，位于第k条字线WLk另一侧的牺牲字线可以被称为第二牺牲字线VICTIM WL2。在实施例中，位于第k条字线WLk一侧的一条字线可以被确定为牺牲字线，在此情况下，第一牺牲字线VICTIM WL1可以包括一条字线。或者或另外地，位于一侧的两条或更多条字线可以被确定为牺牲字线，并且在此情况下，第一牺牲字线VICTIM WL1可以包括两条或更多条字线。
在实施例中，可以在一个刷新定时对一条字线执行目标刷新。或者或另外地，当响应于来自存储器控制器100的一个刷新命令执行N次刷新时(其中N是2或更大的整数)，N次刷新中的一些刷新可以对应于目标刷新。因此，可以防止或减少与一个刷新命令相对应地连续进行正常刷新的情况，并且因为防止了在很短一段时间内对大量字线的密集刷新，所以可以降低电源噪声。
图3是示意性地示出了根据实施例的两级刷新的示图。
参考图3，可以在一个刷新循环中从存储器控制器100向存储器件200提供多个刷新命令，并且作为DRAM规范中定义的各种参数，刷新区段tRFC可以与响应于一个刷新命令在存储器件200中执行刷新的时间区段相对应。当因为在一个刷新区段tRFC中存在两次刷新定时而执行两次刷新操作时，存储器件200可以被称为执行两级刷新操作。例如，每当从存储器控制器发送刷新命令时，存储器件200可以在由特定参数定义的刷新区段tRFC中确定将执行刷新的任意两个时间点，并且可以包括诸如但不限于如下元件：例如用于确定对应时间点的计数器电路(未示出)。
在实施例中，存储器件200可以在一个刷新区段tRFC中执行各种刷新操作。例如，刷新操作可以包括对多条字线顺序地执行的正常刷新操作，以及对特定字线选择性地执行的目标刷新操作。或者或另外地，在制造或测试存储器件的过程中，关于具有相对低的数据保持特性的字线的信息可以预先存储在存储器系统中，并且刷新操作可以进一步包括对具有低数据保持特性的字线的刷新操作(例如，可以被称为对有缺陷的字线的护理刷新(carerefresh))。例如，实施例的存储器件200可以在一个刷新区段tRFC中执行上述各种刷新操作中的至少两种刷新操作。
在实施例中，当存储器件200执行两级刷新操作时，可以响应于来自存储器控制器的一个刷新命令一起执行正常刷新和目标刷新。或者或另外地，在实施例中，存储器件200可以响应于来自存储器控制器的一个刷新命令一起执行正常刷新和护理刷新。此外，存储器件200可以执行各种刷新操作，并且可以在一个刷新区段tRFC中一起执行从各种刷新操作中选择的至少两种刷新操作。
图4A和图4B是示出了根据实施例的刷新操作的示例的示图。
存储器件200中包括的字线的数量可以根据存储器件200的容量而变化。例如，如图4A所示，作为存储器件200的包括DRAM单元的DRAM芯片可以具有8千兆位(Gb)、12Gb、16Gb或24Gb的容量。在示例中，DRAM芯片的存储单元阵列包括多个存储体(bank)组BG，每个存储体组BG可以包括四个存储体BA，并且在每个存储体中，可以根据DRAM芯片的存储容量布置不同数量的字线。在示例中，当DRAM芯片具有8Gb的容量时，可以在一个存储体中布置有32K条字线。在另一示例中，当DRAM芯片具有12Gb的容量时，可以布置有48K条字线。在另一示例中，当DRAM芯片具有16Gb的容量时，可以布置有64K条字线。在又一示例中，当DRAM芯片具有24Gb的容量时，可以布置有96K条字线。
假设将存储器件200的刷新循环定义为64毫秒(ms)并且在根据刷新命令接收间隔tREFI的刷新循环期间从存储器控制器100向存储器件200提供8K个刷新命令，当存储器件200执行两级刷新时，在一个刷新循环期间可以执行16K次刷新操作。这里，当在每个存储体中布置有32K条字线时，因为存储容量是8Gb，所以在每次刷新操作(例如，正常刷新操作)时需要刷新两条字线。
此外，当存储器件200执行根据上述实施例的目标刷新时，可以在16K个刷新操作中的一些刷新操作中执行目标刷新。例如，当以1:1的比率执行正常刷新操作和目标刷新操作时，正常刷新操作和目标刷新操作在一个刷新循环中可以分别是8K次。在此情况下，为了对32K条字线执行正常刷新操作，在每次正常刷新操作中需要刷新四条字线。
图4B示出了具有8Gb容量的存储器件200中的刷新操作的示例，并且示出了当接收到第一至第四刷新命令C_Ref1至C_Ref4时的刷新操作的示例。图4B的第一行示出了仅执行正常刷新操作N而不执行目标刷新操作T的示例，图4B的第二行示出了当不应用实施例时执行目标刷新操作T和正常刷新操作N的示例，图4B的第三行示出了根据实施例执行目标刷新操作T和正常刷新操作N的示例。此外，在图4B中的第二行和第三行中，假设目标刷新操作T和正常刷新操作N以1:1的比率执行。
如图4B的第一行所示，可以响应于第一至第四刷新命令C_Ref1至C_Ref4中的每一者执行两个刷新操作，并且根据上述实施例，可以在一个刷新操作中同时刷新两条字线。
或者，如图4B的第二行所示，响应于每个刷新命令仅执行一种刷新操作，并且在与一个刷新循环中包括的多个刷新操作的一半相对应的刷新操作定时执行目标刷新。因此，在一次正常刷新操作N中，可以同时对四条字线执行刷新操作。或者或另外地，接收两个刷新命令的时间间隔(2×tREFI)可以与确定最频繁被激活的字线的单位相对应。分别与最频繁被激活的字线的相对侧相邻的两条字线可以被确定为牺牲字线，并且在确定最频繁被激活的字线的循环期间，可以执行对两条牺牲字线的目标刷新。
例如，可以响应于第一刷新命令C_Ref1执行两次正常刷新操作，并且在每次正常刷新操作中可以同时刷新四条字线。之后，可以响应于第二刷新命令C_Ref2执行两次目标刷新操作，并且在每次目标刷新操作中可以刷新一条牺牲字线。每当接收到刷新命令时，可以交替地执行上述正常刷新操作N和目标刷新操作T。
此外，根据图4B的第三行所示的实施例，可以响应于一个刷新命令一起执行正常刷新操作N和目标刷新操作T。例如，响应于第一刷新命令C_Ref1，在第一刷新定时同时正常刷新四条字线，然后，在下一个刷新定时，可以执行对一条牺牲字线的目标刷新操作T。类似地，响应于第二刷新命令C_Ref2，同时正常刷新四条字线，然后，可以执行对一条牺牲字线的目标刷新操作T。此外，虽然示出了响应于每个刷新命令首先执行正常刷新操作N然后执行目标刷新操作T的示例，但是在实施例中，可以在执行目标刷新操作T之后执行正常刷新操作N。
根据实施例，可以减少在相对短的一段时间(例如，刷新区段)期间被刷新的字线的数量快速增加的情况，例如，如图4B的第三行所示，同时被刷新的字线的数量可以是一致的，因此，可以降低电源噪声。或者或另外地，在实施例中，当存储器件200具有特定大小或更大的容量时，可以在一个刷新定时同时正常刷新与4的倍数相对应的大量字线，但是可以减少在相对短的一段时间内连续地执行正常刷新的情况，从而降低电源噪声。
图5是用于描述根据实施例的存储器件的操作方法的流程图。
参考图5，存储器件200可以定期从存储器控制器接收刷新命令。例如，存储器件200可以接收第一刷新命令(S11)。存储器件200可以响应于接收到每个刷新命令而执行N级刷新，例如，可以响应于第一刷新命令在N次刷新定时中的一些定时中的每个定时执行对多条第一字线的正常刷新(S12)。此外，可以在N次刷新定时中的一些其他定时中的每个定时执行对第一目标字线的目标刷新(S13)，例如，第一目标字线可以包括至少一条字线。
存储器件200可以从存储器控制器100接收第二刷新命令(S14)，并且可以在与接收到第二刷新命令相对应的N次刷新定时中的一些定时中的每个定时执行对多条第二字线的正常刷新(S15)。此外，可以在N次刷新定时中的一些其他定时中的每个定时执行对第二目标字线的目标刷新(S16)。
在实施例中，可以基于顺序地指示多条字线的正常地址来执行正常刷新操作，并且可以基于计数操作来生成正常地址。此外，在存储单元阵列中的任何一个存储体中，多条第一字线可以包括彼此间隔开特定数量的字线的两条或更多条字线。因此，多条第二字线可以包括与第一字线相邻的字线。
图6是示出了根据实施例的一个存储体BANK中的刷新操作的示例的示图。在图6中，示出了存储器件200响应于每个刷新命令执行两级刷新并一起执行一次正常刷新和一次目标刷新的示例。
当从存储器控制器发送第一刷新命令C_Ref1时，存储器件200可以在刷新区段tFRC内执行两次刷新操作。例如，正常刷新操作可以在第一刷新定时执行，目标刷新操作可以在第二刷新定时执行。根据存储器件中包括的字线的数量，在正常刷新操作中可以同时刷新多条字线，例如，示出了在第一刷新定时同时刷新四条字线的示例。
此外，可以确定在特定时间段内最频繁被激活的字线，例如，可以基于在接收第一刷新命令之前的特定时间段(例如，从存储器控制器发送两个刷新命令的时间段)内确定的最频繁被激活的字线来确定至少两条牺牲字线。假设最频繁被激活的字线是第k条字线WLk时，可以响应于第一刷新命令在第二刷新定时，对与第k条字线WLk的一侧相邻的第一牺牲字线VICTIM WL1执行目标刷新。
另外，存储器件200可以从存储器控制器接收第二刷新命令C_Ref2，并且可以响应于第二刷新命令在第一刷新定时执行正常刷新。例如，基于地址计数顺序地对字线执行正常刷新，因此，可以同时刷新与响应于先前的第一刷新命令对其执行了正常刷新的四条字线相邻的四条字线。
此外，可以响应于第二刷新命令C_Ref2在第二刷新定时执行目标刷新，并且可以对与先前确定的最频繁被激活的字线(例如，第k条字线WLk)的另一侧相邻的第二牺牲字线VICTIM WL2执行目标刷新。因为上述目标刷新操作被添加到刷新循环中，所以一些字线可以在一个刷新循环中被刷新至少两次。
图7是示出了根据实施例的实现存储器件200的各种示例的框图。
参考图7，存储器件300可以包括控制逻辑310、刷新控制器320、刷新逻辑330和存储单元阵列340。图7所示的元件是关于一个可实现的实施例，并且图7所示的刷新控制器320中的一些元件可以被包括在控制逻辑310中，或者可以单独位于刷新控制器320之外。存储器件300可以包括上面参考图1描述的存储器件200或可以在许多方面类似于上面参考图1描述的存储器件200，并且可以包括上面没有描述的附加特征。此外，控制逻辑310、刷新控制器320和存储单元阵列340可以在许多方面分别类似于上面参考图1描述的控制逻辑230、刷新控制器220和存储单元阵列210，并且可以包括上面没有描述的附加特征。
控制逻辑310可以执行关于刷新操作的控制操作，例如，控制逻辑310可以向刷新控制器320提供可以基于其中的计数器电路(未示出)的计数操作而生成的正常刷新地址(或正常地址ADD_N)。或者或另外地，刷新控制器320可以包括第一地址缓冲器321、第二地址缓冲器322、地址选择器323、最多激活地址生成器324、地址转换器325和刷新调度器326。
最多激活地址生成器324中可以包括计数器电路(未示出)，该计数器电路可以对在特定时间段内激活每条字线的次数进行计数，并且可以基于计数结果生成最频繁被激活的字线的地址。或者或另外地，地址转换器325可以执行用于生成与最频繁被激活的字线相邻的牺牲字线的地址的地址转换操作。例如，地址转换器325可以通过将最频繁被激活的字线的地址加1来生成指示与最频繁被激活的字线的一侧相邻的牺牲字线的目标地址ADD_T。或者或另外地，地址转换器325可以通过将最频繁被激活的字线的地址减1来生成指示与最频繁被激活的字线的另一侧相邻的牺牲字线的目标地址ADD_T。或者或另外地，正常地址ADD_N可以被存储在第一地址缓冲器321中，目标地址ADD_T可以被存储在第二地址缓冲器322中，并且正常地址ADD_N和目标地址ADD_T可以作为输入被提供给地址选择器323。
在实施例中，地址选择器323可以响应于刷新控制信号Ctrl_R选择性地输出正常地址ADD_N和/或目标地址ADD_T。此外，由于基于实施例执行两级刷新操作，所以地址选择器323可以在一个刷新区段中交替地输出正常地址ADD_N和目标地址ADD_T。从地址选择器323输出的正常地址ADD_N和/或目标地址ADD_T可以被提供给刷新调度器326，并且刷新定时可以由刷新调度器326来调度。例如，在存储器操作中，刷新操作可以提前或延迟特定时间执行，并且刷新定时可以根据刷新调度器326的控制来调整。
在实施例中，刷新逻辑330可以执行控制存储单元阵列340的操作，使得可以基于刷新调度器326的控制来执行实际的刷新。例如，刷新逻辑330可以执行用于激活由正常地址ADD_N和/或目标地址ADD_T指示的位置处的字线的控制操作。
图8是示出了根据实施例的存储器件300中的刷新操作的示例的示图。图8示出了其中第一存储体BA1和第二存储体BA2彼此相邻的刷新操作的示例。或者或另外地，在该示例中，响应于每个刷新命令执行两级刷新，正常刷新操作N和目标刷新操作T可以以1:1的比率执行，并且在每次正常刷新操作N中同时刷新四条字线。
如图8的第一行所示，当不应用实施例时，可以响应于第一刷新命令C_Ref1在第一存储体BA1和第二存储体BA2中的每一者中执行正常刷新操作N。例如，在一个刷新区段中的第一刷新定时和第二刷新定时中的每个刷新定时，在每个存储体(例如，BA1和BA2)中可以同时刷新四条字线。在此情况下，在一个刷新定时，位于彼此相邻的第一存储体BA1和第二存储体BA2中的八条字线被同时刷新。此外，可以在与相对短的一段时间相对应的第一刷新定时和第二刷新定时刷新十六条字线。
或者或另外地，可以响应于第二刷新命令C_Ref2在第一存储体BA1和第二存储体BA2中的每一者中执行目标刷新操作T，并且在一个刷新区段中的每个刷新定时，可以对一个存储体中的一条字线执行目标刷新操作T。类似地，可以响应于第三刷新命令C_Ref3在第一存储体BA1和第二存储体BA2中的每一者中执行正常刷新操作N，并且可以响应于第四刷新命令C_Ref4在第一存储体BA1和第二存储体BA2中的每一者中执行目标刷新操作T。
根据上述示例，在响应于第一刷新命令C_Ref1和第三刷新命令C_Ref3中的每一者而执行的刷新操作中，可能在相对短的时间段内密集地刷新大量字线，因此，可能发生由于电源噪声导致的性能劣化。
另外，如应用实施例的图8的第二行所示，正常刷新操作N和目标刷新操作T可以在一个刷新区段中一起执行。例如，在一个刷新区段中的一个刷新定时，可以同时执行四条字线的正常刷新，而在另一个刷新定时，可以执行一条牺牲字线的目标刷新。
在实施例中，在任何一个刷新定时，可以对第一存储体BA1和第二存储体BA2执行不同种类的刷新操作。例如，响应于第一刷新命令C_Ref1在第一刷新定时，在第一存储体BA1中执行正常刷新操作N，因此同时刷新四条字线，并且在第二存储体BA2中执行目标刷新操作T，因此可以刷新一条牺牲字线。或者或另外地，响应于第一刷新命令C_Ref1在第二刷新定时，在第一存储体BA1中执行目标刷新操作T，从而刷新一条牺牲字线，而在第二存储体BA2中执行正常刷新操作N，从而可以同时正常刷新四条字线。
类似地，关于第二至第四刷新命令C_Ref2至C_Ref4中的每一者，响应于每个刷新命令可以有两个刷新定时，并且在每个刷新定时，在第一存储体BA1和第二存储体BA2中的一者中执行正常刷新操作N，而在另一者中执行目标刷新操作T。
根据上述实施例，在相同的刷新定时在相邻的存储体中执行不同种类的刷新操作，因此，在每个刷新定时同时被刷新的字线的数量可以是一致的，并且可以降低电源噪声。例如，当对多个相邻的存储体应用其中多条字线被同时刷新的正常刷新操作N时，因为大量的字线被同时刷新，所以电源噪声可能增加。然而，根据上述实施例，可以减少在每个刷新定时被同时刷新的字线的数量。
图9是示出了根据另一实施例的存储器件300中的刷新操作的示例的示图。图9示出了响应于每个刷新命令执行三级刷新的示例。
在图9的第一行中，在不应用实施例的情况下执行两级刷新，并且不执行目标刷新操作T。响应于第一至第四刷新命令C_Ref1至C_Ref4中的每一者，存在两个刷新定时，并且可以在每个刷新定时对四条字线执行正常刷新操作N。另外，在图9的第二行中，在不应用实施例的情况下执行两级刷新，并且执行目标刷新操作T。另外，响应于第一至第四刷新命令C_Ref1至C_Ref4中的每一者存在两个刷新定时，并且响应于任何一个刷新命令仅执行正常刷新操作N，而响应于另一个刷新命令仅执行目标刷新操作T。这里，当执行正常刷新操作N时，可以同时刷新八条字线，而当执行目标刷新操作T时，可以对一条牺牲字线执行目标刷新。
或者或另外地，当如图9的第三行所示应用实施例时，在一个刷新区段中有三个刷新定时，并且可以在三个刷新定时中的一些定时执行正常刷新操作N，可以在一些其他刷新定时执行目标刷新操作T。例如，响应于一个刷新命令，可以执行两次正常刷新操作N，并且可以执行一次目标刷新操作T。
可以以特定的比率设置执行正常刷新操作的次数N和执行目标刷新操作的次数T，并且根据实施例，可以以2∶1的比率设置。在此情况下，在示例操作中，响应于一个刷新命令，在每次正常刷新操作N中可以同时刷新四条字线，而在目标刷新操作T中可以刷新一条牺牲字线。或者或另外地，在实施例中，可以响应于每个刷新命令顺序地执行正常刷新操作N、目标刷新操作T和正常刷新操作N。
根据上述实施例，可以减少在每个刷新定时被同时刷新的字线的数量，并且可以减少大量字线被连续刷新的情况。例如，刷新命令接收间隔可以在时间上相对长于一个刷新区段(例如，tRFC)，因此，响应于第一刷新命令C_Ref1在第三刷新定时执行的正常刷新操作N与响应于第二刷新命令C_Ref2在第一刷新定时执行的正常刷新操作N之间的时间间隔可以相对长，因此，可以减少在短时间内大量字线被密集刷新的情况。
图10是用于描述根据实施例的包括存储器件(例如，图1的存储器件200或图7的存储器件300)的存储器系统的操作方法的流程图。
参考图10，在存储器系统初始地被驱动时，执行包括在存储器系统中的存储器件300的初始驱动(S21)，并且设置在存储器件300中的模式寄存器组可以存储用于基于存储器控制器的控制来设置存储器件300的操作环境的各种设置信息。例如，存储器件300中设置的字线的数量可以根据存储器件的容量而变化，并且可以基于来自存储器控制器100的控制通过初始驱动来设置根据存储器件300的容量的操作环境(S22)。
根据如上所述的操作环境设置，可以根据存储器件300的容量是大于还是小于参考值来不同地控制刷新操作(S23)。例如，当存储器件300的容量大于特定参考值时，这可以表示存储器件300中设置的字线的数量相对大，并且在此情况下，实施例可以应用于刷新操作。即，当存在相对大量的字线时，同时被刷新的字线的数量可能相对大，因此，可以控制刷新操作，使得可以响应于一个刷新命令一起执行正常刷新和目标刷新，以便降低电源噪声(S25)。
或者或另外地，当存储器件300的容量小于特定参考值时，这可以表示存储器件300中设置的字线的数量相对少，并且在此情况下，同时被刷新的字线的数量相对少。因此，响应于一个刷新命令，可以分别执行正常刷新和目标刷新(S24)。例如，可以响应于一个刷新命令连续地执行多次正常刷新操作，并且可以响应于另一个刷新命令连续地执行多个目标刷新操作。
图11是根据实施例的存储器系统的框图。图11示出了应用处理器410与存储器件420之间的数据访问DATA的示例，并且存储器系统400可以定义为包括应用处理器410和存储器件420的概念，或者可以定义为应用处理器410中的存储器控制模块411和存储器件420配置了存储器系统400。根据上述实施例，存储器件420可以包括存储单元阵列421、刷新控制器422和控制逻辑424。存储器系统400可以包括上面参考图1描述的存储器系统10；或可以在许多方面类似于上面参考图1描述的存储器系统10，并且可以包括上面没有描述的附加特征。此外，存储器件420、控制逻辑423、刷新控制器422和存储单元阵列421在许多方面可以分别类似于上面参考图1和图7描述的存储器件200和300、控制逻辑230和310、刷新控制器220和320以及存储单元阵列210和340，并且可以包括上面没有描述的附加特征。
应用处理器410可以被实现为片上系统(SoC)。SoC可以包括应用了具有特定标准总线规范的协议的系统总线(未示出)，并且可以包括与系统总线连接的各种智能处理器(IP)。系统总线可以符合系统总线的标准规范，例如但不限于高级精简指令集计算机(RISC)的高级微控制器总线架构(AMBA)协议。AMBA协议的总线类型可以包括高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)、AXI4、AXI一致性扩展(ACE)等。此外，可以应用不同类型的协议，例如但不限于SONICs Inc.的uNetwork、IBM的CoreConnect、OCP-IP的开放核协议等。
在实施例中，可以在应用处理器410侧执行至少一些与刷新操作相关的控制操作。例如，存储器控制模块411可以包括牺牲字线确定器411_1。存储器控制模块411可以向存储器件420提供命令/地址CMD/ADD，因此，可以确定是否激活包括在存储器件420中的字线，并且可以基于对激活次数的计数结果来确定牺牲字线。
刷新控制器422可以包括调度器422_1，并且根据上述实施例，正常刷新和目标刷新可以被调度为在一个刷新区段中一起执行。根据示例，存储器控制模块411可以向存储器件420提供指示至少一条牺牲字线的目标地址ADD_T以及刷新命令，并且存储器件420可以基于来自存储器控制模块411的目标地址ADD_T来执行目标刷新。例如，存储器件420可以基于内部计数操作生成要执行正常刷新的正常地址(未示出)，并且可以使用正常地址和目标地址ADD_T通过调度操作来执行应用了实施例的刷新操作。
图12是示出了根据另一实施例的存储器件200中的操作的示例的示图。图12示出了根据实施例基于最频繁被激活的字线的激活次数选择性地执行目标刷新的示例。
当在特定循环内最频繁被激活的字线的激活次数不超过阈值Th时，可以表示不存在被施加大电磁干扰的字线，因此，可以跳过目标刷新。在此情况下，当响应于一个刷新命令在刷新区段tRFC中执行两次刷新操作时，可以仅连续地执行正常刷新操作N。
或者或另外地，当在特定循环内最频繁被激活的字线的激活次数超过(例如，大于或等于)阈值Th时，这表示一条或更多条字线受到大的电磁干扰的影响，因此可以执行目标刷新。在此情况下，当响应于一个刷新命令在刷新区段tRFC中执行两次刷新操作时，可以顺序地执行正常刷新操作N和目标刷新操作T。
图13是根据实施例的包括系统的数据中心500的框图。在一些实施例中，上面参考附图描述的存储器系统可以被包括在数据中心500的应用服务器和/或存储服务器中。
参照图13，数据中心500可以收集各种数据并提供服务，并且可以被称为数据存储中心。例如，数据中心500可以包括用于管理搜索引擎和数据库的系统，或者可以包括在诸如但不限于银行和/或政府机构的公司中使用的计算系统。如图13所示，数据中心500可以包括应用服务器50_1至50_n和存储服务器60_1至60_m(其中m和n是大于或等于1的整数)。根据实施例，可以不同地选择应用服务器50_1至50_n的数量n和存储服务器60_1至60_m的数量m，并且应用服务器50_1至50_n的数量n和存储服务器60_1至60_m的数量m可以彼此不同。
应用服务器50_1至50_n可以分别包括处理器51_1至51_n、存储器52_1至52_n、开关53_1至53_n、网络接口控制器(NIC)54_1至54_n和存储装置55_1至55_n中的至少一者。处理器51_1至51_n可以控制应用服务器50_1至50_n的整体操作，并且可以通过访问存储器52_1至52_n来执行加载在存储器52_1至52_n上的指令和/或数据。作为非限制性示例，存储器52_1至52_n均可以包括双倍数据速率同步DRAM(DDR SDRAM)、高带宽存储器(HBM)、混合存储器立方体(HMC)、双列直插式存储器模块(DIMM)、傲腾DIMM(Optane DIMM)或非易失性DIMM(NVMDIMM)。
根据实施例，可以不同地选择应用服务器50_1至50_n中包括的处理器的数量和存储器的数量。在一些实施例中，处理器51_1至51_n和存储器52_1至52_n可以提供处理器-存储器对。在一些实施例中，处理器51_1至51_n的数量和存储器52_1至52_n的数量可以不同。处理器51_1至51_n均可以包括单核处理器或多核处理器。在一些实施例中，如图13中的虚线所示，存储装置55_1至55_n可以从应用服务器50_1至50_n中省略。根据实施例，可以不同地选择应用服务器50_1至50_n中包括的存储装置55_1至55_n的数量。处理器51_1至51_n、存储器52_1至52_n、开关53_1至53_n、NIC 54_1至54_n和/或存储装置55_1至55_n可以经由上面参照附图描述的链路彼此通信。
存储服务器60_1至60_m可以分别包括处理器61_1至61_m、存储器62_1至62_m、开关63_1至63_m、NIC 64_1至64_m和存储装置65_1至65_m中的至少一者。处理器61_1至61_m和存储器62_1至62_m可以以类似于上述应用服务器50_1至50_n中的处理器51_1至51_n和存储器52_1至52_n的方式操作。
包括在应用服务器50_1至50_n和存储服务器60_1至60_m中的存储器52_1至52_n和存储器62_1至62_m可以包括根据上述实施例的存储器件。例如，存储器52_1至52_n和62_1至62_m均可以包括易失性存储器件200，例如但不限于DRAM，并且当对多条字线执行刷新操作时，可以执行根据上述实施例的正常刷新操作和目标刷新操作。
应用服务器50_1至50_n和存储服务器60_1至60_m可以经由网络70彼此通信。在一些实施例中，网络70可以经由光纤通道(FC)、以太网等来实现。FC可以是在相对高速的数据传输中使用的介质，并且可以使用提供高性能和/或高可用性的光开关。根据网络70的访问类型，存储服务器60_1至60_m均可以被设置为文件存储设备、块存储设备或对象存储设备。
在一些实施例中，网络70可以包括存储专用网络，例如但不限于存储区域网络(SAN)。例如，SAN可以包括FC-SAN，该FC-SAN可以使用FC网络并且可以根据FC协议(FCP)来实现。或者或另外地，SAN可以包括IP-SAN，其可以使用传输控制协议/互联网协议(TCP/IP)网络，并且可以根据TCP/IP上的小型计算机系统接口(SCSI)或互联网SCSI(iSCSI)协议来实现。在一些实施例中，网络70可以包括诸如但不限于TCP/IP网络的通用网络。例如，可以根据诸如但不限于以太网上的FC(FCoE)、网络附加存储(NAS)、结构上的非易失性快速存储器(NVMe)(NVMe-oF)等协议来实现网络70。
在下文中，将主要描述应用服务器50_1和存储服务器60_1，但是关于应用服务器50_1的描述可以应用于另一个应用服务器(例如，50_n)，并且关于存储服务器60_1的描述也可以应用于另一个存储服务器(例如，60_m)。
应用服务器50_1可以经由网络70将用户或客户端请求存储的数据存储在存储服务器60_1至60_m之一中。或者或另外地，应用服务器50_1可以经由网络70从存储服务器60_1至60_m之一获得用户或客户端请求读取的数据。例如，应用服务器50_1可以被实现为网络服务器或数据库管理系统(DBMS)。
应用服务器50_1可以经由网络70访问包括在另一应用服务器50_n中的存储器52_n和/或存储装置55_n，和/或可以经由网络70访问包括在存储服务器60_1至60_m中的存储器62_1至62_m和/或存储装置65_1至65_m。因此，应用服务器50_1可以对存储在应用服务器50_1至50_n和/或存储服务器60_1至60_m中的数据执行各种操作。例如，应用服务器50_1可以执行用于在应用服务器50_1至50_n和/或存储服务器60_1至60_m之间移动或复制数据的指令。这里，数据可以直接或经由存储服务器60_1至60_m的存储器62_1至62_m从存储服务器60_1至60_m的存储装置65_1至65_m移动到应用服务器50_1至50_n的存储器52_1至52_n。在一些实施例中，为了安全性或隐私性，通过网络70移动的数据可以被加密。
在存储服务器60_1中，接口IF可以提供处理器61_1与控制器CTRL之间的物理连接以及NIC 64_1与控制器CTRL之间的物理连接。例如，接口IF可以以其中存储装置65_1通过专用电缆直接访问的直接附加存储(DAS)类型实现。或者或另外地，例如，接口IF可以以如下各种接口类型实现：例如但不限于，高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、SCSI、串行连接SCSI(SAS)、外部设备互连(PCI)、快速PCI(PCIe)、NVMe、IEEE 1394、通用串行总线(USB)、安全数码(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和紧凑式闪存(CF)卡等。
在存储服务器60_1中，开关63_1可以根据处理器61_1的控制选择性地将处理器61_1和存储装置65_1彼此连接或者将NIC 64_1和存储装置65_1彼此连接。
在一些实施例中，NIC 64_1可以包括网络接口卡、网络适配器等。NIC64_1可以经由有线接口、无线接口、蓝牙接口、光学接口等与网络70连接。NIC 64_1可以包括内部存储器、DSP、主机总线接口等，并且可以经由主机总线接口与处理器61_1和/或开关63_1连接。在一些实施例中，NIC 64_1可以与处理器61_1、开关63_1和存储装置65_1中的至少一者集成。
在应用服务器50_1至50_n或存储服务器60_1至60_m中，处理器51_1至51_n和61_1至61_m可以向存储装置55_1至55_n和65_1至65_m或存储器52_1至52_n和62_1至62_m发送命令以编程或读取数据。这里，可以通过纠错码(ECC)引擎对数据进行纠错。数据可以是数据总线反转(DBI)数据或数据屏蔽(DM)处理后的数据，并且可以包括循环冗余编码(CRC)信息。为了安全性或隐私性，可以对数据进行加密。
存储装置55_1至55_n和65_1至65_m可以响应于从处理器51_1至51_n和61_1至61_m发送的读取命令，向非易失性存储器件(例如，NAND闪存器件，NVM)发送控制信号和命令/地址信号。因此，当从非易失性存储器件NVM读取数据时，读取使能信号可以被输入为数据输出控制信号，并且可以用于将数据输出到DQ总线。可以通过使用读取使能信号来生成数据选通信号。可以根据写入使能信号的上升沿或下降沿来锁存命令和地址信号。
控制器CTRL可以控制存储装置65_1的整体操作。在实施例中，控制器CTRL可以包括静态随机存取存储器(SRAM)。控制器CTRL可以响应于写入命令将数据写入非易失性存储器件NVM，或者可以响应于读取命令从非易失性存储器件NVM读取数据。例如，可以基于从主机(例如，存储服务器60_1中的处理器61_1、另一存储服务器60_m中的处理器61_m或者应用服务器50_1至50_n中的处理器51_1至51_n)提供的请求来生成写入命令和/或读取命令。缓冲器BUF可以临时存储(缓冲)要写入非易失性存储器件NVM的数据或者从非易失性存储器件NVM读取的数据。在一些实施例中，缓冲器BUF可以包括DRAM。或者或另外地，缓冲器BUF可以存储元数据，并且元数据可以指示用户数据或由控制器CTRL生成的用于管理非易失性存储器件NVM的数据。存储装置65_1可以包括用于安全性或隐私性问题的安全元件(SE)。
尽管已经参考本公开的实施例具体地示出和描述了本公开，但将理解的是，可以在不背离所附权利要求的精神和范围的情况下在其中作出形式和细节上的各种改变。

Claims (20)

1.一种存储器件的操作方法，包括：
响应于接收到第一刷新命令，在第一刷新定时执行同时刷新所述存储器件的多条字线中的第一N条字线的第一正常刷新，所述N是大于1的整数；
响应于接收到所述第一刷新命令，在第二刷新定时，对所述多条字线中与最频繁被激活的字线相邻的至少一条第一牺牲字线执行第一目标刷新；
响应于接收到第二刷新命令，在第三刷新定时执行同时刷新所述多条字线中的第二N条字线的第二正常刷新；以及
响应于接收到所述第二刷新命令，在第四刷新定时，对与所述最频繁被激活的字线相邻的至少一条第二牺牲字线执行第二目标刷新。
2.根据权利要求1所述的操作方法，其中，所述至少一条第一牺牲字线包括最靠近所述最频繁被激活的字线的一侧的字线，并且所述至少一条第二牺牲字线包括最靠近所述最频繁被激活的字线的另一侧的字线。
3.根据权利要求1所述的操作方法，其中，所述至少一条第一牺牲字线包括与所述最频繁被激活的字线的一侧相邻的至少两条字线，并且所述至少一条第二牺牲字线包括与所述最频繁被激活的字线的另一侧相邻的至少另两条字线。
4.根据权利要求1所述的操作方法，其中，所述最频繁被激活的字线对应于在接收两个刷新命令的时间间隔内所述多条字线当中的最频繁被激活的字线。
5.根据权利要求1所述的操作方法，其中，
执行所述第一正常刷新包括同时刷新所述存储器件的第一存储体中的所述第一N条字线，并且
对所述至少一条第一牺牲字线执行所述第一目标刷新包括对所述存储器件的第二存储体中的所述至少一条第一牺牲字线执行所述第一目标刷新。
6.根据权利要求5所述的操作方法，其中，
执行所述第二正常刷新包括同时刷新所述存储器件的所述第二存储体中的所述第二N条字线，并且
对所述至少一条第二牺牲字线执行所述第二目标刷新包括对所述存储器件的所述第一存储体中的所述至少一条第二牺牲字线执行所述第二目标刷新。
7.根据权利要求1所述的操作方法，其中，
与响应于接收到所述第一刷新命令而执行刷新操作的时间间隔相对应的是刷新区段，
执行所述第一正常刷新包括在所述刷新区段中执行所述第一正常刷新，并且
执行所述第一目标刷新包括在所述刷新区段中执行所述第一目标刷新。
8.根据权利要求1所述的操作方法，其中，
执行所述第一正常刷新包括同时刷新所述第一N条字线，所述N是4的倍数，并且
执行所述第一目标刷新包括对一条第一牺牲字线执行所述第一目标刷新。
9.一种存储器件，包括：
存储单元阵列，所述存储单元阵列包括多条字线；
刷新控制器，所述刷新控制器被配置为控制对所述多条字线的刷新操作，并且执行对所述多条字线的正常刷新操作和目标刷新操作的调度；以及
控制逻辑，所述控制逻辑被配置为基于对所述多条字线的激活次数的计数来确定将对其执行所述目标刷新操作的至少一条牺牲字线，
其中，所述刷新控制器还被配置为执行调度使得在与接收到一个刷新命令相对应的刷新区段中所述正常刷新操作和所述目标刷新操作一起被执行，并且
其中，通过所述正常刷新操作同时刷新的第一数量的字线多于通过所述目标刷新操作刷新的第二数量的字线。
10.根据权利要求9所述的存储器件，其中，
所述刷新控制器还被配置为在所述刷新区段中执行N级刷新，所述刷新区段包括N个刷新定时，其中N是大于1的整数，并且
在所述刷新区段中执行的第一数量的正常刷新操作与在所述刷新区段中执行的第二数量的目标刷新操作相匹配。
11.根据权利要求9所述的存储器件，其中，在所述刷新区段中执行所述目标刷新操作包括刷新所述至少一条牺牲字线，所述至少一条牺牲字线与在特定时间段内最频繁被激活的字线的一侧相邻。
12.根据权利要求11所述的存储器件，其中，所述刷新控制器还被配置为对与在所述特定时间段内最频繁被激活的字线的另一侧相邻的至少另一条牺牲字线执行下一个目标刷新操作，其中，所述下一个目标刷新操作被调度在与下一个刷新命令相对应的下一个刷新区段中。
13.根据权利要求9所述的存储器件，其中，所述刷新控制器还被配置为：
生成正常地址，所述正常地址指示将通过所述正常刷新操作被刷新的所述第一数量的字线；
从所述控制逻辑接收目标地址，所述目标地址指示所述至少一条牺牲字线；
在执行所述正常刷新操作的第一定时输出所述正常地址；以及
在执行所述目标刷新操作的第二定时输出所述目标地址。
14.根据权利要求9所述的存储器件，其中，
所述存储单元阵列包括第一存储体和第二存储体，
所述刷新区段包括第一刷新定时和第二刷新定时，
执行所述正常刷新操作的调度包括调度所述正常刷新操作以在所述第一刷新定时对所述第一存储体中的第一多条字线执行所述正常刷新操作，并且
执行所述目标刷新操作的调度包括调度所述目标刷新操作以在所述第一刷新定时对所述第二存储体中的所述至少一条牺牲字线执行所述目标刷新操作。
15.根据权利要求14所述的存储器件，其中，所述刷新控制器还被配置为：
在所述第二刷新定时，对所述第一存储体中的至少另一条牺牲字线执行另一目标刷新操作；以及
在所述第二刷新定时，对所述第二存储体中的第二多条字线执行另一正常刷新操作。
16.根据权利要求9所述的存储器件，其中，所述至少一条牺牲字线与在接收两个刷新命令的时间间隔内最频繁被激活的字线相邻。
17.一种存储器系统，包括：
存储器件，所述存储器件包括存储单元阵列和刷新控制器，所述存储单元阵列包括多条字线，所述刷新控制器被配置为控制对所述多条字线的刷新操作，并且调度所述多条字线的正常刷新操作和至少一条牺牲字线的目标刷新操作；以及
存储器控制器，所述存储器控制器被配置为向所述存储器件提供命令和地址，并控制对所述存储器件的访问，
其中，所述刷新控制器被配置为执行调度使得在与从所述存储器控制器接收到刷新命令相对应的刷新区段中所述正常刷新操作和所述目标刷新操作一起被执行，并且
其中，通过所述正常刷新操作同时刷新的第一数量的字线多于通过所述目标刷新操作刷新的第二数量的字线。
18.根据权利要求17所述的存储器系统，其中，所述刷新控制器还被配置为在与接收到所述刷新命令相对应的所述刷新区段中执行所述正常刷新操作和所述目标刷新操作。
19.根据权利要求18所述的存储器系统，其中，
所述至少一条牺牲字线包括第一牺牲字线和第二牺牲字线，所述第一牺牲字线和所述第二牺牲字线分别与在一时间间隔中最频繁被激活的字线的相对侧相邻，
在所述刷新区段中执行所述目标刷新操作包括对所述第一牺牲字线执行所述目标刷新操作，并且
所述刷新控制器还被配置为在与接收到下一个刷新命令相对应的下一个刷新区段中对所述第二牺牲字线执行下一个目标刷新操作。
20.根据权利要求18所述的存储器系统，其中，所述存储器控制器还被配置为：
基于对所述存储器件中的所述多条字线的激活次数进行计数来确定所述至少一条牺牲字线；以及
向所述存储器件发送所述刷新命令，所述刷新命令包括指示所述至少一条牺牲字线的目标地址。
CN202211517669.9A 2021-12-01 2022-11-29 存储器件、其操作方法及包括其的存储器系统 Pending CN116206645A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210170368 2021-12-01
KR10-2021-0170368 2021-12-01
KR1020220044757A KR20230082529A (ko) 2021-12-01 2022-04-11 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법
KR10-2022-0044757 2022-04-11

Publications (1)

Publication Number Publication Date
CN116206645A true CN116206645A (zh) 2023-06-02

Family

ID=86499977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211517669.9A Pending CN116206645A (zh) 2021-12-01 2022-11-29 存储器件、其操作方法及包括其的存储器系统

Country Status (2)

Country Link
US (1) US12056371B2 (zh)
CN (1) CN116206645A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362573B2 (ja) * 2005-07-28 2009-11-11 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4470186B2 (ja) * 2006-12-12 2010-06-02 エルピーダメモリ株式会社 半導体記憶装置
JP2011192343A (ja) * 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160023274A (ko) 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102436992B1 (ko) 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
JP6576480B2 (ja) 2018-01-16 2019-09-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのデータリフレッシュ方法
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
JP6831879B2 (ja) 2019-08-01 2021-02-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリ装置とそのリフレッシュ方法

Also Published As

Publication number Publication date
US12056371B2 (en) 2024-08-06
US20230168818A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US9293188B2 (en) Memory and memory controller for high reliability operation and method
US9348521B2 (en) Semiconductor storage device and method of throttling performance of the same
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
TW201635152A (zh) 記憶體控制器的操作方法
KR20220111444A (ko) 리프레쉬 동작을 수행하는 메모리 장치, 그 동작방법 및 메모리 시스템
US12008270B2 (en) System, device, and method for memory interface including reconfigurable channel
US20240231675A1 (en) Status polling based on die-generated pulsed signal
US11610624B2 (en) Memory device skipping refresh operation and operation method thereof
US20170228175A1 (en) Memory controller, memory system managing refresh operation and operating method of the memory controller
US20230410875A1 (en) Memory device and defense method thereof
US20180059943A1 (en) Media Controller and Method for Management of CPU-Attached Non-Volatile Memory
US12056371B2 (en) Memory device having reduced power noise in refresh operation and operating method thereof
US20220137879A1 (en) Storage server, a method of operating the same storage server and a data center including the same storage server
KR20230082529A (ko) 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법
US20230178136A1 (en) Memory device detecting weakness of operation pattern and method of operating the same
US20230376427A1 (en) Memory system and computing system including the same
EP4375839A1 (en) Method of operating storage device using program suspension control and storage device performing the same
US20240249793A1 (en) Memory controller managing refresh operation and operating method thereof
EP4027248B1 (en) Accelerator controlling memory device, computing system including accelerator, and operating method of accelerator
US20240176540A1 (en) Storage device and storage system for direct storage
US20230395121A1 (en) Row hammer refresh operation
CN117075795A (zh) 存储器系统以及包括其的计算系统
KR20240117723A (ko) 어드레스-딜레이 맵핑을 이용한 트레이닝 동작을 수행하는 메모리 패키지 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination