CN116194966A - 显示面板、显示装置和显示面板的制造方法 - Google Patents

显示面板、显示装置和显示面板的制造方法 Download PDF

Info

Publication number
CN116194966A
CN116194966A CN202180002719.7A CN202180002719A CN116194966A CN 116194966 A CN116194966 A CN 116194966A CN 202180002719 A CN202180002719 A CN 202180002719A CN 116194966 A CN116194966 A CN 116194966A
Authority
CN
China
Prior art keywords
electrode
layer
capacitor
display panel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002719.7A
Other languages
English (en)
Inventor
佟月
秦云科
王雷
贾鹏
海晓泉
王佳斌
赵方圆
李扬冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116194966A publication Critical patent/CN116194966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示面板、显示装置和显示面板的制造方法。该显示面板包括：衬底基板；设置在衬底基板上的像素电路，像素电路包括晶体管，该晶体管包括有源层、栅极、第一电极和第二电极；以及指纹识别电路，指纹识别电路包括感光电路、存储电路和输出电路，存储电路包括第一电容，第一电容包括第一电容电极和第二电容电极；第一电容电极与栅极、有源层、第一电极或者第二电极中至少一个同层设置，并且/或者，第二电容电极与栅极、有源层、第一电极或者第二电极中至少一个同层设置；第一电容电极与第二电容电极设置在不同层，并且第一电容电极与第二电容电极在衬底基板上的正投影至少部分重叠。

Description

显示面板、显示装置和显示面板的制造方法 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置和显示面板的制造方法。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)显示技术逐渐被广泛应用，成为最有潜力替代液晶显示(Liquid Crystal Display，简称LCD)的显示技术。相对于LCD显示技术而言，OLED显示技术从画质，响应速度，轻薄度等方面具有更优体验。OLED显示技术还具有显示屏透过率较高的优点，使得屏下指纹识别和屏内指纹识别成为可能。
屏内指纹识别技术的关键难点之一是抗强光。传感器在强光下无法区分手指的谷和脊对应的信号差异，导致传感器失效。
发明内容
有鉴于此，本公开实施例提供一种显示面板、显示装置和显示面板的制造方法，用于满足在强光下对屏内指纹识别的需求。
一方面，本公开实施例提供一种显示面板，包括：衬底基板；设置在衬底基板上的像素电路，像素电路包括晶体管，像素电路的晶体管包括有源层、栅极、第一电极和第二电极；以及指纹识别电路，指纹识别电路包括感光电路、存储电路和输出电路，存储电路包括第一电容，第一电容包括第一电容电极和第二电容电极；其中，感光电路被配置为将接收的光信号转为电信号，存储电路被配置为存储电信号，输出电路包括控制开关，控制开关被配置为在断开状态下控制感光电路给存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别；其中，第一电容电极与栅极、有源层、第一电极或者第二电极中至少一个同层设置，并且/或者，第二电容电极与栅极、有源层、第一电极或者第二电极中至少一个同层设置；第一电容电极与第二电容电极设置在不同层，并且第一电容电极与第二电容电极在衬底基板上的正投影至少部分重叠。
在某些实施例中，棚极包括第一棚线和第二栅线，第一栅线和第二栅线处于不同层；以及第一电容电极与第一棚线或者第二棚线同层设置，第二电容电极与第一栅线或者第二棚线同层设置。
在某些实施例中，上述显示面板还包括：第一棚介质层，设置在有源层和第一栅线之间；第二棚介质层，设置在第一棚线和第二棚线之间；以及层间介质层，设置在第二栅介质层的远离衬底基板的一侧。
在某些实施例中，第一电容电极通过第一过孔与第一电极相连，第一过孔设置于第二棚介质层和层间介质层；或者第二电容电极通过第二过孔与第一电极相连，第二过孔设置于层间介质层，第二过孔暴露第二电容电极。
在某些实施例中，棚极包括第一棚线和第二栅线，第一栅线和第二栅线处于不同层；以及第一电容电极与第一棚线或者第二栅线同层设置，第二电容电极与有源层同层设置。
在某些实施例中，第一电容电极与栅极、有源层或者第一电极中至少一个同层设置，并且第二电容电极设置在第一金属层，第一金属层与栅极、有源层和第一电极位于不同层；或者第二电容电极与栅极、有源层或者第一电极中至少一个同层设置，并且第一电容电极设置在第二金属层，第二金属层分别与栅极、有源层和第一电极位于不同层。
在某些实施例中，第一电容电极与第一电极同层设置，第二电容电极设置在感光电路的远离衬底基板的一侧，第二电容电极和感光电路在衬底基板上的正投影之间存在距离。
在某些实施例中，上述显示面板还包括：层间介质层，设置在栅极的远离衬底基板的一侧；绝缘层，绝缘层的第一厚度大于层间介质层的第二厚度；第一电极包括：第一子电极，设置在层间介质层的远离衬底基板的一侧；第二子电极，设置在第一子电极的远离衬底基板的一侧，绝缘层设置在第一子电极和第二子电极之间；以及感光电路设置在第二子电极的远离衬底基板的一侧。
在某些实施例中，存储电路还包括与第一电容并联的至少一个第二电容，至少一个第二电容中的每个第二电容包括第三电极和第四电极。
在某些实施例中，第三电极与栅极、有源层或者第一电极中至少一个同层设置，并且第四电极与棚极、有源层或者第一电极中至少一个同层设置；第三电极与第四电极设置在不同层，并且第三电极与第四电极在衬底基板上的正投影至少部分重叠。
在某些实施例中，第三电极与棚极、有源层或者第一电极中至少一个同层设置，并且第四电极设置在第三金属层，第三金属层与棚极、有源层和第一电极位于不同层；或者第四电极与棚极、有源层或者第一电极中至少一个同层设置，并且第四电极设置在第四金属层，第四金属层与棚极、有源层和第一电极位于不同层。
在某些实施例中，棚极包括第一棚线和第二棚线，第一栅线和第二栅线处于不同层；第三电极与第一棚线或者第二棚线同层设置，第四电极与第一栅线或者第二栅线同层设置， 第三电极与第四电极位于不同层。
在某些实施例中，上述显示面板还包括：设置在衬底基板上的多个像素单元，多个像素单元阵列排布在衬底基板上，像素单元和感光电路在衬底基板上的正投影存在交叠。
在某些实施例中，像素单元包括至少一个子像素，每个子像素包括发光元件，发光元件包括阳极；以及像素电路包括子像素驱动电路，子像素驱动电路的晶体管的第一电极与阳极相连。
在某些实施例中，输出电路包括第一晶体管，子像素驱动电路包括至少一个第二晶体管；其中，第一晶体管的第一电极与第二晶体管的第一电极同层设置；和/或第一晶体管的栅极与第二晶体管的棚极同层设置；和/或第一晶体管的有源层与第二晶体管的有源层同层设置。
在某些实施例中，感光电路包括PIN光电二极管。
在某些实施例中，上述显示面板还包括：透明导电层，设置在PIN光电二极管的远离衬底的一侧，透明导电层与偏压引入电极相连。
另一方面，本公开实施例提供一种显示装置。显示装置包括：如上述任一实施例的显示面板。
另一方面，本公开实施例提供一种显示面板的制造方法，包括：提供衬底基板；在衬底基板上设置像素电路，像素电路包括栅极、有源层、第一电极和第二电极；设置指纹识别电路；指纹识别电路包括感光电路、存储电路和输出电路，存储电路包括第一电容，第一电容包括第一电容电极和第二电容电极；输出电路的晶体管与像素电路的晶体管同层设置；其中，感光电路被配置为将接收的光信号转为电信号，存储电路被配置为存储电信号，输出电路包括控制开关，控制开关被配置为在断开状态下控制感光电路给存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别；其中，第一电容电极与棚极、有源层、第一电极或者第二电极中至少一个同层设置，并且/或者，第二电容电极与棚极、有源层、第一电极或者第二电极中至少一个同层设置；第一电容电极与第二电容电极设置在不同层，并且第一电容电极与第二电容电极在衬底基板上的正投影至少部分重叠。
在某些实施例中，第一电容电极和第二电容电极通过如下方式制造：形成第五金属层，并且对第五金属层进行图案化，形成第一电容电极和第一栅线；形成第二栅介质层；形成第六金属层，并且对第六金属层进行图案化，形成第二电容电极和第二栅线；第一电容电极在垂直于第一棚线延伸方向的截面的第一宽度，大于第二电容电极在垂直于第二栅线延 伸方向的截面的第二宽度；形成层间介质层，并且在第一电容电极和第二电容电极在衬底基板上的投影不重叠的区域形成过孔，以暴露第一电容电极；以及形成第一电极，以使得第一电容电极和第一电极电连接。
在某些实施例中，第一电容电极和第二电容电极通过如下方式制造：形成有源层；对有源层进行图案化，形成图案化的有源层，图案化的有源层包括电连接的第一图案区域和第二图案区域，第一图案区域对应于输出电路的晶体管的有源层，第二图案区域对应于第一电容电极；依序形成第一棚介质层、第一栅线、第二栅介质层和第七金属层；以及对第七金属层进行图案化，形成第二电容电极和第二栅线。
在某些实施例中，第一电容电极和第二电容电极通过如下方式制造：形成第八金属层；对第八金属层进行图案化，形成图案化的第八金属层，图案化的第八金属层包括电连接的第三图案区域和第四图案区域，第三图案区域对应于输出电路的晶体管的第一电极，第四图案区域对应于第一电容电极；依次形成感光电路、电介质层和第九金属层；以及对第九金属层进行图案化，形成第二电容电极。
在某些实施例中，显示面板的制造方法还包括：形成与第一电容并联的至少一个第二电容，至少一个第二电容中的每个第二电容包括第三电极和第四电极；第三电极和第四电极的制造方式与第一电容电极和第二电容电极的制造方式相同。
附图说明
为了更清楚地说明本公开文本的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开文本的一些实施例，而非对本公开文本的限制，其中：
图1为根据本公开实施例提供的一种显示面板的结构图；
图2为根据本公开另一实施例提供的一种显示面板的结构图；
图3和图4为根据本公开实施例提供的一种指纹传感器的工作原理图；
图5为根据本公开的一些实施例提供的一种显示面板中指纹识别的示意图；
图6和图7为根据本公开的一些实施例提供的一种图5中指纹传感器的指纹谷和指纹脊反射光线的示意图；
图8为根据本公开的实施例提供的指纹识别电路的电路图；
图9为根据本公开的另一实施例提供的指纹识别电路的电路图；
图10为根据本公开的实施例提供的显示面板的结构示意图；
图11为根据本公开的实施例提供的针对图10的以gate1和gate2为电容两极的全部膜层的平面设计图；
图12为根据本公开的实施例提供的针对图10的以gate1和gate2为电容两极的包括poly Si、gate1、gate2、SD、ILD层的平面设计图；
图13为根据本公开的实施例提供的显示面板的结构示意图；
图14为根据本公开的实施例提供的针对图13的以poly Si和gate2为电容两极的全部膜层的平面设计图；
图15为根据本公开的实施例提供的针对图13的以poly Si和gate2为电容两极的包括poly Si、gate1、gate2、SD、ILD层的平面设计图；
图16为根据本公开的实施例提供的显示面板的结构示意图；
图17为根据本公开的实施例提供的针对图16的以SD2和新增metal为电容两极的全部膜层的平面设计图；
图18为根据本公开的实施例提供的针对图16的以poly Si和gate2为电容两极的包括SD2、metal、anode层的平面设计图；
图19为根据本公开的实施例的显示面板的制造方法的流程图；以及
图20为本公开实施例提供的电子设备的方框图。
具体实施方式
为更清楚地阐述本公开的目的、技术方案及优点，以下将结合附图对本公开的实施例进行详细的说明。应当理解，下文对于实施例的描述旨在对本公开的总体构思进行解释和说明，而不应当理解为是对本公开的限制。在说明书和附图中，相同或相似的附图标记指代相同或相似的部件或构件。为了清晰起见，附图不一定按比例绘制，并且附图中可能省略了一些公知部件和结构。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”“顶”或“底”等等仅用于表 示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。当诸如层、膜、区域或衬底之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出的值。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，相同的附图标记既可以信号线和信号端也可以表示与信号线和信号端所对应的信号。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的实施例提供一种显示装置，该显示装置例如可以是OLED显示装置和QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)显示装置中的任一种。
下面以该显示装置为OLED显示装置为例，对该显示装置的结构进行介绍。
图1为根据本公开实施例提供的一种显示面板的结构图。
如图1所示，该显示面板1包括显示区域10和位于显示区域10外围的非显示区域11，在显示区域10设置有多个呈阵列分布的像素单元，每个像素单元可以包括一个或多个子像素P。在每个子像素P中设置有像素驱动电路12以及与该像素驱动电路12耦接的发光器件D。在非显示区域11设置有栅极驱动电路13，栅极驱动电路13 的输出端与棚线1330耦接，位于同一行的像素驱动电路12与相同的栅线1330耦接。在该显示面板1中，由于棚极驱动电路13中所有的薄膜晶体管均位于非显示区域11中，从而在非显示区域11中占据了较大面积，进而导致非显示区域11的面积较大，例如长度和宽度均较长。
图2为根据本公开另一实施例提供的一种显示面板的结构图。
如图2所示，该显示面板1’具有显示区域10和非显示区域11。非显示区域11例如围绕显示区域10一周设置。
显示面板1’包括：衬底基板、设置于衬底基板上的多个像素单元和栅极驱动电路13。每个像素单元可以包括一个或多个子像素P。多个像素单元阵列排布在衬底基板上，每个像素单元包括位于至少一个子像素P，每个子像素P包括位于发光区域的发光元件D和位于非发光区域的像素驱动电路12。
棚极驱动电路13包括多个级联的移位寄存器和多条栅线，一个移位寄存器通过至少一条棚线与至少一行像素单元中的多个像素驱动电路12耦接，移位寄存器用于通过至少一条棚线向多个像素驱动电路12提供栅极驱动信号。
像素驱动电路12例如为2T1C型的像素驱动电路，也可以为3T1C型的像素驱动电路，还可以为7T1C型的像素驱动电路，其中T代表薄膜晶体管(Thin-film transistor，TFT)，C代表存储电容，2T1C型即包括2个TFT和1个存储电容的像素驱动电路12，依次类推。
图2中至少一个第一薄膜晶体管组131位于显示区10且分布在同一行亚像素中的相邻亚像素P之间，其中每个第一薄膜晶体管组131例如包括一个第一薄膜晶体管。
在图2中，棚极驱动电路13所包括的所有的第一薄膜晶体管组131均位于显示区10，且每一级移位寄存器所包括的第一薄膜晶体管组131分布在同一行亚像素P中的相邻亚像素P之间的区域。
控制信号线132或者连接线133的材料例如为金属材料，例如钼(Mo)、钛(Ti)、铜(Cu)、银(Ag)、铝(Al)。控制信号线可以为金属叠层结构，在此不做限定。
在一些实施例中，发光器件D发出的光朝向远离衬底基板的一侧出射。该种结构的显示面板1’为顶发光型的显示面板。在顶发光型的显示面板中，栅极驱动电路13位于显示区10中的部分在衬底基板上的正投影可以与发光器件D在衬底基板上的正投影重叠，且不会影响显示面板1’的开口率。
无论显示面板1’为底发光型的显示面板还是顶发光型的显示面板，显示面板1’ 的结构例如均如图10所示，沿显示面板1’的厚度方向，该显示面板1’可以包括设置在衬底基板上的遮光层、缓冲层、薄膜晶体管、阳极和平坦层等。其中，薄膜晶体管为像素驱动电路12中的驱动晶体管T3，该薄膜晶体管例如包括第一有源层、第一栅绝缘层、棚极、层间绝缘层、SD层(源漏层)、钝化层。
显示面板1’还可以包括遮光层，该遮光层的材料例如为遮光材料，该遮光材料例如为黑矩阵材料，或者金属材料，图10中以金属材料为例，从而该遮光层需要与SD层耦接，以形成类似上下双沟道的结构，提高薄膜晶体管的电学性能。遮光层被配置为避免从衬底基板入射的光线对第一有源层产生影响，从而影响薄膜晶体管的性能。
第一有源层的材料例如可以为金属氧化物或者多晶硅、非晶硅；其中的金属氧化物例如为铟镓锌氧化物。
栅极的材料例如可以为金属材料，例如钨、钼、钛、铜、银、铝，其结构例如为单层结构。
SD层的材料例如可以为金属材料，例如钨、钼、钛、铜、银、铝等金属材料，其结构可以为单层结构，也可以为叠层结构。
缓冲层、第一棚绝缘层、层间绝缘层和钝化层的材料例如均为无机绝缘材料。例如，无机绝缘材料包括但不限于氧化硅(SiOx)和氮化硅(SiN)中至少一种。
阳极的材料例如为导电材料，例如包括氧化铟锡(ITO)，其可以为单层结构，也可以为叠层结构。
平坦层的材料例如为有机物，该有机物例如为聚酰亚胺(polyimide，PI)，平坦层起平坦化作用。
图3和图4为根据本公开实施例提供的一种指纹传感器的工作原理图。
如图3和图4所示，入射到指纹500的光线被指纹500反射，反射回来的光线在光敏单元会转化为电信号。此时，与光敏单元相连的引出电极则可作为接收电极，接收光敏单元产生的电信号。由于指纹500包括谷510和脊520，它们对于光线的反射能力不同(谷510对光线的反射能力较强)，导致被谷510和脊520反射回来的光线的强度不同。因此，可通过接收电极接收到的电信号判断该光线是被谷还是脊反射的光线。
图5为根据本公开的一些实施例提供的一种显示面板中指纹识别电路的示意图。如图5所示，该指纹识别结构包括多个光敏单元50。当指纹与基板接触时，光线被指纹500反射，反射回来的光线在光敏单元50会转化为电信号。此时，接收电极接收 到电信号，从而实现在不同的位置接收光敏单元50产生的电信号。
图6和图7为根据本公开的一些实施例提供的一种图5中指纹传感器的指纹谷和指纹脊反射光线的示意图。
如图6和图7所示，由于指纹500包括谷510和脊520，它们对于光线的反射能力不同(例如，谷510对光线的反射能力较强)，导致被谷510和脊520反射回来的光线的强度不同。因此，可通过与多个不同位置的敏感单元10耦接的接收电极接收到的电信号，来得到该指纹500中谷和脊的位置信息，从而可实现指纹识别。此外，显示面板的与用户手指相接触的表面181处，脊520会与表面181相接触，谷510和表面181之间存在空气，导致从谷510和脊520反射的光线的路径的折射率也不同，这也会影响被谷510和脊520反射回来的光线的强度。
具体地，当入射光到达指纹500的谷510时，谷510反射的光线的能量或强度更大。当入射光到达指纹500的脊520时，脊520反射的光线的能量或强度更小。因此，指纹500的谷510和脊520反射的光线的强度和能量的差值较大，可以基于该差值确定当前位置是谷还是脊，得到指纹500中谷和脊的位置信息。
本公开涉及传感技术领域，以OLED显示屏的像素结构、像素电路、工艺结构为基础，提出了一种提升OLED显示屏屏内(in cell)集成指纹传感器，并且提升抗强光能力和提升SNR信噪比的像素电路结构。在此基础上，本公开还提供了两种工艺实施方式，解决in cell指纹识别技术的指纹识别强光饱和技术问题。
指纹识别功能已经成为手机的标配。指纹识别技术分为屏下指纹识别和屏内(in cell)指纹识别。屏下指纹识别是通过将指纹识别传感器的模组贴在屏幕下方来实现的。屏内指纹识别是将指纹识别传感器直接集成到显示屏上实现的。因而，屏内指纹识别可以使手机更加轻薄。随着旗舰手机逐渐向着曲面屏、折叠屏发展，OLED显示屏也成为了大部分旗舰机的选择。因此，OLED屏结合屏内指纹识别技术是未来手机识别解锁的重要研究方向。
屏内指纹识别的原理是在OLED像素内部增加指纹识别传感器的指纹识别电路。由于进行指纹识别的传感器集成在OLED的像素电路内，也可以称为传感器像素电路，或者简称为像素电路，其与OLED显示屏的像素电路(用于驱动有机物发光二极管发光)是两个不同的概念。
图8为根据本公开的实施例提供的指纹识别电路的电路图。
如图8所示，该显示面板可以包括感光电路和输出电路。其中，感光电路可以包 括光敏单元，具体可以采用多种光电传感器。输出电路可以包括晶体管。其中，光敏单元的输出可以与输出电路的输入端相连。
在某些实施例中，感光电路包括PIN光电二极管，输出电路包括作为开关的薄膜晶体管(以下简称开关TFT)。PIN光电二极管的输入端接收偏压(Vbias)信号，并且在接收到来自指纹的反射光后，生成感应电信号，并且将感应电信号传输给开关TFT的源极。读取(read)电路可以从开关TFT的漏极读取上述感应电信号。需要说明的是，开关TFT的棚极可以接收棚极信号(Vg)。
零偏模式和反偏模式是光电二极管的两种工作模式。例如，在零偏模式下，光电二极管具有较小的暗电流。在反偏模式下可以实现线性输出。本公开一些实施例提供的光电转换电路可以对光电二极管进行两种工作模式的切换，以便于根据实际需要进行选择。例如，在该光电转换电路实现检测功能时，可以选择该光电二极管工作于反偏模式以获得线性的输出特性。在该光电转换电路实现充电功能时，可以选择该光电二极管处于零偏工作模式以具有较低的暗电流。然而，本公开实施例对此不作限制。
具体地，传感器的像素电路中，每个像素由一个PIN光电二极管和开关TFT组成。其中，PIN光电二极管工作处于反偏状态。PIN光电二极管在暗态下二极管漏流很小。PIN光电二极管在光态下二极管反偏电流增大，产生大量光生电荷。PIN光电二极管和上下电极组成一个电容，对光生电荷进行储存。当光生电荷累计到一定积分时间后，开关TFT开启，将PIN光电二极管存储的电荷读取出来。由于指纹的谷和脊反射的光线，传到PIN光电二极管的光强有差异，因此一定积分时间后，谷和脊位置对应的PIN光电二极管的光生电荷量有差异，以此识别指纹。
例如，该第一电容的电容值范围在10pF-100pF范围内。
例如，在感光元件实现为光电二极管的情形下，该第一电容C1的大小为该光电二极管自身的电容(反偏电容)的电容值的100倍以上。
参考图8所示，屏内指纹传感器的像素电路在光照下，PIN光电二极管既作为光生电荷的产生者，本身具有的电容也用于存储光生电荷。工作时，开关TFT先打开，将位置1的电位复位(reset)到固定值(例如预设值，如142V等)。经过一定的积分时间(例如5ms、10ms、30ms、50ms、80ms或者100ms等)，开关TFT打开，将存储在PIN光电二极管的电容中的电荷读取(read)出来。
屏内指纹识别技术的关键难点之一是抗强光。这主要是由于屏内指纹识别传感器位于TFT和OLED发光二极管的膜层中间，具有非常高的透过率，比屏下指纹识别传 感器接收的光强高很多。其中，传感器接受的光线包括显示光经手指或膜层反射回来的光线和外界透过手指到达传感器的光线，尤其是户外强光环境光强高达10W 1x，透过手指到达传感器的光强可达几十或几百1x。如此高的光强会使PIN光电二极管产生较高电荷量。根据公式ΔQ＝C×ΔU，由于电容C固定，电压ΔU存在上限，ΔU过高时二极管坏点增加，稳定性变差。因此PIN光电二极管存储电荷能力存在上限，户外强光使PIN光电二极管产生的光生电荷量远超其存储的电荷上限，电荷量饱和。因此，无法区分手指的谷和脊对应像素的PIN光电二极管的信号差异，导致传感器失效。
图9为根据本公开的另一实施例提供的指纹识别电路的电路图。
本公开实施例提供了一种提升in cell指纹识别传感器的抗强光能力的OLED结构。如图9所示，通过在PIN光电二极管的输出端位置外加一个或多个新的电容，电容一侧与PIN光电二极管的负极相连，另一侧可连接常压信号或Vbias电压等，提升强光环境下的PIN光电二极管的高电荷的储存能力。通过提升电荷的储存能力来有效改善OLED显示屏的in cell指纹识别传感器在户外强光下PIN光电二极管饱和的问题。此外，存储电荷量上限的提升还可以带来信号量上限的进一步提升，有利于信噪比的提升。
参考图9所示，在PIN光电二极管的输出端位置外加一个或多个新的电容(C1、C2等)，其作为电荷储存作用。以新增一个电容C1为例进行说明。新的电容C1的一个电极的位置1与PIN光电二极管的负极相接，新的电容C1的另一个电极的位置2可以与常压信号相接。该常压信号可以是VGL、单独恒压信号或者Vbias信号中任意一种。压差的选择可以根据需要存储电荷量的多少来确定。具体地，可以根据公式ΔQ＝C×ΔU确定：当新的电容C1的ΔU增加时，可以存储的电荷量ΔQ可以增加，电容C1与PIN光电二极管共同存储电荷。由于强光环境下，PIN光电二极管灵敏的光响应使得它产生较多光生电荷量，新增的电容C1的电极的位置1和电极的位置2两点之间的压差可以提升总电荷量的存储能力。工作时，开关TFT先打开，将电极的位置1的电位复位(reset)到固定值(例如142V或者其他电位)，经过一定的积分时间(例如5ms、10ms、30ms、50ms、80ms或者100ms等)，开关TFT开启，将存储在PIN和新的电容中的全部电荷读取(read)出来。
例如，在感光阶段，开关TFT截止使得光电二极管接收光信号，并转换为电信号存储到新增的电容。
例如，在该光电转换电路不进行光检测以实现相关功能时，可以利用该感光元件 长时间地感应环境光并转换为电信号，存储电路有较大的存储容量以存储光电感应产生的光电荷，可以保证电信号的有效存储与累积，降低指纹检测电路的电荷存储能力在强光下发生存储能力过饱和的风险。
在读取阶段，晶体管导通，光电二极管处于反偏状态。存储的电信号通过开关TFT输出以便被读取。
本公开实施例为了提升OLED屏内指纹识别传感器的PIN光电二极管抗强光饱能力，通过增加电容，提升PIN光电二极管的电荷存储能力，有效改善了屏内指纹识别强光饱和问题。此外，PIN光电二极管存储电荷量上限的提升可使信号量上限进一步提升，促进指纹识别传感器的SNR信噪比的提升(SNR＝信号量/噪声)。
新增的电容的实现结构可以采用多种结构。与该多种结构对应的制造工艺也可以采用多种工艺。
在某些实施例中，显示面板可以包括：衬底基板、像素电路和指纹识别电路。
其中，像素电路设置在衬底基板上，像素电路包括晶体管，晶体管包括有源层、栅极、第一电极和第二电极。例如，第一电极可以是源极，第二电极可以是漏极。例如，第一电极也可以是漏极，第二电极可以是源极，在此不做限定。
指纹识别电路包括感光电路、存储电路和输出电路，存储电路包括第一电容，第一电容包括第一电容电极和第二电容电极；输出电路的晶体管与像素电路的晶体管同层设置。
其中，感光电路被配置为将接收的光信号转为电信号，存储电路被配置为存储电信号，输出电路包括控制开关，控制开关被配置为在断开状态下控制感光电路给存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别。
其中，第一电容电极与棚极、有源层、第一电极或者第二电极中至少一个同层设置，并且/或者，第二电容电极与棚极、有源层、第一电极或者第二电极中至少一个同层设置；第一电容电极与第二电容电极设置在不同层，并且第一电容电极与第二电容电极在衬底基板上的正投影至少部分重叠。
以上的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
为了实现上述新增的电容的结构，可以通过复用OLED显示面板中已有的金属层作为新增的电容的电极。此外，也可以通过新增新的金属层作为新增的电容的部分电极。
在某些实施例中，在设计空间允许的条件下，可以复用OLED显示面板结构中的栅极(栅极可以包括第一棚线(gate1，简称g1)和第二栅线(gate2，简称g2))、重掺杂多晶硅(poly Si)、源漏极(双层源漏极可以包括第一源漏极(Source/Drain 1，简称SD1)、和第二源漏极(Source/Drain 2，简称SD2))等膜层作为新增的电容的两个电极。此外，还可以使用棚绝缘层(Gate Insulator，简称GI)做新增的电容的两个电极之间的绝缘层。以上结构无新增工序，无成本增加。
需要说明的是，OLED显示面板中可以具有单层栅极、双层栅极、单层源漏极或者双层源漏极等结构，可以复用其中的一层或者多层分别作为一个新增的电容的至少一个电极，或者多个新增的电容的至少一个电极。
例如，可以在第一栅线g1所在层形成新增的电容的第一电极，可以在第二栅线g2所在层形成新增的电容的第二电极。
例如，可以在第一栅线g1所在层形成新增的电容的第一电极，可以在第一源漏极SD1所在层形成新增的电容的第二电极。
例如，可以在第一栅线g1所在层形成新增的电容的第一电极，可以在第二源漏极SD2所在层形成新增的电容的第二电极。
例如，可以在第二棚线g2所在层形成新增的电容的第一电极，可以在第一源漏极SD1所在层形成新增的电容的第二电极。
例如，可以在第二棚线g2所在层形成新增的电容的第一电极，可以在第二源漏极SD2所在层形成新增的电容的第二电极。
例如，可以在第一棚线g1所在层形成新增的电容的第一电极，可以在重掺杂多晶硅(poly Si)所在层形成新增的电容的第二电极。
例如，可以在第二棚线g2所在层形成新增的电容的第一电极，可以在重掺杂多晶硅(poly Si)所在层形成新增的电容的第二电极。
新增的电容的两个电极之间的绝缘层可以复用OLED显示面板中已有的一个或多个由绝缘材料形成的层。
在某些实施例中，上述显示面板还可以包括一层或多层电绝缘层。
例如，层间介质层，设置在棚极的远离衬底基板的一侧。
例如，绝缘层，绝缘层的第一厚度可以大于层间介质层的第二厚度。其中，绝缘层可以包括但不限于盖层、层间介质层、保护层或者平坦化层等中至少一层。
例如，棚介质层的材料包括但不限于：二氧化硅、氮氧化硅、氮化硅、氧化铪等中至少一种。
例如，棚极设置在棚介质层之上。棚极可以由导电材料构成。例如，栅极可以是钨材料、铝材料或铜材料等金属材料等。
例如，层间介质层环绕设置在有源层、栅介质层和栅极的周侧。层间绝缘层的材料包括但不限于：二氧化硅、氮氧化硅、有机透明材料等。
例如，第一电极包括：第一子电极和第二子电极。
其中。第一子电极设置在层间介质层的远离衬底基板的一侧。第二子电极设置在第一子电极的远离衬底基板的一侧，绝缘层设置在第一子电极和第二子电极之间。
例如，感光电路设置在第二子电极的远离衬底基板的一侧。
图10为根据本公开的实施例提供的显示面板的结构示意图。
如图10所示，棚极包括第一栅线g1和第二栅线g2，第一栅线g1和第二栅线g2处于不同层。
第一电容电极25与第一栅线g2或者第二栅线g2同层设置，第二电容电极27与第一棚线g1或者第二栅线g2同层设置。
此外，上述显示面板还可以包括以下多个电绝缘层，通过在电绝缘层中设置过孔来实现不同层的电极之间的电连接。
例如，第一棚介质层24，设置在有源层22和第一栅线g1之间。
例如，第二棚介质层26，设置在第一栅线g1和第二栅线g2之间。
例如，层间介质层28，设置在第二栅介质层g2的远离衬底基板20的一侧。
图10中，第一电容电极25通过第一过孔K1与第一电极相连25，第一过孔K1设置于第二棚介质层26和层间介质层28，第一过孔K1暴露第一电容电极g1。
此外，如果以第二电容电极27作为新增的电容的输出端，则可以通过第二过孔与第一电极29、33相连，第二过孔设置于层间介质层28，第二过孔暴露第二电容电极27。
在某些实施例中，上述显示面板还可以包括：透明导电层，设置在PIN光电二极管的远离衬底的一侧，透明导电层与偏压信号(Vbias信号)的引入电极45相连。这样有助于降低PIN光电二极管与引入电极45之间的接触电阻，进而降低电路的整体 电阻。此外，采用透明导电电极减小该电极对光的吸收和/或反射。例如，透明导电层的材料包括但不限于：氧化铟锡(ITO)、氧化铟锌锡(ITZO)等中至少一种。
参考图10所示，该显示面板可以包括：衬底基板20、缓冲层(buffer)21、有源层22、第一棚介质层24、第一电极25、第一栅线g1、第一栅介质层26、第二栅线g2、第二电极27、层间介质层(ILD)28、第一源漏极SD1、输出电路的晶体管的第一源漏极29、第一保护层(PVX1)30、第一平坦化层(如PLN1)31、第一保护层(PVX2)32、第二源漏极SD2、输出电路的晶体管的第二源漏极33、PIN光电二极管的N极34、PIN光电二极管的I极35、PIN光电二极管的P极36、欧姆接触层(如ITO)37、盖层38、第二平坦化层(如PLN2)39、阳极40、有机发光层(EL)41、微结构层(如微球层PS)43、阴极42和薄膜封装层(Thin Film Encapsulation，简称TFE)44。
其中，与欧姆接触层(如ITO)37相接触的引入电极45可以被配置为引入如图9中的Vbias电信号。输出电路的晶体管可以实现为薄膜晶体管，其有源层例如为非晶硅、多晶硅或金属氧化物半导体(如氧化铟镓锌(IGZO)、铝掺杂氧化锌(AZO)、氧化铟锌(IZO)等)。
需要说明的是，以上所示的OLED显示面板的结构仅为了便于理解本公开的技术方案，不能理解为对本公开实施例的技术方案的限定。例如，上述第一保护层(PVX1)30、第一平坦化层(如PLN1)31、第一保护层(PVX2)可以采用更少的层或者更多的层。例如，棚极可以采用单层棚极和单层栅介质层，或者，栅极可以采用三层栅极和三层棚介质层或更多层等。例如，源漏极可以采用单层源漏极，或者，源漏极可以采用三层源漏极或者更多层源漏极等，在此不做限定。
图11为根据本公开的实施例提供的针对图10的以gate1和gate2为电容两极的全部膜层的平面设计图。
如图11所示，是OLED显示面板的全部膜层的平面设计图，该OLED显示面板具有新增的电容的指纹识别电路。图11中最上层的菱形图案和五边形图案等对应于OLED显示面板的多个阳极，一个阳极作为有机发光二极管的阳极，每个阳极对应一个子像素。每个子像素用于发出一种颜色的光，如红光、蓝光或者绿光。需要说明的是，可以采用多种排布方式来设置各子像素的位置。
例如，参考图2中显示面板1’中的子像素P的排布方式采用的是标准RGB模式时，每个像素包括三个子像素P，该三个子像素P的发光颜色为三基色，例如依次为红色、绿色和蓝色。RGB模式的排列是最标准的排列方式，它把一个方块形的像素， 平均分成三等分，每一块赋予不同的颜色，这样便于制作子像素P。
又例如，当显示面板1’中的子像素P的排布方式采用的是RGB Pentile(RGB排列)模式时，每个像素单元包括4个子像素P，该四个子像素P的发光颜色例如依次为红色、绿色、蓝色、绿色，且发光颜色为红色和蓝色的子像素的面积大于发光颜色为绿色的子像素P的面积。
Pentile排列主要是通过相邻像素公用子像素P的方法来减少子像素P的数量，从而达到以低分辨率模拟高分辨率的效果。Pentile排列最大的好处就是增加通透性，同样的亮度只需要更小的功耗，从而可以提升显示面板1’的续航能力，以及可以显著的降低显示面板1’的成本。
在同一行子像素P中，每个像素单元中各子像素P的发光颜色的排列顺序相同，例如位于第一行的每个像素单元所包括的四个子像素P中，第一个为发光颜色为红色的子像素P。第二个为发光颜色为绿色的子像素P。第三个为发光颜色为蓝色的子像素P。第四个也为发光颜色为绿色的子像素P。即在该像素单元中，各子像素P的发光颜色的排列顺序为红色、绿色、蓝色和绿色。位于不同行的像素单元中各子像素P的发光颜色并不相同。例如在第二行子像素P中，每个像素单元中的各个子像素P的发光颜色的排列顺序为蓝色、绿色、红色和绿色。
每个像素单元中包括三个子像素P，第一个为发光颜色为红色的子像素P。第二个为发光颜色为绿色的子像素P。第三个为发光颜色为蓝色的子像素P，且位于不同行的像素单元中各子像素P的发光颜色的排列顺序均相同。即均为红色、绿色和蓝色。在该种结构中，一个像素单元即为一个像素。
当多个子像素P被划分为多个像素单元时，栅极驱动电路13可以设置在相邻的两个像素单元之间。例如，至少一个第一薄膜晶体管组131位于相邻的两个像素单元之间。
当将多个子像素P划分为多个像素单元，第一薄膜晶体管组131设置在相邻两个像素P之间时，由于在每个像素单元中相邻两个子像素P之间的间距较小。一方面，当一个像素单元可作为一个像素时，可以使得相邻的像素可以相对独立的显示，进而有利于保证显示面板1’的显示效果。另一方面，由于像素单元的数量是小于子像素P的数量，从而利用相邻两个像素单元之间的空余区域设置第一薄膜晶体管组131时，有利于提高显示面板1’的像素密度(PPI)。
图12为根据本公开的实施例提供的针对图10的以gate1和gate2为电容两极的包 括poly Si、gate1、gate2、SD、ILD层的平面设计图。
参考图12所示，为了便于查看新增的电容的布局，仅示出了poly Si、gate1、gate2、SD、ILD层。其中，第一电极25在第一棚线gate1所在层的形状如图12中标记gate1所指的虚线框。第二电极27在第二棚线gate2所在层的形状如图12中标记gate2所指的形状，但是，第二电极27与第一电极25在衬底基板20上的正投影至少部分重叠。
在某些实施例中，棚极包括第一棚线和第二栅线，第一栅线和第二栅线处于不同层。
相应地，第一电容电极与第一棚线或者第二栅线同层设置，第二电容电极与有源层同层设置。
图13为根据本公开的实施例提供的显示面板的结构示意图。
如图13所示，与图10不同的是，OLED显示面板中没有在第一栅线g1所在层设置第一电极25，而是在有源层所在层设置了第一电极25。将在有源层所在层设置的电极作为新增的电容的第一电极25，将在第二栅线g2所在层设置第二电极27。
此外，也可以在有源层所在层设置了第一电极25，在第一栅线g1所在层设置第二电极27，在此不再详述。
图13中的显示面板可以包括：衬底基板20、缓冲层(buffer)21、有源层22、第一棚介质层24、第一电极25、第一栅线g1、第一栅介质层26、第二栅线g2、第二电极27、层间介质层(ILD)28、第一源漏极SD1、输出电路的晶体管的第一源漏极29、第一保护层(PVX1)30、第一平坦化层(如PLN1)31、第一保护层(PVX2)32、第二源漏极SD2、输出电路的晶体管的第二源漏极33、PIN光电二极管的N极34、PIN光电二极管的I极35、PIN光电二极管的P极36、欧姆接触层(如ITO，降低接触电阻)37、盖层38、第二平坦化层(如PLN2)39、阳极40、有机发光层(EL)41、微结构层(如PS)43、阴极42和薄膜封装层(TFE)44。
图14为根据本公开的实施例提供的针对图13的以poly Si和gate2为电容两极的全部膜层的平面设计图。
如图14所示，可以参考关于图13相关的内容，区别在于有源层所在的层还设置了第一电极，其它布局可以相同，在此不再赘述。
图15为根据本公开的实施例提供的针对图13的以poly Si和gate2为电容两极的包括poly Si、gate1、gate2、SD、ILD层的平面设计图。
如图15所示，标记poly Si所指的虚线哑铃形框是在有源层所在层形成的第一电 极，该第一电极和第二电极(设置与第二棚线gate2所在的层中)在衬底基板上的正投影之间存在交叠，以形成上述新增的电容C1、C2等。
在某些实施例中，可以将第一电极或者第二电极设置在新增的金属层中。
例如，在设计空间不足时，可以新增一层金属层和一层绝缘层。盖层(cover层)不单独光刻(mask)，与新增的绝缘层一起进行。因此，仅需增加一次mask，以PIN光电二极管的下电极和新增金属层作为新增的电容的两极。
在某些实施例中，第一电容电极与栅极、有源层或者第一电极中至少一个同层设置，并且第二电容电极设置在第一金属层，第一金属层与栅极、有源层和第一电极位于不同层。或者，第二电容电极与栅极、有源层或者第一电极中至少一个同层设置，并且第一电容电极设置在第二金属层，第二金属层分别与栅极、有源层和第一电极位于不同层。
图16为根据本公开的实施例提供的显示面板的结构示意图。
如图16所示，与图10不同的是，OLED显示面板中投有在第一栅线g1所在层设置第一电极25，也没有在第二栅线g2所在层设置第二电极27。图16中是在第二源漏极33所在层设置了第一电极25。在新增的金属层中设置第二电极27。其中，第一电极25设置在第二源漏极33所在层中与第二电极27对应的位置处。
此外，也可以在第一源漏极SD1所在层设置第一电极25或者第二电极27。也可以在第一棚线g1所在层设置第一电极25或者第二电极27。也可以在第二栅线g2所在层设置第一电极25或者第二电极27。也可以在有源层(重掺杂Poly-Si)所在层设置第一电极25或者第二电极27，在此不再详述。
图16中的显示面板可以包括：衬底基板20、缓冲层(buffer)21、有源层22、第一棚介质层24、第一栅线g1、第一栅介质层26、第二栅线g2、层间介质层(ILD)28、第一源漏极SD1、输出电路的晶体管的第一源漏极29、第一保护层(PVX1)30、第一平坦化层(如PLN1)31、第一保护层(PVX2)32、第二源漏极SD2、输出电路的晶体管的第二源漏极33、第一电极25、PIN光电二极管的N极34、PIN光电二极管的I极35、PIN光电二极管的P极36、欧姆接触层(如ITO，降低接触电阻)37、盖层38、第二电极27、第二平坦化层(如PLN2)39、阳极40、有机发光层(EL)41、微结构层(如PS)43、阴极42和薄膜封装层(TFE)44。
需要说明的是，还可以针对第一电极25设置一个新的绝缘层，如在第一电极25和第二电极27之间设置一层新的绝缘层。
在某些实施例中，第一电容电极与第一电极同层设置，第二电容电极设置在感光电路的远离衬底基板的一侧，第二电容电极和感光电路在衬底基板上的正投影之间存在距离。参考图16所示，第二电极27和PIN光电二极管(包括N极34、I极35和P极36)在衬底基板20上的正投影之间存在一定的间隙。
图17为根据本公开的实施例提供的针对图16的以SD2和新增metal为电容两极的全部膜层的平面设计图。
如图17所示，可以参考关于图13相关的内容，区别在于新增了一层金属层，并且在该新增的金属层中设置了第二电极27。此外，在第二源漏极SD2所在的层还设置了第一电极25。其它布局可以相同，在此不再赘述。
图18为根据本公开的实施例提供的针对图16的以poly Si和gate2为电容两极的包括SD2、metal、anode层的平面设计图。
如图18所示，标记metal所指的有凹槽的方框，是在新增的金属层形成的第二电极，该第二电极和第一电极(设置于第二源漏极SD2所在的层中)在衬底基板上的正投影之间存在交叠，以形成上述新增的电容C1、C2等。
通过以上方式可以在无需对屏内指纹识别的显示面板做出过多改变和无需过多增加成本的前提下，有效改善OLED in cell指纹识别户外强光下，PIN光电二极管饱和的问题，有效提升其抗强光性能和信噪比。
以下对新增至少两个电容的场景进行示例性说明。
在某些实施例中，参考图9所示，存储电路还包括与第一电容并联的至少一个第二电容，至少一个第二电容中的每个第二电容包括第三电极和第四电极。
在某些实施例中，第三电极与栅极、有源层或者第一电极中至少一个同层设置，并且第四电极与棚极、有源层或者第一电极中至少一个同层设置；第三电极与第四电极设置在不同层，并且第三电极与第四电极在衬底基板上的正投影至少部分重叠。
例如，第一电极和第三电极可以设置相同的层或者不同的层中。例如，第二电极和第四电极可以设置相同的层或者不同的层中。例如，第一电极和第四电极可以设置相同的层或者不同的层中。例如，第二电极和第三电极可以设置相同的层或者不同的层中。
在某些实施例中，第三电极与棚极、有源层或者第一电极中至少一个同层设置，并且第四电极设置在第三金属层，第三金属层与栅极、有源层和第一电极位于不同层。
例如，参考图10和图13，可以将第一电极设置在第一栅线g1所在的层中，可以 将第二电极设置在第二棚线g2所在的层中，可以将第三电极设置在第二栅线g2所在的层中，将第四电极设置在有源层所在的层中。
例如，可以将第一电极设置在第一棚线g1所在的层中。例如，可以将第二电极设置在第二棚线g2所在的层中。例如，可以将第三电极设置在第一源漏极SD1所在的层中。例如，将第四电极设置在第二源漏极SD2所在的层中。
在某些实施例中，第四电极与棚极、有源层或者第一电极中至少一个同层设置，并且第四电极设置在第四金属层，第四金属层与栅极、有源层和第一电极位于不同层。
在某些实施例中，棚极包括第一栅线和第二栅线，第一栅线和第二栅线处于不同层。第三电极与第一棚线或者第二棚线同层设置，第四电极与第一栅线或者第二栅线同层设置，第三电极与第四电极位于不同层。
例如，参考图10和图16所示，可以将第一电极设置在第一栅线g1所在的层中，可以将第二电极设置在第二栅线g2所在的层中，可以将第三电极设置在第二源漏极33所在的层中，可以将第四电极设置在新增金属层(图16中标号27所在的层、或者位于其它层)。
例如，参考图10和图16所示，可以将第一电极设置在第一栅线g1所在的层中，可以将第二电极设置在第二栅线g2所在的层中，可以将第三电极设置在第二源漏极33所在的层中，可以将第四电极设置在新增金属层(图16中标号27所在的层、或者位于其它层)。
例如，可以将第一电极设置在第二栅线g2所在的层中，将第二电极设置在有源层所在的层中，可以将第三电极设置在第二源漏极33所在的层中，可以将第四电极设置在新增金属层(图16中标号27所在的层、或者位于其它层)。
在某些实施例中，一个PIN光电二极管可以占据OLED显示面板的像素单元中一个子像素的位置，这样便于形成半面屏指纹识别(指纹识别区域占据整个屏幕的近似一半面积)或者全面屏(指纹识别区域占据整个屏幕近似全部面积)指纹识别。
具体地，显示面板可以包括：多个像素单元。多个像素单元设置在衬底基板，多个像素单元阵列排布在衬底基板上。像素单元和感光电路在衬底基板上的正投影存在交叠。
其中，参考图10所示，像素单元包括至少一个子像素，每个子像素包括发光元件，发光元件包括阳极。
像素电路包括子像素驱动电路，子像素驱动电路的晶体管的第一电极与阳极相连。 例如，子像素驱动电路的晶体管的漏极与阳极相连，这样便于给有机发光二极管施加电压。子像素驱动电路的晶体管的漏极与阳极之间可以通过过孔相连。
例如，一个像素单元可以包括四个子像素：红色子像素、蓝色子像素、绿色子像素和指纹检测子像素。
参考图1和图10所示，位于指纹识别区中的一个像素单元可以包括RGB三个子像素，三个子像素分别包括发出红光、绿光和蓝光的发光元件。此外，该像素单元中还设置了一个子像素，用于设置PIN光电二极管、开关TFT和新增电容等。本公开实施例对PIN光电二极管、开关TFT和新增电容与发光子像素中相关部件的排布方式不作限制。
在某些实施例中，输出电路包括第一晶体管，子像素驱动电路包括至少一个第二晶体管。
例如，第一晶体管的第一电极与第二晶体管的第一电极同层设置。例如，第一晶体管的第而电极与第二晶体管的第二电极同层设置。
例如，第一晶体管的栅极与第二晶体管的栅极同层设置。
例如，第一晶体管的有源层与第二晶体管的有源层同层设置。
在某些实施例中，为了进一步提升指纹识别电路输出信号的信噪比，该输出电路还可以进一步包括运算放大器(AMP)。例如，该运算放大器包括输入端和输出端，该输入端与新增的电容的输出端连接，以接收光电信号，该输出端输出经放大的光电信号。
本公开实施例提供了一种通过对PIN光电二极管外加一个或多个电容，来提升抗强光能力和信噪比的OLED in cell指纹识别传感器的像素电路结构。
本公开实施例提供了一种通过对PIN光电二极管外加一个或多个电容提升抗强光能力和信噪比的OLED in cell指纹识别传感器的工艺结构。
本公开实施例还提供了一种可以复用重掺杂poly Si作为新增电容一侧电极的工艺结构。
本公开的另一方面还提供了一种显示面板的制造方法。
图19为根据本公开的实施例的显示面板的制造方法的流程图。
如图19所示，该显示面板的制造方法190可以包括操作S191～操作S193。
在操作S191，提供衬底基板。
在操作S192，在衬底基板上设置像素电路，像素电路包括栅极、有源层、第一电 极和第二电极。
在操作S193，设置指纹识别电路；指纹识别电路包括感光电路、存储电路和输出电路，存储电路包括第一电容，第一电容包括第一电容电极和第二电容电极；输出电路的晶体管与像素电路的晶体管同层设置。
其中，感光电路被配置为将接收的光信号转为电信号，存储电路被配置为存储电信号，输出电路包括控制开关，控制开关被配置为在断开状态下控制感光电路给存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别。
其中，第一电容电极与棚极、有源层、第一电极或者第二电极中至少一个同层设置，并且/或者，第二电容电极与栅极、有源层、第一电极或者第二电极中至少一个同层设置；第一电容电极与第二电容电极设置在不同层，并且第一电容电极与第二电容电极在衬底基板上的正投影至少部分重叠。
在某些实施例中，第一电容电极和第二电容电极通过如下方式制造。
首先，形成第五金属层，并且对第五金属层进行图案化，形成第一电容电极和第一栅线。
然后，形成第二棚介质层。
接着，形成第六金属层，并且对第六金属层进行图案化，形成第二电容电极和第二栅线；第一电容电极在垂直于第一栅线延伸方向的截面的第一宽度，大于第二电容电极在垂直于第二棚线延伸方向的截面的第二宽度。
然后，形成层间介质层，并且在第一电容电极和第二电容电极在衬底基板上的投影不重叠的区域形成过孔，以暴露第一电容电极。
接着，形成第一电极，以使得第一电容电极和第一电极电连接。
在一个具体实施例中，复用OLED结构现有的第一栅线gate1、第二栅线gate2、重掺杂poly Si、第一源漏极SD1、第二源漏极SD2等膜层作为新增电容两极，第一栅介质层GI1作为新增的电容的绝缘层。以复用OLED结构现有的第一栅线gate1和第二棚线gate2金属作为新增电容两极为例进行说明。gate1通过过孔与连接PIN光电二极管的下电极侧的SD1相接，gate2可以单独接常压信号，也可以通过过孔连接到anode层，接Vbias信号，以第二棚介质层GI2做电容的绝缘层，平面设计图参考图11和图12所示。
在某些实施例中，第一电容电极和第二电容电极可以通过如下方式进行制造。
首先，形成有源层。
然后，对有源层进行图案化，形成图案化的有源层，图案化的有源层包括电连接的第一图案区域和第二图案区域，第一图案区域对应于输出电路的晶体管的有源层，第二图案区域对应于第一电容电极。
接着，依序形成第一棚介质层、第一栅线、第二栅介质层和第七金属层。
然后，对第七金属层进行图案化，形成第二电容电极和第二栅线。
在一个具体实施例中，以复用OLED结构现有的重掺杂的poly Si层(具有导电性)和第二棚线gate2金属作为新增的电容两极为例进行说明，连接PIN光电二极管的下电极侧的重掺杂poly Si为导电状态，可作为新增的电容一侧极板，第二栅线gate2可以单独接常压信号，也可以通过过孔连接到阳极(anode)层，接Vbias信号。以第一栅介质层GI1和第二棚介质层GI2做新增的电容的绝缘层，平面设计图如图14和图15所示。
上述两个实施例适合在设计空间允许的情况下使用，复用重掺杂的poly Si层、gate1、gate2、SD1、SD2层等任意两层mask，也可以组成多层电容共同并联，无新增工序，无厚度增加，也无成本增加。
上述两个实施例的工艺流程可以如下所示。首先沉积缓冲层buffer绝缘层。接下来进行多晶硅的沉积、晶化、光刻形成多晶硅图形。接下来进行GI1绝缘层沉积，然后进行gate1层沉积、光刻，形成图形。接下来是多晶硅掺杂，形成沟道。然后是GI2绝缘层沉积，gate2层沉积、光刻，ILD绝缘层沉积、光刻。其中GI1、GI2和ILD一起刻蚀，形成连接到多晶硅或gate1或gate2的过孔。接下来是SD1层沉积、光刻，形成TFT结构。然后进行PVX1沉积，PLN1涂胶、曝光、显影。然后进行PVX2的沉积、光刻。其中PVX1和PVX2一起刻蚀。接下来进行SD2的沉积、光刻，形成PIN的下电极。然后进行PIN的N-Si，I-Si，P-Si和上电极ITO的沉积，涂胶曝光显影，ITO刻蚀和PIN刻蚀。然后沉积cover层。然后进行PLN2的涂胶、曝光、显影。然后是阳极的沉积、光刻。然后是EL的蒸镀，PDL的涂胶、曝光、显影。然后是PS的光刻，阴极沉积，封装层沉积。
本实施例可以具有如下所示的优点：例如，提供了电容形成的更多可行方式，尤其是利用重掺杂部分的poly Si作为电容一侧电极。例如，电容一侧与PIN负极相连，另一侧可以选择连接常压信号，通过PIN电荷量产生情况调整电容两侧压差，提高电荷量的存储能力，满足PIN强光下的指纹识别检测。例如，电容存储能力上限的提升， 允许使用背光源测试时可以提升背光源亮度而不导致PIN饱和，可以进一步提升信号量，提升信噪比。例如，每个传感像素的电容数量可以是一个，也可以是多层金属层组合的多电容并联，改善因某层像素电路可用面积不足导致电容不足问题。
在某些实施例中，第一电容电极和第二电容电极通过如下方式制造。
首先，形成第八金属层。
然后，对第八金属层进行图案化，形成图案化的第八金属层，图案化的第八金属层包括电连接的第三图案区域和第四图案区域，第三图案区域对应于输出电路的晶体管的第一电极，第四图案区域对应于第一电容电极。
接着，依次形成感光电路、电介质层和第九金属层。其中，感光电路可以通过薄膜工艺、光刻工艺和刻蚀工艺形成，如先形成PIN光电二极管的P极/I极/N极叠层，然后通过光刻工艺和刻蚀工艺形成PIN光电二极管。
然后，对第九金属层进行图案化，形成第二电容电极。
在PIN光电二极管上的盖层cover绝缘层上方新增一层金属层和绝缘层，以第二源漏极SD2做新增的电容的下电极，cover绝缘层做新增电容的绝缘层，新增金属层做电容的上电极，上电极可以单独接常压信号。上电极也可以通过过孔连接到阳极anode层，接Vbias信号。参考图16～图18所示，该技术方案适合在设计空间不足的条件下实现。这种方式的优势在于新增电容膜层距离传感和显示TFT电路较远，对显示和传感电容串扰产生的噪声影响较低。需要说明的是，新增的金属层的材料可以是Mo、Ti/Al/Ti、Mo/Al/Mo、ITO等金属材料，金属厚度可以从
Figure PCTCN2021121559-APPB-000001
变化至
Figure PCTCN2021121559-APPB-000002
均可以。需要说明的是，无需新增金属层的实施方式和新增金属层的实施方式可以互相兼容，同时采用。
具体地，需要新增金属层的工艺流程比无需新增金属层的工艺，增加一层金属层和一层绝缘层PVX3。但是，曝光次数仅增加1次。具体地，可以首先沉积缓存buffer绝缘层。接下来进行多晶硅的沉积、晶化、光刻形成多晶硅图形。接下来进行第一栅介质层GI1绝缘层沉积。然后进行第一栅线gate1层沉积、光刻，形成图形。接下来是多晶硅掺杂，形成沟道。然后是第二棚介质层GI2绝缘层沉积，第二栅线gate2层沉积、光刻，ILD绝缘层沉积、光刻。其中GI1、GI2和ILD一起刻蚀，形成连接到多晶硅或gate1或gate2的过孔。接下来是SD1层沉积、光刻，形成TFT结构。然后进行PVX1沉积，PLN1涂胶、曝光、显影。然后PVX2的沉积、光刻。其中PVX1和PVX2一起刻蚀，接下来进行SD2的沉积、光刻，形成PIN的下电极。然后进行 PIN光电二极管的N-Si，I-Si，P-Si和上电极氧化铟锡ITO的沉积，涂胶曝光显影，ITO刻蚀和PIN刻蚀。然后沉积cover层，接下来增加一层金属层沉积、光刻形成图形，作为新增的电容的上极板。然后沉积一层绝缘层PVX3，光刻，cover和PVX3一起刻蚀。然后进行PLN2的涂胶、曝光、显影。然后是阳极的沉积、光刻。然后是EL的蒸镀，PDL的涂胶、曝光、显影。然后是PS的光刻，阴极沉积，封装层沉积。
本实施例相对于无需新增金属层的实施例具有如下优势：例如，新增的电容的两极与下方显示和传感器的TFT、信号走线等距离较远，隔了两层PVX和一层较厚的树脂层。因此，对下方的显示和传感信号走线窜扰影响更低。该实施方式可降低传感器对显示的影响，也降低传感器受显示影响产生的噪声。例如增加金属层可设计面积较大，可以形成比较大的电容，抗强光能力可以大大提升，同时也允许调高测试过程背光源亮度，大幅度提升传感信噪比。例如，新增的电容一个电极与PIN光电二极管的负极相连，另一电极可以选择连接常压信号。通过PIN光电二极管的电荷量产生情况调整电容两侧压差，提高电荷量的存储能力，满足PIN强光下的指纹识别检测。例如，新增的电容的存储能力上限的提升，允许在使用背光源测试时，可以提升背光源亮度而不导致PIN光电二极管的存储能力饱和，可以进一步提升信号量，提升信噪比。
在某些实施例中，上述显示面板的制造方法还可以包括如下操作：形成与第一电容并联的至少一个第二电容，至少一个第二电容中的每个第二电容包括第三电极和第四电极；第三电极和第四电极的制造方式与第一电容电极和第二电容电极的制造方式相同。
本公开实施例提供的能够提升屏内(in cell)指纹识别传感器抗强光能力的OLED结构。通过在PIN位置外加一个或多个新增的电容，电容的一个电极与PIN光电二极管的负极相连，另一个电极可连接常压信号或Vbias信号，提升强光环境PIN光电二极管产生高电荷的储存能力，有效改善OLED in cell指纹识别户外强光下PIN光电二极管饱和的问题。此外，存储电荷量上限的提升会带来信号量上限的进一步提升，有利于信噪比的提升。
本公开实施例提供的OLED显示面板的结构设计方法。例如，在设计空间允许条件下，复用OLED结构现有的gate1、gate2、重掺杂poly Si、SD1、SD2等膜层作为新增电容两极，GI做绝缘层，无新增工序，无成本增加。例如，在设计空间不足时，需新增一层金属层和一层绝缘层，盖层(cover层)不单独光刻，与新增绝缘层一起进行。因此，仅需增加一次光刻mask，以PIN光电二极管下电极SD2和新增金属层 作为电容的两极。以上方法即可改善OLED in cell指纹识别户外强光下PIN饱和的问题，提升其抗强光性能和信噪比。
本公开的另一方面还提供了一种显示装置，包括如上所示的显示面板。
图20为本公开实施例提供的电子设备的方框图。
如图20所示，该电子设备2000包括如上所示的一个或多个显示显示面板1、1’。
在某些实施例中，参考图1和图2所示，显示面板1’还包括：设置在发光区域中的发光元件，发光元件包括：阳极；阳极与像素驱动电路的薄膜晶体管的漏极耦接。
发光元件D发出的光透过衬底基板出射；栅极驱动电路13中位于显示区域10的部分在衬底基板上的正投影，与发光元件D和像素驱动电路12在衬底基板上的正投影不重叠。
当发光元件D发出的光透过衬底基板出射时，显示面板1’为底发光型的显示面板，当栅极驱动电路13中位于显示区域10的部分在衬底基板上的正投影与发光元件D和像素驱动电路12在衬底基板上的正投影不重叠时，栅极驱动电路13不会影响显示面板1’的开口率，棚极驱动电路13所在的区域为非发光区域，发光元件D所在的区域为发光区域。
在某些实施例中，像素驱动电路12所在的非发光区域在衬底基板上的正投影和发光元件D所在的发光区域在衬底基板上的正投影不重叠。
在某些些实施例中，像素驱动电路12所在的区域在衬底基板上的正投影和发光元件D所在的发光区在衬底基板上的正投影部分重叠。其中，像素驱动电路12中的存储电容的两个极板的材料例如为透明的导电材料，其中一个极板的材料与第一有源层的相同，即铟镓锌氧化物，此时该极板可以和第一有源层同时制备，从而可以减少掩膜的次数；另一个极板的材料例如为氧化铟锡(Indiumtin oxide，ITO)，此时，存储电容在衬底基板上的正投影与发光元件D在衬底基板上的正投影重叠。在该种结构中，由于存储电容的两个极板均为透明的，因此存储电容可位于发光区，而像素驱动电路12中除存储电容外的其它部分所在的区域为非发光区。当存储电容位于发光区时，可以增大显示面板1’的开口率。
例如，每个像素单元包括4个子像素P，该4个子像素P的发光颜色的排列顺序例如为红色、绿色、蓝色和任意一种颜色的搭配，如绿色、蓝色或白色(White，W)。当搭配白色时，该种结构的子像素P的排列方式可以提高该像素单元的亮度，从而有利于提高显示面板1’的显示效果。
在某些实施例中，发光元件D发出的光朝向远离衬底基板的一侧出射。该种结构的显示面板1’为顶发光型的显示面板。在顶发光型的显示面板中，栅极驱动电路13位于显示区域10中的部分在衬底基板上的正投影可以与发光元件D在衬底基板上的正投影重叠，且不会影响显示面板1’的开口率。
无论显示面板1’为底发光型的显示面板还是顶发光型的显示面板，显示面板1’的结构例如均如图11所示，沿显示面板1’的厚度方向，该显示面板1’包括设置在衬底基板上的遮光层、缓冲层、薄膜晶体管、阳极和平坦层，其中薄膜晶体管为像素驱动电路12中的驱动晶体管T3，该薄膜晶体管例如包括第一有源层、第一栅绝缘层、栅极、层间绝缘层、源漏层(SD层)、钝化层。
遮光层的材料例如为遮光材料，该遮光材料例如为黑矩阵材料，或者金属材料，图11中以金属材料为例，从而该遮光层需要与SD层耦接，以形成类似上下双沟道的结构，提高薄膜晶体管的电学性能。遮光层被配置为避免从衬底基板入射的光线对第一有源层产生影响，从而影响薄膜晶体管的性能。
第一有源层的材料例如为金属氧化物或者多晶硅、非晶硅；其中的金属氧化物例如为铟镓锌氧化物。
棚极的材料例如为金属材料，例如钼、钛、铜、银、铝，其结构例如为单层结构。
在某些实施例中，阴极包括的材料为透明导电材料，阳极包括的材料为金属材料。其中，金属材料可以采用导电率高，并且反射率高的材料，这样可以使得发光层141出射的光线朝向衬底一侧时，被阳极反射至像素单元的顶部以便出光，有助于提升出光效率，降低能耗。
SD层的材料例如为金属材料，例如钼、钛、铜、银、铝等金属材料，其结构可以为单层结构，也可以为叠层结构。例如，源漏极材料的导电层可以是Ti/Al/Ti等。
具体地，棚极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。源漏极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。构成有源层的半导体材料例如可以包括非晶硅、多晶硅、氧化物半导体等，氧化物半导体材料例如可以包括IGZO(铟镓锌氧化物)、ZnO(氧化锌)等。
缓冲层、第一棚绝缘层、层间绝缘层和钝化层的材料例如均为无机绝缘材料，例如氧化硅(SiOx)和氮化硅(SiN)中至少一种。
阳极的材料例如为导电材料，例如包括ITO，其可以为单层结构，也可以为叠层结构。
平坦层的材料例如为有机物，该有机物例如为聚酰亚胺(polyimide，PI)，平坦层起平坦化作用。
棚极可以在GIA区可以走双层走线(如第一栅线g1、第二栅线g2)，这样可以降低第一导电子层的电阻(RC)。
此外，该显示装置2000可以包括一个或多个处理器2010和计算机可读存储介质2020。
具体地，处理器2010例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(ASIC))，等等。处理器2010还可以包括用于缓存用途的板载存储器。
计算机可读存储介质2020，例如可以是非易失性的计算机可读存储介质，具体示例包括但不限于：磁存储装置，如磁带或硬盘(HDD)；光存储装置，如光盘(CD-ROM)；存储器，如随机存取存储器(RAM)或闪存等等。
计算机可读存储介质2020可以包括程序2021，该程序2021可以包括代码/计算机可执行指令，其在由处理器2010执行时使得处理器2010进行图像显示数据处理。例如，在示例实施例中，程序2021中的代码可以包括一个或多个程序模块，例如包括程序模块2021A、程序模块2021B、……。
上述显示装置可以包括任何具有显示功能的设备或产品。例如，上述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。
虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开的实施例进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (23)

  1. 一种显示面板，包括：
    衬底基板；
    设置在所述衬底基板上的像素电路，所述像素电路包括晶体管，所述像素电路的晶体管包括有源层、棚极、第一电极和第二电极；以及
    指纹识别电路，所述指纹识别电路包括感光电路、存储电路和输出电路，所述存储电路包括第一电容，所述第一电容包括第一电容电极和第二电容电极；
    其中，所述感光电路被配置为将接收的光信号转为电信号，所述存储电路被配置为存储所述电信号，所述输出电路包括控制开关，所述控制开关被配置为在断开状态下控制所述感光电路给所述存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别；
    其中，所述第一电容电极与所述栅极、所述有源层、所述第一电极或者所述第二电极中至少一个同层设置，并且/或者，所述第二电容电极与所述栅极、所述有源层、所述第一电极或者所述第二电极中至少一个同层设置；所述第一电容电极与所述第二电容电极设置在不同层，并且所述第一电容电极与所述第二电容电极在所述衬底基板上的正投影至少部分重叠。
  2. 根据权利要求1所述的显示面板，其中，所述栅极包括第一栅线和第二栅线，所述第一棚线和所述第二棚线处于不同层；以及
    所述第一电容电极与所述第一栅线或者所述第二栅线同层设置，所述第二电容电极与所述第一棚线或者所述第二栅线同层设置。
  3. 根据权利要求2所述的显示面板，还包括：
    第一棚介质层，设置在所述有源层和所述第一栅线之间；
    第二棚介质层，设置在所述第一栅线和所述第二栅线之间；以及
    层间介质层，设置在所述第二棚介质层的远离所述衬底基板的一侧。
  4. 根据权利要求3所述的显示面板，其中：
    所述第一电容电极通过第一过孔与所述第一电极相连，所述第一过孔设置于所述第二棚介质层和所述层间介质层；或者
    所述第二电容电极通过第二过孔与所述第一电极相连，所述第二过孔设置于所述层间介质层，所述第二过孔暴露所述第二电容电极。
  5. 根据权利要求1所述的显示面板，其中，所述棚极包括第一栅线和第二栅线，所述第一棚线和所述第二棚线处于不同层；以及
    所述第一电容电极与所述第一棚线或者所述第二栅线同层设置，所述第二电容电极与所述有源层同层设置。
  6. 根据权利要求1所述的显示面板，其中：
    所述第一电容电极与所述棚极、所述有源层或者所述第一电极中至少一个同层设置，并且所述第二电容电极设置在第一金属层，所述第一金属层与所述栅极、所述有源层和所述第一电极位于不同层；或者
    所述第二电容电极与所述栅极、所述有源层或者所述第一电极中至少一个同层设置，并且所述第一电容电极设置在第二金属层，所述第二金属层分别与所述栅极、所述有源层和所述第一电极位于不同层。
  7. 根据权利要求6所述的显示面板，其中，所述第一电容电极与所述第一电极同层设置，所述第二电容电极设置在所述感光电路的远离所述衬底基板的一侧，所述第二电容电极和所述感光电路在所述衬底基板上的正投影之间存在距离。
  8. 根据权利要求7所述的显示面板，还包括：
    层间介质层，设置在所述棚极的远离所述衬底基板的一侧；
    绝缘层，所述绝缘层的第一厚度大于所述层间介质层的第二厚度；
    所述第一电极包括：
    第一子电极，设置在所述层间介质层的远离所述衬底基板的一侧；
    第二子电极，设置在所述第一子电极的远离所述衬底基板的一侧，所述绝缘层设置在所述第一子电极和所述第二子电极之间；以及
    所述感光电路设置在所述第二子电极的远离所述衬底基板的一侧。
  9. 根据权利要求1所述的显示面板，其中，所述存储电路还包括与所述第一电容并联的至少一个第二电容，所述至少一个第二电容中的每个第二电容包括第三电极和第四电极。
  10. 根据权利要求9所述的显示面板，其中：
    所述第三电极与所述棚极、所述有源层或者所述第一电极中至少一个同层设置，并且所述第四电极与所述棚极、所述有源层或者所述第一电极中至少一个同层设置；所述第三电极与所述第四电极设置在不同层，并且所述第三电极与所述第四电极在所述衬底基板上的正投影至少部分重叠。
  11. 根据权利要求9所述的显示面板，其中：
    所述第三电极与所述棚极、所述有源层或者所述第一电极中至少一个同层设置，并且所述第四电极设置在第三金属层，所述第三金属层与所述栅极、所述有源层和所述第一电极位于不同层；或者
    所述第四电极与所述棚极、所述有源层或者所述第一电极中至少一个同层设置，并且所述第四电极设置在第四金属层，所述第四金属层与所述栅极、所述有源层和所述第一电极位于不同层。
  12. 根据权利要求9所述的显示面板，其中，所述栅极包括第一栅线和第二栅线，所述第一棚线和所述第二棚线处于不同层；所述第三电极与所述第一栅线或者所述第二栅线同层设置，所述第四电极与所述第一栅线或者所述第二栅线同层设置，所述第三电极与所述第四电极位于不同层。
  13. 根据权利要求1～12任一项所述的显示面板，还包括：
    设置在所述衬底基板上的多个像素单元，所述多个像素单元阵列排布在所述衬底基板上，所述像素单元和所述感光电路在所述衬底基板上的正投影存在交叠。
  14. 根据权利要求13所述的显示面板，其中，所述像素单元包括至少一个子像素，每个子像素包括发光元件，所述发光元件包括阳极；以及
    所述像素电路包括子像素驱动电路，所述子像素驱动电路的晶体管的第一电极与所述阳极相连。
  15. 根据权利要求14所述的显示面板，其中，所述输出电路包括第一晶体管，所述子像素驱动电路包括至少一个第二晶体管；其中，
    所述第一晶体管的第一电极与所述第二晶体管的第一电极同层设置；和/或
    所述第一晶体管的棚极与所述第二晶体管的栅极同层设置；和/或
    所述第一晶体管的有源层与所述第二晶体管的有源层同层设置。
  16. 根据权利要求1～12任一项所述的显示面板，其中，所述感光电路包括pIN光电二极管。
  17. 根据权利要求16所述的显示面板，还包括：
    透明导电层，设置在所述pIN光电二极管的远离所述衬底的一侧，所述透明导电层与偏压引入电极相连。
  18. 一种显示装置，包括权利要求1～17任一项所述的显示面板。
  19. 一种显示面板的制造方法，包括：
    提供衬底基板；
    在所述衬底基板上设置像素电路，所述像素电路包括栅极、有源层、第一电极和第二电极；
    设置指纹识别电路；所述指纹识别电路包括感光电路、存储电路和输出电路，所述存储电路包括第一电容，所述第一电容包括第一电容电极和第二电容电极；所述输出电路的晶体管与所述像素电路的晶体管同层设置；
    其中，所述感光电路被配置为将接收的光信号转为电信号，所述存储电路被配置为存储所述电信号，所述输出电路包括控制开关，所述控制开关被配置为在断开状态下控制所述感光电路给所述存储电路充电，在闭合状态下至少输出被存储的电信号，以便基于输出的电信号进行指纹识别；
    其中，所述第一电容电极与所述栅极、所述有源层、所述第一电极或者所述第二电极中至少一个同层设置，并且/或者，所述第二电容电极与所述栅极、所述有源层、所述第一电极或者所述第二电极中至少一个同层设置；所述第一电容电极与所述第二电容电极设置在不同层，并且所述第一电容电极与所述第二电容电极在所述衬底基板上的正投影至少部分重叠。
  20. 根据权利要求19所述的显示面板的制造方法，其中，所述第一电容电极和所述第二电容电极通过如下方式制造：
    形成第五金属层，并且对所述第五金属层进行图案化，形成第一电容电极和第一棚线；
    形成第二棚介质层；
    形成第六金属层，并且对所述第六金属层进行图案化，形成第二电容电极和第二栅线；所述第一电容电极在垂直于所述第一栅线延伸方向的截面的第一宽度，大于所述第二电容电极在垂直于所述第二棚线延伸方向的截面的第二宽度；
    形成层间介质层，并且在所述第一电容电极和所述第二电容电极在所述衬底基板上的投影不重叠的区域形成过孔，以暴露所述第一电容电极；以及
    形成第一电极，以使得所述第一电容电极和所述第一电极电连接。
  21. 根据权利要求19所述的显示面板的制造方法，其中，所述第一电容电极和所述第二电容电极通过如下方式制造：
    形成有源层；
    对所述有源层进行图案化，形成图案化的有源层，所述图案化的有源层包括电连接的第一图案区域和第二图案区域，所述第一图案区域对应于所述输出电路的晶体管的有源层，所述第二图案区域对应于所述第一电容电极；
    依序形成第一棚介质层、第一棚线、第二棚介质层和第七金属层；以及
    对所述第七金属层进行图案化，形成第二电容电极和第二栅线。
  22. 根据权利要求19所述的显示面板的制造方法，其中，所述第一电容电极和所述第二电容电极通过如下方式制造：
    形成第八金属层；
    对所述第八金属层进行图案化，形成图案化的第八金属层，所述图案化的第八金属层包括电连接的第三图案区域和第四图案区域，所述第三图案区域对应于所述输出电路的晶体管的第一电极，所述第四图案区域对应于所述第一电容电极；
    依次形成感光电路、电介质层和第九金属层；以及
    对所述第九金属层进行图案化，形成所述第二电容电极。
  23. 根据权利要求19～22任一项所述的显示面板的制造方法，还包括：
    形成与所述第一电容并联的至少一个第二电容，所述至少一个第二电容中的每个第二电容包括第三电极和第四电极；所述第三电极和所述第四电极的制造方式与所述所述第一电容电极和所述第二电容电极的制造方式相同。
CN202180002719.7A 2021-09-29 2021-09-29 显示面板、显示装置和显示面板的制造方法 Pending CN116194966A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/121559 WO2023050115A1 (zh) 2021-09-29 2021-09-29 显示面板、显示装置和显示面板的制造方法

Publications (1)

Publication Number Publication Date
CN116194966A true CN116194966A (zh) 2023-05-30

Family

ID=85781025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002719.7A Pending CN116194966A (zh) 2021-09-29 2021-09-29 显示面板、显示装置和显示面板的制造方法

Country Status (3)

Country Link
US (1) US20240185792A1 (zh)
CN (1) CN116194966A (zh)
WO (1) WO2023050115A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425038B (zh) * 2017-06-09 2020-01-21 武汉天马微电子有限公司 一种有机发光显示面板及其制造方法、以及电子设备
CN109285870B (zh) * 2018-09-28 2021-01-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN110729309B (zh) * 2019-09-27 2022-03-08 武汉华星光电技术有限公司 显示面板及其制备方法以及显示装置
CN110808272B (zh) * 2019-11-14 2022-01-18 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR20210069778A (ko) * 2019-12-03 2021-06-14 삼성디스플레이 주식회사 광 센서 및 광 센서를 포함하는 표시 장치
KR20210086907A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치
CN111509010B (zh) * 2020-04-26 2023-08-29 京东方科技集团股份有限公司 Oled显示基板及其制备方法
CN113066833B (zh) * 2021-03-17 2024-05-24 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
US20240185792A1 (en) 2024-06-06
WO2023050115A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
US11502138B2 (en) Electronic substrate, manufacturing method thereof, and display panel
US11257877B2 (en) Display device
WO2021184907A1 (zh) 显示基板及其制备方法、显示装置
WO2020001049A1 (zh) 像素单元及其补偿方法、显示装置及其制造方法
WO2020042616A1 (en) Display panel and fabricating method thereof
US20230354680A1 (en) Display substrate and display device
US11985842B2 (en) Display substrate with display area having different pixel density regions, method of manufacturing the same, and electronic apparatus
WO2016145771A1 (zh) 阵列基板及其制作方法以及显示装置
JP2009271524A (ja) 画像表示システムとその製造方法
US20230345783A1 (en) Display substrate and display device
CN111477635A (zh) 显示面板及其制作方法、显示装置
US11581374B2 (en) Display substrate and method of manufacturing the same, display device
US20220320251A1 (en) Display substrate and display device
WO2021227672A1 (zh) 显示基板及其制备方法和亮度补偿方法、显示装置
US11538848B2 (en) Fingerprint identification substrate and manufacturing method therefor, identification method and display apparatus
CN113097269B (zh) 一种显示面板及显示装置
US20240179989A1 (en) Display substrate and display device
CN210379053U (zh) 显示基板及电子装置
WO2023050115A1 (zh) 显示面板、显示装置和显示面板的制造方法
US20240188372A1 (en) Display panel, manufacturing method and display device
CN113629084A (zh) 显示面板及其制备方法、显示装置
CN113345947A (zh) 显示基板及其制备方法、显示装置
CN109031819B (zh) 显示面板、显示面板的控制方法和显示设备
US20220190295A1 (en) Display apparatus
US20240134471A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination