CN116192192A - 一种面向三维集成电路无冗余tsv的编码分级修复方法 - Google Patents
一种面向三维集成电路无冗余tsv的编码分级修复方法 Download PDFInfo
- Publication number
- CN116192192A CN116192192A CN202310449803.4A CN202310449803A CN116192192A CN 116192192 A CN116192192 A CN 116192192A CN 202310449803 A CN202310449803 A CN 202310449803A CN 116192192 A CN116192192 A CN 116192192A
- Authority
- CN
- China
- Prior art keywords
- tsv
- tsvs
- array
- fault
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
- H04B1/745—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus using by-passing or self-healing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明公开了一种面向三维集成电路无冗余TSV的编码分级修复方法,包括:根据TSV阵列中故障TSV的位置,利用回形矩阵顺序生成一维故障标记码;根据所述一维故障标记码中故障TSV的数量确定编码类型;根据所述编码类型和所述一维故障标记码生成开关标记码,以决定在所述TSV阵列中开启TSV传输与关闭TSV传输的位置;按照所述开关标记码对TSV阵列中的TSV进行开启或关闭,并利用开启的TSV对编码后的信息进行传输。本发明利用编码使传输数据长度可变,对不同级别的故障进行更合理的分级修复,使得TSV阵列在无故障时可以低串扰、低延时的传输,在少量故障时按原始输入传输而不带来额外的传输延时,在大量故障时也能完成修复而保证数据传输不出错。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种面向三维集成电路无冗余TSV的编码分级修复方法,能够通过重构信息传输长度并选择无故障的TSV传输,达到在不设置冗余TSV的前提下对不同故障状况分级修复,以提高三维集成电路的可靠性。
背景技术
从上世纪70年代以来,半导体产业按摩尔定律飞速发展。三维集成电路被认为是最有望突破后摩尔定律时期瓶颈的发展方向之一。TSV(硅通孔)是一种三维集成电路技术,它通过将垂直于芯片表面的导电孔穿过硅晶片来实现不同芯片之间的垂直互连。TSV技术可以实现高集成度的垂直互联,具有更短的信号传输距离、更快的数据传输速度等优点。
在TSV制造过程中,由于金属填充不均匀、未腐蚀、腐蚀过度、温度应力变化等原因,可能使TSV出现缺陷进而导致传输故障。为了应对传输故障所导致的芯片整体失效,研究人员已经开始采用冗余TSV(Redundant Through Silicon Via)技术。通过在TSV阵列中添加一定数目的冗余TSV,以供在TSV发生故障时可以将原传输向故障TSV的信号移至冗余TSV,达到修复的目的。
在TSV传输信号时,由于TSV相较于传统平面互连线其直径很大,且通常以阵列状紧密排布。阵列中的TSV之间会产生严重的信号串扰问题,由此影响TSV传输信号的完整性,从而降低信号的质量与三维集成电路垂直互联的信号传输速度。因此,研究人员为了减小TSV阵列间串扰问题,提出了抗串扰编码的方法,通过对所要传输的数据进行编码以替换至低串扰的码型后再用TSV传输,进而降低TSV间串扰对数据传输的影响。
三维集成电路作为新的研究方向,当前的三维堆叠工艺尚不成熟。研究人员发现未对准、晶片的弯曲与应力、杂质污染等因素会导致TSV产生故障问题,会更容易造成一个小区域内多个TSV失效,这种故障特性称为聚簇故障。相较于传统冗余修复中主要面向均匀散落在整个TSV阵列中的均匀故障,实际工程应用中聚簇故障问题更难解决且更常见。
在传统三维集成电路中,设置冗余修复的方法需要向TSV阵列中添加较多冗余TSV。传统的插入冗余方法,根据结构与阵列规模大小不同,大约占总信号TSV传输阵列的6%到20%不等。尽管有可能存在故障,但多数芯片是无故障的,而在无故障或微故障芯片工作时,冗余TSV无信号传输。而TSV直径通常为几十至上百微米,冗余TSV占用芯片面积开销较大。如何在减少TSV浪费的同时确保三维集成电路的故障修复,也是研究人员所需要考虑的。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种面向三维集成电路无冗余TSV的编码分级修复方法。本发明要解决的技术问题通过以下技术方案实现:
本发明提供了一种面向三维集成电路无冗余TSV的编码分级修复方法,包括:
S1:根据TSV阵列中故障TSV的位置,利用回形矩阵顺序生成一维故障标记码;
S2:根据所述一维故障标记码中故障TSV的数量确定编码类型;
S3:根据所述编码类型和所述一维故障标记码生成开关标记码,以决定在所述TSV阵列中开启TSV传输与关闭TSV传输的位置;
S4:按照所述开关标记码对TSV阵列中对应位置处的TSV进行开启或关闭,并利用所开启的TSV对编码后的信息进行传输。
在本发明的一个实施例中,所述S1包括:
S1.1:根据TSV阵列中的故障信息,将所述TSV阵列表示为失效矩阵,所述失效矩阵中的0表示当前位置为故障TSV,1表示当前位置为可正常工作TSV;
S1.2:使用回形矩阵的顺序对所述TSV阵列进行标记,使得标记结果的低位到高位对应所述TSV阵列的不同位置,从而获得一维故障标记码。
在本发明的一个实施例中,所述S2包括:
确定所述一维故障标记码中0位的数量,在0位的数量为0时,所述TSV阵列中的TSV均可工作,对所述TSV阵列的输入数据的长度进行缩减并选择使用抗串扰编码进行数据传输;
在0位的数量小于或等于缩减的输入数据长度时,所述TSV阵列中的故障TSV数量小于或等于缩减的输入数据长度,选择直接传输经过预长度缩减的原始输入数据;
在0位的数量大于缩减的输入数据长度时,所述TSV阵列中的故障TSV数量大于缩减的输入数据长度,选择使用压缩编码以减小数据通信所需的传输长度。
在本发明的一个实施例中,在所述S2中,所述抗串扰编码采用无禁止编码法获得。
在本发明的一个实施例中,在所述S2中,所述压缩编码采用双周期编码方法获得。
在本发明的一个实施例中,所述S3包括:
S3.1:令所述开关标记码的总有效信息位1的长度等于当前编码类型的长度,并在所述总有效信息位1之间均匀且对称的插入关闭信息位0,使得所述开关标记码的总长度等于当前TSV阵列中TSV的数量;
S3.2:根据所述一维故障标记码将所述开关标记码进行移位,从低位至高位寻找所述一维故障标记码中的0位,若与所述开关标记码当前位置处的值不同,则将所述开关标记码的对应位与相邻最近的0进行移位替换。
在本发明的一个实施例中,所述S4包括:
S4.1:按照回形矩阵的顺序,将所述开关标记码为1的位置对应的TSV接收端与发送端开启,将所述开关标记码为0的位置对应的TSV接收端与发送端关闭;
S4.2:利用已开启的TSV发送端,将所编码的信息以回形矩阵的顺序按照低位到高位进行发送,并且利用已开启的TSV接收端按序接收。
与现有技术相比,本发明的有益效果有:
1、本发明所提出的无冗余TSV的编码分级修复方法利用编码可使传输数据长度具有灵活可变的特性,对不同级别的故障进行更合理的分级修复,使得其可在无故障时低串扰、低延时的快速传输,在少量故障时按原始输入传输而不带来额外的延时,在大量故障时也能够完成修复从而保证数据传输不出错。
2、本发明的编码分级修复方法无需额外插入冗余TSV,在无故障发生的三维电路工作时,用于层间通信中的每一个TSV都可以进行信号传输。对于直径高达几十至上百微米的TSV柱,可以提高TSV的利用率,这也相当于节约了大量封装体积。
3、本发明的方法可以由上下层电路的编解码与开关选通实现,相比于各种特殊冗余阵列形状的设置,本方法无需额外的工艺调整,为三维集成电路的互联与设计提供了便利。
4、本发明的方法在电路正常工作开始前,根据故障情况设置编码类型与开关移位修复,修复完成后只需按设定的编码类型,用设定的可工作的TSV传输数据,不影响电路正常工作速度。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种面向三维集成电路无冗余TSV的编码分级修复方法的流程图;
图2a是本发明实施例提供的一种3×3的TSV阵列中存在的故障状况示意图;
图2b是本发明实施例提供的一种4×4的TSV阵列中存在的故障状况示意图;
图3a是本发明实施例提供的在3×3的TSV阵列分组下进行回形标记的过程示意图;
图3b是本发明实施例提供的在4×4的TSV阵列分组下进行回形标记的过程示意图;
图4是本发明实施例提供的一种在3×3的TSV阵列上的串扰耦合示意图;
图5是本发明实施例提供的一种在3×3的TSV阵列中实施步骤S3的过程图;
图6是本发明实施例提供的一种在3×3的TSV阵列中实施步骤S4的过程图;
图7是本发明实施例提供的一种在3×3的TSV阵列于不同故障级别下的三种故障的工作方法全流程示意图;
图8a是三种架构对3×3的TSV阵列中聚簇故障的修复率对比图;
图8b是三种构架对4×4的TSV阵列中聚簇故障的修复率对比图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施方式,对依据本发明提出的一种面向三维集成电路无冗余TSV的编码分级修复方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效,在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明,可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解,然而所附附图仅是提供参考与说明之用,并非用来对本发明的技术方案加以限制。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
请参见图1,图1是本发明实施例提供的一种面向三维集成电路无冗余TSV的编码分级修复方法的流程图。该编码分级修复方法包括:
S1:根据TSV阵列中故障TSV的位置,利用回形矩阵顺序生成一维故障标记码。
三维集成电路中的垂直互联由多组TSV阵列组成,根据TSV阵列中的故障信息,将TSV阵列表示为失效矩阵,所述失效矩阵中的0表示当前位置为故障TSV,1表示当前位置为可正常工作TSV;随后使用回形矩阵的顺序对每组TSV阵列进行标记,其标记结果的低位到高位对应TSV阵列的不同位置。
请参见图2a和图2b,图2a是本发明实施例提供的一种3×3的TSV阵列中存在的故障状况示意图;图2b是本发明实施例提供的一种4×4的TSV阵列中存在的故障状况示意图。3×3与4×4大小的TSV阵列中分别存在数量为2和4的聚簇状故障。将故障状况记为3×3和4×4的失效矩阵(Fault matrix,FMAT),其中,0代表故障TSV,1代表可正常工作TSV,对应的失效矩阵如图3a和图3b中右侧的矩阵所示。
进一步地,为使m×n的TSV阵列多维的故障矩阵可以与一维编码按低位至高位对应,按照回形矩阵的顺序对不同位置TSV的故障进行标记,获得一维故障标记码。记故障位置为FMAT[k,j],其中1≤k≤m,1≤j≤n,m和n分别表示当前失效矩阵中的行和列。若标记后的顺序用b(i)表示, 1≤i≤m×n,m×n表示该TSV阵列可传输最大数据长度。
请参见图3a和图3b,图3a是本发明实施例提供的在3×3的TSV阵列分组下进行回形标记的过程示意图;图3b是本发明实施例提供的在4×4的TSV阵列分组下进行回形标记的过程示意图。标记得到的故障标记码b(i),其高低位顺序与将要传输编码信息的高低位顺序相对应。
在后续步骤将故障TSV传输的信息移向无故障TSV以修复TSV时,每个故障TSV所传输的数据可以按故障标记码顺序向前或向后移至邻近位的无故障TSV传输以进行修复操作。但对于标记码中的00以及000等多个连续的故障位,则需要更远的移位才能修复。需要的移位越远代表着上层电路所用MUX选通器越多,数据输入路径的变长会带来延时。为了减小修复带来的延时,达到更快的层间通信速度与更小的上层电路面积开销,通过比较多种不同方法,本发明选择回形矩阵的标记方法,请参见表1,表1为对图2a和图2b所示例的故障于不同方法下的标记结果。回形标记在最容易发生的簇状故障中,可以把连续小范围失效的TSV更均匀的间隔划分至标记码,减小连续0位的产生。
表1. 对图2a和图2b所示例的故障于不同方法下的标记结果
需要说明的是,在本步骤中,对于组成三维集成电路垂直互联的多组TSV阵列,需要对每组TSV阵列的故障状况进行标记,生成每组TSV阵列的故障标记码以供后续操作使用。
S2:根据所述一维故障标记码中故障TSV的数量确定编码类型。
本步骤用故障标记码中代表故障TSV的0的位数判定编码类型,通过编码来重构传输的数据长度。为了应对在TSV发生故障而导致该组TSV阵列可传输的数据长度减小的情况,本步骤对每组TSV阵列的输入数据长度进行缩减以为后续修复留出余量,缩减的长度为后续进行抗串扰编码所需要的额外长度,换句话说,对TSV阵列的输入数据长度进行缩减,缩减的长度为所选用的抗串扰编码所需要的额外传输长度。
具体地,根据故障TSV数量确定编码类型包括三种情况:
(a)在当前TSV阵列中无故障TSV时,即一维故障标记码中0位的数量为0:此时TSV阵列中的TSV均可工作,三维集成电路正常工作,为弥补输入长度减小而带来的正常工作时层间传输量降低的问题,选择使用抗串扰编码;
(b)在一维故障标记码为0的位数小于或等于缩减的输入数据长度时:此时TSV阵列中的故障TSV数量小于或等于缩减的输入数据长度,选择直接传输原始输入,已经经过了预先的输入长度缩减,此时阵列中剩余可工作TSV可以完整地传输输入数据。
(c)在一维故障标记码为0的位数大于缩减的输入长度时:此时TSV阵列中的故障TSV数量大于缩减的输入数据长度,选择使用压缩编码来减小数据通信所需的传输长度,来减少传输需要的TSV数量,使TSV阵列中剩余无故障TSV可以完整地传输整个对输入进行压缩编码后的数据。
传统方法在TSV阵列中提前预留一部分不传输信号,而只用于修复的冗余TSV,导致TSV阵列可传输数据长度下降,以及进一步导致层间数据传输量下降的问题。本步骤的方法只缩减输入长度但不额外设置冗余TSV,即TSV阵列中每一个TSV均设置为准备传输,以此来实现有更多可传输数据的TSV。此时可传输的数据长度相较于传统冗余法增大。本步骤的方法将利用这部分额外增加的可传输长度来降低延时,提高传输速度,弥补输入长度的缩减带来的层间传输量下降。对于缩减输入长度带来的层间传输量下降,本步骤的方法以TSV阵列中的抗串扰编码方式来弥补。
进一步地,在进行TSV阵列中的抗串扰编码时,利用增多的传输长度,将所有较短的输入数据扩展替换至更长的抗串扰编码进行传输。从而在TSV阵列中传输数据的过程中,可将TSV信号跳变过程会带来的高串扰水平的传输数据替换为更低串扰但长度更长的码型来传输,以达到降低TSV间串扰和信号传输延迟的目的。
示例性地,以3×3的TSV阵列为例,此阵列原本可以输入9bit数据并传输9bit数据,本实施例选用的抗串扰编码额外扩展位数为3bit,则将原始输入数据从9bit缩减为6bit,传输数据依然为9bit,此时TSV阵列可以为后续修复留出3bit余量。
根据步骤S1得到的一维故障标记码,记其中0的数量为sum(0),代表故障TSV的数量。在3×3的TSV阵列下,三种故障数量下的编码分类实施例如下:
当sum(0)=0时,此时TSV阵列中无故障TSV,使用抗串扰编码。对于3×3的TSV阵列,只要符合降低TSV阵列传输的串扰与信号延迟,并且将6bit的输入数据扩展到9bit传输的编码类型,于本步骤皆可以使用。为了更清楚地说明本步骤中所提供的在sum(0)=0时的编码方法。本实施例选用一种TSV阵列中的抗串扰编码即无禁止编码(fpf码)法以作说明。
如图4所示,在3×3的TSV阵列中,不同于二维电路,一个TSV传输的信号跳变受到的串扰可能来自于八个方向。根据计算结果可知,由于TSV间的距离不同,若对角线处耦合电容记为0.5C,则垂直水平方向为2C。在无编码原始输入的情况下,最坏情况下TSV所受串扰等级最高可以达到10C。在SMIC 65nm工艺下,对3×3 TSV阵列在不同串扰等级下的信号延迟进行了仿真,结果如表2所示。
表2. 3×3 TSV阵列在不同串扰等级下的信号延迟
表3. 3×3TSV阵列中的抗串扰码编码表
表3为所示例的3×3 TSV阵列中的抗串扰码编码表。在二维电路的传输线中,对会引起更大串扰以及信号延迟的“010”与“101”模式称为禁止模式。在三维集成电路中,利用多余的3bit长度,也可以通过减少或跳过禁止模式,达到更低的串扰等级。通过减少含“010”与“101”跳变模式的码型,来避免在最坏信号跳变情况下相邻TSV均对所传输信号产生串扰从而带来较大延迟,得出示例所示的编码表。该传输编码可以使各种信号跳变情况下最差的串扰等级维持在6C以下,信号延迟相比无编码的10C降低了25%。这表明该步骤对TSV阵列中由于输入长度减小而带来的传输量降低的问题,可以通过该方法达到降低延迟、提高速度的效果予以弥补。
当0<sum(0) ≤3时,此时TSV阵列中的故障TSV数量小于或者等于3,可传输长度大于或者等于6。选择直接传输6bit的原始输入。因为之前已经在3×3的TSV阵列中预留出了3bit,在此方法下可供后续不大于三个的故障TSV关闭传输。
当sum(0)>3时,此时故障TSV数量多于3,可传输长度小于6。为了完成之后的修复,除了之前的3bit对输入数据的缩减部分,还需要对原始6bit的信息长度进行压缩编码,以缩短传输所需要的长度。
对于3×3的TSV阵列,只要符合可对6bit长的信息进行压缩的编码类型,于本步骤皆可以使用。为了更清楚地说明本步骤所提供的在3<sum(0)时的编码方法。本实施例选用双周期编码以作说明。表4为所示例的3×3 TSV阵列中的双周期码编码表。通过两个时钟周期传输一个6bit长信息,将一个时钟周期TSV阵列所需要的传输长度压缩到3bit,加上输入数据长度缩减的3bit,一共为之后的开关与移位修复预留了6bit的长度,在此方法下最多可以关闭六个故障TSV的传输,而使数据传输不出错。
表4. 所示例3×3 TSV阵列中的双周期码编码表
S3:根据编码类型和一维故障标记码生成开关标记码,以决定在TSV阵列中开启TSV传输与关闭TSV传输的位置。
在本步骤中,需要根据每个TSV阵列的故障状况与编码类型,生成开关标记码,以决定在阵列中开启TSV传输与关闭TSV传输的位置,以供后续操作使用。在生成开关标记码时,0即关闭位,代表对应位置的TSV不传输信号,1即有效信息位,代表对应位置的TSV开启并对编码后的信号进行传输。
具体地,本实施例的步骤S3包括:
S3.1:令开关标记码的总有效信息位1的长度等于当前类型编码所需传输数据的长度,并在总有效信息位1之间均匀且对称的插入关闭信息位0,使得开关标记码的总长度等于当前TSV阵列中TSV的数量;
S3.2:根据一维故障标记码将开关标记码进行移位,从低位至高位寻找一维故障标记码中的0位,若与开关标记码当前位置处的值不同,则将开关标记码的对应位与相邻最近的0进行移位替换。
以3×3的TSV阵列为例,根据编码类型与步骤S1中的故障标记码,生成9bit长的开关标记码。开关标记码可以决定该阵列中用于传输信号的TSV与关闭传输的TSV。0即关闭位,代表对应位置的TSV不传输信号,1即有效信息位,代表对应位置的TSV开启并将对编码后的信号进行传输。因为经过步骤S2的分类编码后,可以使TSV阵列传输数据所需的传输长度小于或等于无故障TSV数量,因此不同故障情况下生成的开关标记码在使对应位置的故障TSV关闭传输后,都可以留下足够的可工作TSV,不会使数据传输丢失。
请参见图5,图5是本发明于3×3的TSV阵列实施步骤S3的示例图。若此时步骤S1的故障标记码为101111110,即阵列中存在两个故障TSV。经由步骤S2中sum(0) ≤3的分类编码,则此时数据传输需要的传输长度为6bit,由于开关标记码中总有效信息位1的长度等于当前编码类型下的所需传输数据长度,因此对应开关标记码6bit的1位即f1到f6为111111。之后均匀且对称插入0位至9bit的110101011。之后从低位至高位寻找故障标记码中的0,若与开关标记码不同,将开关标记码的对应位以相邻最近的0移位以替换。可以看到示例中b2=0≠f2,令f3与f2移位交换。同理于b9=0≠f9,令f7与f9移位交换。最终生成101101110的开关标记码以供之后修复使用。具体地,对于一个3×3的TSV阵列,生成9bit长的开关标记码。根据编码类型与步骤S1中的故障标记码,开关标记码可以决定该TSV阵列中用于传输信号的TSV与关闭传输的TSV。0即关闭位,代表对应位置的TSV不传输信号,1即有效信息位,代表对应位置的TSV开启并将对编码后的信号进行传输。因为在步骤S2分类编码后,编码后的信息长度小于或等于无故障TSV数量,因此各种故障情况下都可以完备的生成开关标记码。
S4:按照开关标记码对所示例TSV阵列中对应位置处的TSV进行开启或关闭,并利用所开启的TSV对编码后的信息进行传输。
所述S4具体包括:
S4.1:按照回形矩阵的顺序,将开关标记码为1的位置对应的TSV接收端与发送端开启,将开关标记码为0的位置对应的TSV接收端与发送端关闭;
S4.2:利用已开启的TSV发送端,将所编码的信息以回形矩阵的顺序按照低位到高位进行发送,并且利用已开启的TSV发送端按序接收。
具体地,在一个3×3的TSV阵列中,按开关标记码对应3×3的开关矩阵,用于判定对应位置TSV是开启并传输对应数据还是关闭传输。从低位到高位按照回形矩阵的顺序将为1的TSV关闭,为0的TSV开启。之后在为1的TSV位置传输编码后的输入数据。
请参见图6,图6是本发明实施例提供的一种在3×3的TSV阵列中实施步骤S4的过程图。此时若上一步骤S3获得的开关标记码为101101110,分类编码后的输入数据是101010,则从f1到f9按照回形矩阵的顺序对应开关矩阵,为0的位置对应到矩阵的0代表关闭该TSV两端,为1的位置对应到矩阵的1代表开启该TSV两端。对开启的TSV按回形矩阵顺序从d1至d6输入6bit长的数据101010。最终结果用矩阵示意,F的位置即此处TSV关闭,其余位置按序传输编码后数据的0或1。设置好开关与移位以后,之后输入的数据在对应的分类编码后,d1至d6都按照此顺序与位置输入。此时本步骤完成,整个三维集成电路的TSV传输也完成了修复,电路可以进入正常工作状态。
请参见图7,图7是本发明实施例提供的一种在3×3的TSV阵列于不同故障情况下将实施的三种分级修复工作的全流程示意图。现有的三维集成电路修复方法普遍需要插入较多的冗余RTSV,使用于传递信号的STSV(SignalTSV)占比减小,降低了无故障正常工作时层间通信阵列中TSV的利用率。
表5. 不同修复方法中TSV开销的对比
如表5所示,在完成11×11层间通信的三维集成电路中,使用传统的冗余修复方法,如环形冗余与基于路由的冗余,分别需要插入17和23个RTSV,TSV的利用率为87%和83%。
请参见图8a和图8b,图8a是三种架构对3×3的TSV阵列中聚簇故障的修复率对比图;图8b是三种构架对4×4的TSV阵列中聚簇故障的修复率对比图。此时三维集成电路总STSV规模同表3,为11×11。可以看出,尽管在整个传输阵列中设置了较多的冗余TSV,但是在3×3与4×4的局部发生较多TSV故障时,修复也会失败。这是由于传统冗余修复需要将冗余TSV均匀的插入整个阵列,难免在小区域发生聚簇故障时不能建立修复路径。而本发明实施例给出的方法在没有插入冗余的前提下,可以在3×3中对故障为6以内的情况和在4×4中对故障为11以内的情况实现100%修复。
本发明面向三维集成电路无冗余TSV的编码分级修复方法根据不同的故障状况通过编码改变TSV传输的数据长度,并进行开关与移位,关闭故障TSV,然后将传输向故障TSV的信号移位至无故障的TSV处,从而完成对故障的修复。在标记阶段利用了回形矩阵标记法,使最常见的聚簇故障能够更好地得到修复。在编码阶段利用各种码型不同的长度,在上述修复过程实现对不同故障状况的分级。通过分级的方法,实现无故障芯片中的TSV信号低串扰传输,而对发生故障的芯片根据不同情况提供了对应故障级别下较合理的修复方案。本发明避免传统在三维集成电路中使用冗余TSV方法所带来的TSV面积浪费,为TSV失效导致电路故障问题增加了新的修复方法选择。
本发明方法利用编码使传输数据具备长度灵活可变的特性,对不同级别的故障进行更合理的分级修复,使得三维集成电路可以在无故障时低串扰、低延时的传输数据,在少量故障时按原始输入传输数据而不带来额外的传输延时,在大量故障时也能够完成修复保证数据传输不出错。本发明的编码分级修复方法无需额外插入冗余TSV,对于无故障发生的三维电路工作,用于层间通信中的每一个TSV都可以进行信号传输。对于直径高到几十至上百微米的TSV柱,提高了TSV的利用率,就等于节约了大量封装体积。
本发明的方法可以由上下层电路的编解码与开关选通实现,相比于各种特殊冗余阵列形状设置,无需额外的工艺调整,为三维集成电路的互联与设计提供便利。本发明的方法在电路正常工作开始前,根据故障情况设置编码类型与开关移位修复,修复完成后只需按设定的编码类型用设定可工作的TSV传输数据,不影响电路正常工作速度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (7)
1.一种面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,包括:
S1:根据TSV阵列中故障TSV的位置,利用回形矩阵顺序生成一维故障标记码;
S2:根据所述一维故障标记码中故障TSV的数量确定编码类型;
S3:根据所述编码类型和所述一维故障标记码生成开关标记码,以决定在所述TSV阵列中开启TSV传输与关闭TSV传输的位置;
S4:按照所述开关标记码对TSV阵列中对应位置处的TSV进行开启或关闭,并利用所开启的TSV对编码后的信息进行传输。
2.根据权利要求1所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,所述S1包括:
S1.1:根据TSV阵列中的故障信息,将所述TSV阵列表示为失效矩阵,所述失效矩阵中的0表示当前位置为故障TSV,1表示当前位置为可正常工作TSV;
S1.2:使用回形矩阵的顺序对所述TSV阵列进行标记,使得标记结果的低位到高位对应所述TSV阵列的不同位置,从而获得一维故障标记码。
3.根据权利要求1所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,所述S2包括:
确定所述一维故障标记码中0位的数量,在0位的数量为0时,所述TSV阵列中的TSV均可工作,对所述TSV阵列的输入数据的长度进行缩减并选择使用抗串扰编码进行数据传输;
在0位的数量小于或等于缩减的输入数据长度时,所述TSV阵列中的故障TSV数量小于或等于缩减的输入数据长度,选择直接传输经过预长度缩减的原始输入数据;
在0位的数量大于缩减的输入数据长度时,所述TSV阵列中的故障TSV数量大于缩减的输入数据长度,选择使用压缩编码以减小数据通信所需的传输长度。
4.根据权利要求3所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,在所述S2中,所述抗串扰编码采用无禁止编码法获得。
5.根据权利要求3所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,在所述S2中,所述压缩编码采用双周期编码方法获得。
6.根据权利要求1所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,所述S3包括:
S3.1:令所述开关标记码的总有效信息位1的长度等于当前编码类型的长度,并在所述总有效信息位1之间均匀且对称的插入关闭信息位0,使得所述开关标记码的总长度等于当前TSV阵列中TSV的数量;
S3.2:根据所述一维故障标记码将所述开关标记码进行移位,从低位至高位寻找所述一维故障标记码中的0位,若与所述开关标记码当前位置处的值不同,则将所述开关标记码的对应位与相邻最近的0进行移位替换。
7.根据权利要求3所述的面向三维集成电路无冗余TSV的编码分级修复方法,其特征在于,所述S4包括:
S4.1:按照回形矩阵的顺序,将所述开关标记码为1的位置对应的TSV接收端与发送端开启,将所述开关标记码为0的位置对应的TSV接收端与发送端关闭;
S4.2:利用已开启的TSV发送端,将所编码的信息以回形矩阵的顺序按照低位到高位进行发送,并且利用已开启的TSV接收端按序接收。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310449803.4A CN116192192B (zh) | 2023-04-25 | 2023-04-25 | 一种面向三维集成电路无冗余tsv的编码分级修复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310449803.4A CN116192192B (zh) | 2023-04-25 | 2023-04-25 | 一种面向三维集成电路无冗余tsv的编码分级修复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116192192A true CN116192192A (zh) | 2023-05-30 |
CN116192192B CN116192192B (zh) | 2023-07-25 |
Family
ID=86449300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310449803.4A Active CN116192192B (zh) | 2023-04-25 | 2023-04-25 | 一种面向三维集成电路无冗余tsv的编码分级修复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116192192B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090049333A1 (en) * | 2007-08-13 | 2009-02-19 | Faraday Technology Corp. | Built-in redundancy analyzer and method for redundancy analysis |
US20150028482A1 (en) * | 2013-07-23 | 2015-01-29 | Globalfoundries Inc. | Device layout for reducing through-silicon-via stress |
CN106252331A (zh) * | 2015-06-11 | 2016-12-21 | 格罗方德半导体公司 | 使用解码器/编码器的硅通孔冗余方案及结构 |
US20170229381A1 (en) * | 2016-02-05 | 2017-08-10 | Industry-Academic Cooperation Foundation, Yonsei University | Three-dimensional integrated circuit |
CN107483150A (zh) * | 2017-08-10 | 2017-12-15 | 北京信息科技大学 | 基于tsv传输的信道级联码编码方法和信号传输方法及装置 |
CN110323218A (zh) * | 2019-06-06 | 2019-10-11 | 安徽工程大学 | 一种面向三维集成电路中tsv的容错架构 |
CN110516272A (zh) * | 2018-05-22 | 2019-11-29 | 北京信息科技大学 | 一种三维集成电路缺陷tsv的动态自修复方法和装置 |
CN110781024A (zh) * | 2019-09-29 | 2020-02-11 | 长安大学 | 对称部分重复码的矩阵构造方法及故障节点修复方法 |
-
2023
- 2023-04-25 CN CN202310449803.4A patent/CN116192192B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090049333A1 (en) * | 2007-08-13 | 2009-02-19 | Faraday Technology Corp. | Built-in redundancy analyzer and method for redundancy analysis |
US20150028482A1 (en) * | 2013-07-23 | 2015-01-29 | Globalfoundries Inc. | Device layout for reducing through-silicon-via stress |
CN106252331A (zh) * | 2015-06-11 | 2016-12-21 | 格罗方德半导体公司 | 使用解码器/编码器的硅通孔冗余方案及结构 |
US20170229381A1 (en) * | 2016-02-05 | 2017-08-10 | Industry-Academic Cooperation Foundation, Yonsei University | Three-dimensional integrated circuit |
CN107483150A (zh) * | 2017-08-10 | 2017-12-15 | 北京信息科技大学 | 基于tsv传输的信道级联码编码方法和信号传输方法及装置 |
CN110516272A (zh) * | 2018-05-22 | 2019-11-29 | 北京信息科技大学 | 一种三维集成电路缺陷tsv的动态自修复方法和装置 |
CN110323218A (zh) * | 2019-06-06 | 2019-10-11 | 安徽工程大学 | 一种面向三维集成电路中tsv的容错架构 |
CN110781024A (zh) * | 2019-09-29 | 2020-02-11 | 长安大学 | 对称部分重复码的矩阵构造方法及故障节点修复方法 |
Non-Patent Citations (2)
Title |
---|
ASHKAN EGHBAL: "TSV-to-TSV inductive coupling-aware coding scheme for 3D Network-on-Chip", 2014 IEEE INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI AND NANOTECHNOLOGY SYSTEMS (DFT) * |
刘军;董鹏;任福继;: "基于对角线的硅通孔容错设计", 微电子学与计算机, no. 11 * |
Also Published As
Publication number | Publication date |
---|---|
CN116192192B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7725781B2 (en) | Repair techniques for memory with multiple redundancy | |
Ni et al. | LCHR-TSV: Novel low cost and highly repairable honeycomb-based TSV redundancy architecture for clustered faults | |
US10373657B2 (en) | Semiconductor layered device with data bus | |
Ni et al. | A cost-effective TSV repair architecture for clustered faults in 3-D IC | |
US20180277175A1 (en) | Semiconductor layered device with data bus | |
JP2001216797A (ja) | 内蔵メモリのための自己復旧回路を具備する集積回路半導体装置及びメモリ復旧方法 | |
CN102592647B (zh) | 半导体装置、分配芯片id的方法和设置芯片id的方法 | |
US9401312B1 (en) | TSV redundancy scheme and architecture using decoder/encoder | |
TW201525494A (zh) | 測試兼具容錯矽穿通道裝置 | |
US20130279280A1 (en) | Stacked memory device with redundant resources to correct defects | |
CN108228382B (zh) | 一种针对evenodd码单盘故障的数据恢复方法 | |
CN109086000B (zh) | 一种raid存储系统中的三容错数据布局方法 | |
CN112599158A (zh) | 具有tsv的存储器核心芯片 | |
CN116192192B (zh) | 一种面向三维集成电路无冗余tsv的编码分级修复方法 | |
KR101036097B1 (ko) | 결함 및 장애 허용 디멀티플렉서 및 복합 트랜지스터 | |
CN110323218B (zh) | 一种面向三维集成电路中tsv的容错架构 | |
US7634709B2 (en) | Familial correction with non-familial double bit error detection | |
CN110491850B (zh) | 一种基于间隔分组的tsv故障容错方法 | |
CN110268397B (zh) | 应用于数据仓库系统的高效优化数据布局方法 | |
CN108536555B (zh) | 一种基于BCube(n,b)数据中心的数据存取方法 | |
KR101633678B1 (ko) | 테스트 데이터 추출 장치 및 방법 | |
US11408929B2 (en) | Through-silicon via detecting circuit, method and integrated circuit having the same | |
Pasca et al. | Fault tolerant communication in 3d integrated systems | |
US20090140435A1 (en) | Semiconductor integrated circuit device and a method of prototyping a semiconductor chip | |
Liang et al. | AN: 1 Single-Channel TDMA Fault-Tolerant Technique for TSVs in 3D-ICs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |