CN116192167A - 一种低轨导航信号编码方法、设备和介质 - Google Patents

一种低轨导航信号编码方法、设备和介质 Download PDF

Info

Publication number
CN116192167A
CN116192167A CN202310207211.1A CN202310207211A CN116192167A CN 116192167 A CN116192167 A CN 116192167A CN 202310207211 A CN202310207211 A CN 202310207211A CN 116192167 A CN116192167 A CN 116192167A
Authority
CN
China
Prior art keywords
qbyte
mux
original information
low
viterbi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310207211.1A
Other languages
English (en)
Inventor
陈建国
邓填棣
袁火平
郑黎妮
杜江
蒋兴明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Liangjiang Satellite Mobile Communication Co Ltd
Original Assignee
Chongqing Liangjiang Satellite Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Liangjiang Satellite Mobile Communication Co Ltd filed Critical Chongqing Liangjiang Satellite Mobile Communication Co Ltd
Priority to CN202310207211.1A priority Critical patent/CN116192167A/zh
Publication of CN116192167A publication Critical patent/CN116192167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种低轨导航信号编码方法、设备和介质，包括以下具体步骤：配置viterbi编码器的多项式参数和原始信息长度参数，确定原始信息输入组帧；根据原始信息输入组帧确定start控制信号，将start控制信号发送给CRC24Q编码器和viterbi编码器；采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，CRC24Q编码和viterbi编码并行计算；获得计算后的编码值，并对编码值进行存储。通过对viterbi编码采用按字节计算的算法，加快了编码的速度，使两种编码的速度能匹配，从而不再需要输入RAM缓存器，通过并行计算两种编码，进一步加快低轨导航信号的信道编码速度。

Description

一种低轨导航信号编码方法、设备和介质
技术领域
本发明涉及数据处理技术领域，具体涉及一种低轨导航信号编码方法、设备和介质。
背景技术
低轨导航信号的导航电文采用CRC编码和viterbi编码，即原始信息比特经CRC24Q编码后生成24bit校验位，原始信息比特+24bit校验位组成一帧导航电文，一帧导航电文经1/2码率viterbi编码后生成最终的待调制电文，其计算过程一般采用CRC24Q编码和viterbi编码串行计算的实现方式，即先计算CRC24Q编码，存储后读出，再计算viterbi编码。
现有技术方案的主要缺点有：
1.CRC24Q编码和viterbi编码采用串行计算，编码速度慢；
2.viterbi编码器采用按比特输入的串行计算方法，又进一步降低了编码速度；
3.viterbi编码速度与CRC24Q编码速度不匹配，需要中间缓存。
发明内容
本发明所要解决的技术问题是现有技术低轨导航信号的信道编码速度慢，目的在于提供一种低轨导航信号编码方法、设备和介质，通过对viterbi编码采用按字节计算的算法，加快了viterbi编码的速度，使其与CRC编码的速度能匹配上，从而不再需要输入RAM缓存器，通过并行计算CRC编码和viterbi编码，进一步加快低轨导航信号的信道编码速度。
本发明通过下述技术方案实现：
本发明第一方面提供一种低轨导航信号编码方法，包括以下具体步骤：
S1、配置viterbi编码器的多项式参数和原始信息长度参数，确定原始信息输入组帧；
S2、根据原始信息输入组帧确定start控制信号，将start控制信号发送给CRC24Q编码器和viterbi编码器；
S3、采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，所述CRC24Q编码和viterbi编码并行计算；
S4、获得计算后的编码值，并对编码值进行存储。
本发明通过采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，CRC24Q编码和viterbi编码并行计算。对viterbi编码采用按字节计算的算法，加快了viterbi编码的速度，使其与CRC编码的速度能够匹配上，从而不再需要输入RAM缓存器，通过并行计算CRC编码和viterbi编码，进一步加快低轨导航信号的信道编码速度。
进一步的，所述根据原始信息输入组帧获得start控制信号，具体包括：
根据原始信息长度参数确定时钟周期数；
每(N/8+3)个时钟周期输入(N/8)byte的原始信息Enc_in；
所述原始信息每一帧的开始处产生start控制信号；
所述原始信息每一帧的末尾3个时钟周期输入空闲。
进一步的，所述采用字节查表法计算CRC24Q编码，具体包括：
S311、在每一帧的开始处，初始化24bit的crc_result为0；
S312、获取crc_result的最高8bit，将crc_result的最高8bit与输入原始信息进行按位异或，得到8bit的查找表地址rom_addr；
S313、根据rom_addr进行查表，得到24bit的rom_q；
S314、采用rom_q的高16bit与crc_result的低16bit进行按位异或，更新crc_result的高16bit，采用rom_q的低8bit更新crc_result的低8bit；
S315、重复步骤S312-S314，直到一帧原始信息输入完毕。
进一步的，按字节计算viterbi编码，具体包括：
S321、获取输入原始信息，采用多路选择器对输入数据进行处理，将处理后的数据存入寄存器qByte_mux_reg中；
S322、在每一帧的开始处，将寄存器qByte_mux_reg初始化为0；
S323、根据多项式参数8bit的polyG1和8bit的polyG2、编码器输入数据qByte_mux以及寄存器qByte_mux_reg，计算16bit编码值vtbEnc，得到编码数据；
S324、重复步骤S321到步骤S323，直到一帧原始信息输入完毕。
进一步的，所述S321具体包括：
获取时钟个数计数值，在一帧的前(N/8)个时钟周期，qByte_mux选为原始信息；
第(N/8+1)个时钟周期，将qByte_mux选为crc_result(23:16)；
第(N/8+2)个时钟周期，将qByte_mux选为crc_result(15:8)；
第(N/8+3)个时钟周期，将qByte_mux选为crc_result(7:0)。
进一步的，所述S323具体包括：
将qByte_mux的第ibit到第7bit与qByte_mux_reg的第0bit到第(i-1)bit组合，得到8bit数numa；
将numa与polyG1按位与后得到8bit数numb；
将numa与polyG2按位与后得到8bit数numc；
把numb的每bit进行模二和运算，得到vtbEnc的第(2i+1)bit；
把numc的每bit进行模二和运算，得到vtbEnc的第(2i+0)bit。
进一步的，所述S323计算公式具体包括：
vtbEnc(2i+1)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG1)
vtbEnc(2i+0)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG2)
i＝7,6,5,4,3,2,1,0
其中，vtbEnc为编码值，qByte_mux为编码器输入数据，qByte_mux_reg为输入数据存储寄存器，polyG1和polyG2为多项式参数。
进一步的，所述计算获得的编码值为16bit，每一帧有(N/8+3)个16bit数。
本发明第二方面提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现一种低轨导航信号编码方法。
本发明第三方面提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现一种低轨导航信号编码方法。
本发明与现有技术相比，具有如下的优点和有益效果：
1.通过对viterbi编码采用按字节计算的算法，加快了viterbi编码的速度，使其与CRC编码的速度能匹配上，从而不再需要输入RAM缓存器，通过并行计算CRC编码和viterbi编码，进一步加快低轨导航信号的信道编码速度。
2.现有技术中，CRC24Q编码耗时(N/8)个时钟周期，viterbi编码耗时(N+24)个时钟周期，总耗时为(9N/8+24)个时钟周期；输入RAM缓存深度为(N/8+3)，缓存宽度为8bit。在本发明技术方案中，CRC24Q编码耗时(N/8)个时钟周期，viterbi编码耗时(N/8+3)个时钟周期，总耗时仅为(N/8+3)个时钟周期，耗时减少，不需要输入RAM缓存器。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
图1为本发明中的低轨导航信号信道编码示意图；
图2为本发明中的低轨导航信号串行编码方案；
图3为本发明中的串行viterbi编码；
图4为本发明实施例中的低轨导航信号并行编码框图；
图5为本发明实施例中的并行编码控制时序图；
图6为本发明实施例中的按字节CRC24Q编码框图；
图7为本发明实施例中的按字节viterbi编码框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
如图1所示，低轨导航信号的导航电文采用了CRC编码和viterbi编码，即原始信息比特经CRC24Q编码后生成24bit校验位，原始信息比特+24bit校验位组成一帧导航电文，一帧导航电文经1/2码率viterbi编码后生成最终的待调制电文。
如图2所示，现有技术一般采用CRC24Q编码、viterbi编码串行计算的实现方式，即先计算CRC24Q编码，存储后读出，再计算viterbi编码，
如图3所示，现有技术将Nbit原始信息按字节写入输入RAM中(不足整字节则填0)，CRC24Q编码器采用按整字节校验的算法，计算24bit校验位(编码结果)。计算完成后，将3byte(24bit)编码结果追加写入到输入RAM的末尾，并启动viterbi编码器。viterbi编码则采用按比特输入的算法，即将从RAM读出的字节进行并串转换后，每个节拍仅输入1bit到viterbi编码器，viterbi编码器每个节拍输出2bit，并写入输出RAM。
实施例1
如图4所示，本实施例第一方面提供一种低轨导航信号编码方法，包括以下具体步骤：
S1、配置viterbi编码器的多项式参数和原始信息长度参数，确定原始信息输入组帧；
S2、根据原始信息输入组帧确定start控制信号，将start控制信号发送给CRC24Q编码器和viterbi编码器；
S3、采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，CRC24Q编码和viterbi编码并行计算；
S4、获得计算后的编码值，并对编码值进行存储。
通过采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，CRC24Q编码和viterbi编码并行计算。对viterbi编码采用按字节计算的算法，加快了viterbi编码的速度，使其与CRC编码的速度能够匹配上，从而不再需要输入RAM缓存器，通过并行计算CRC编码和viterbi编码，进一步加快低轨导航信号的信道编码速度。
在一些可能的实施例中，低轨导航信号并行编码具体流程包括：获取输入原始信息，原始信息为Enc_in[7：0]，将原始信息分别输入到CRC24Q编码器以及选择器中，CRC24Q编码器输出crc_result(23:0)到选择器中，选择器输出qByte_mux[7：0]到viterbi编码器中，viterbi编码器输出vtbEnc[15：0]到输出RAM中，同时配置viterbi编码器的多项式参数和原始信息长度参数，并生成start信号，向CRC24Q编码器和viterbi编码器发送start信号，其中，两个编码器在收到start信号后同时启动编码计算。
在一些可能的实施例中，根据原始信息输入组帧获得start控制信号，具体包括：
根据原始信息长度参数确定时钟周期数；
每(N/8+3)个时钟周期输入(N/8)byte的原始信息Enc_in；
原始信息每一帧的开始处产生start控制信号；
原始信息每一帧的末尾3个时钟周期输入空闲。
在一些可能的实施例中，采用字节查表法计算CRC24Q编码，具体包括：
S311、在每一帧的开始处，初始化24bit的crc_result为0；
S312、获取crc_result的最高8bit，将crc_result的最高8bit与输入原始信息进行按位异或，得到8bit的查找表地址rom_addr；
S313、根据rom_addr进行查表，得到24bit的rom_q；
S314、采用rom_q的高16bit与crc_result的低16bit进行按位异或，更新crc_result的高16bit，采用rom_q的低8bit更新crc_result的低8bit；
S315、重复步骤S312-S314，直到一帧原始信息输入完毕。
在一些可能的实施例中，按字节计算viterbi编码，具体包括：
S321、获取输入原始信息，采用多路选择器对输入数据进行处理，将处理后的数据存入寄存器qByte_mux_reg中；
S322、在每一帧的开始处，将寄存器qByte_mux_reg初始化为0；
S323、根据多项式参数8bit的polyG1和8bit的polyG2、编码器输入数据qByte_mux以及寄存器qByte_mux_reg，计算16bit编码值vtbEnc，得到编码数据；
S324、重复步骤S321到步骤S323，直到一帧原始信息输入完毕。
在一些可能的实施例中，S321具体包括：
获取时钟周期数据，在一帧的前(N/8)个时钟周期，qByte_mux选为原始信息；
第(N/8+1)个时钟周期，将qByte_mux选为crc_result(23:16)；
第(N/8+2)个时钟周期，将qByte_mux选为crc_result(15:8)；
第(N/8+3)个时钟周期，将qByte_mux选为crc_result(7:0)。
在一些可能的实施例中，S323具体包括：
将qByte_mux的第ibit到第7bit与qByte_mux_reg的第0bit到第(i-1)bit组合，得到8bit数numa；
将numa与polyG1按位与后得到8bit数numb；
将numa与polyG2按位与后得到8bit数numc；
把numb的每bit进行模二和运算，得到vtbEnc的第(2i+1)bit；
把numc的每bit进行模二和运算，得到vtbEnc的第(2i+0)bit。
在一些可能的实施例中，S323计算公式具体包括：
vtbEnc(2i+1)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG1)
vtbEnc(2i+0)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG2)
i＝7,6,5,4,3,2,1,0
其中，vtbEnc为编码值，qByte_mux为编码器输入数据，qByte_mux_reg为输入数据存储寄存器，polyG1和polyG2为多项式参数。
在一些可能的实施例中，计算获得的编码值为16bit，每一帧有(N/8+3)个16bit数。
本实施例第二方面提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现一种低轨导航信号编码方法。
本实施例第三方面提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现一种低轨导航信号编码方法。
实施例2
如图5-图7所示，本实施例提供一个具体的编码流程：
其中，设置原始信息长度N为360bit，即45bytes，M＝45，1/2码率viterbi编码约束长度为7，设置多项式参数为：polyG1＝0xF2、polyG2＝0xB6；
1.配置viterbi编码器的多项式polyG1＝0xF2和polyG2＝0xB6，配置原始信息长度N＝360；
2.根据配置参数确定确定原始信息输入组帧；
原始信息输入组帧即：每48个时钟周期输入45byte的原始信息Enc_in；
原始信息输入组帧每一帧的开始处产生start控制信号，每一帧的末尾3个时钟周期输入空闲，因此无需输入数据；
3.根据原始信息输入组帧确定start控制信号，将start控制信号发送给CRC24Q编码器和viterbi编码器，CRC24Q编码器和viterbi编码器在接收到start信号后同时启动，采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码；
4.按字节查表法计算CRC24Q编码；
S311、在原始信息输入组帧每帧的开始处，初始化24bit的crc_result寄存器为0；
S312、获取crc_result的最高8bit，将crc_result的最高8bit(crc_result[23：16])与输入原始信息进行按位异或，得到8bit的查找表地址rom_addr；
S313、根据rom_addr进行查表，得到24bit的rom_q，其中表深度为256，表宽度为24bit；
S314、采用rom_q的高16bit与crc_result的低16bit进行按位异或，更新crc_result的高16bit，采用rom_q的低8bit更新crc_result的低8bit，具体包括：
rom_q的高16bit(rom_q[23：8])与crc_result的低16bit(crc_result[15：0])进行按位异或得到chk[23：8]，rom_q的低8bit(rom_q[7：0])直接赋值给chk[7：0],24bit的chk存入crc_result寄存器，得到更新后的crc_result；
S315、重复步骤S312-S314，直到一帧原始信息输入完毕，下一帧则重新从步骤S311开始。
5.按字节计算viterbi编码；
S321、获取输入原始信息，采用多路选择器对输入数据进行处理，将处理后的数据存入寄存器qByte_mux_reg中；
编码器输入数据qByte_mux选择：在一帧的前45个时钟周期，qByte_mux选为原始信息，第46个时钟周期，qByte_mux选为crc_result(23:16),第47个时钟周期，qByte_mux选为crc_result(15:8)，第48个时钟周期，qByte_mux选为crc_result(7:0)；
S322、在每帧的开始处，初始化qByte_mux_reg为0；
S323、根据多项式参数8bit的polyG1和8bit的polyG2、编码器输入数据qByte_mux以及寄存器qByte_mux_reg，计算16bit编码值vtbEnc，得到编码数据；
计算公式具体包括：
vtbEnc(2i+1)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG1)
vtbEnc(2i+0)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG2)
i＝7,6,5,4,3,2,1,0
即将qByte_mux的第ibit到第7bit与qByte_mux_reg的第0bit到第(i-1)bit进行位拼接，组合成一个8bit的数numa。numa与polyG1进行按位与后得到8bit数numb，numa与polyG2进行按位与运算后得到8bit数numc，把numb的每bit进行模二和运算得到vtbEnc的第(2i+1)bit，把numc的每bit进行模二和运算得到vtbEnc的第(2i+0)bit。该步骤重复8次后，vtbEnc的每bit就计算完成了。
S324、重复步骤S321到步骤S323，直到一帧原始信息输入完毕，共得到48个vtbEnc。
6.将16bit的vtbEnc写入输出RAM，一帧共有48个16bit数。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低轨导航信号编码方法，其特征在于，包括以下具体步骤：
S1、配置viterbi编码器的多项式参数和原始信息长度参数，确定原始信息输入组帧；
S2、根据原始信息输入组帧确定start控制信号，将start控制信号发送给CRC24Q编码器和viterbi编码器；
S3、采用字节查表法计算CRC24Q编码，采用字节计算viterbi编码，所述CRC24Q编码和viterbi编码并行计算；
S4、获得计算后的编码值，并对编码值进行存储。
2.根据权利要求1所述的一种低轨导航信号编码方法，其特征在于，所述根据原始信息输入组帧获得start控制信号，具体包括：
根据原始信息长度参数确定时钟周期数；
每(N/8+3)个时钟周期输入(N/8)byte的原始信息Enc_in；
所述原始信息每一帧的开始处产生start控制信号；
所述原始信息每一帧的末尾3个时钟周期输入空闲。
3.根据权利要求1所述的低轨导航信号编码方法，其特征在于，所述采用字节查表法计算CRC24Q编码，具体包括：
S311、在每一帧的开始处，初始化24bit的crc_result为0；
S312、获取crc_result的最高8bit，将crc_result的最高8bit与输入原始信息进行按位异或，得到8bit的查找表地址rom_addr；
S313、根据rom_addr进行查表，得到24bit的rom_q；
S314、采用rom_q的高16bit与crc_result的低16bit进行按位异或，更新crc_result的高16bit，采用rom_q的低8bit更新crc_result的低8bit；
S315、重复步骤S312-S314，直到一帧原始信息输入完毕。
4.根据权利要求1所述的低轨导航信号编码方法，其特征在于，按字节计算viterbi编码，具体包括：
S321、获取输入原始信息，采用多路选择器对输入数据进行处理，将处理后的数据存入寄存器qByte_mux_reg中；
S322、在每一帧的开始处，将寄存器qByte_mux_reg初始化为0；
S323、根据多项式参数8bit的polyG1和8bit的polyG2、编码器输入数据qByte_mux以及寄存器qByte_mux_reg，计算16bit编码值vtbEnc，得到编码数据；
S324、重复步骤S321到步骤S323，直到一帧原始信息输入完毕。
5.根据权利要求4所述的低轨导航信号编码方法，其特征在于，所述S321具体包括：
获取时钟个数计数值，在一帧的前(N/8)个时钟周期，qByte_mux选为原始信息；
第(N/8+1)个时钟周期，将qByte_mux选为crc_result(23:16)；
第(N/8+2)个时钟周期，将qByte_mux选为crc_result(15:8)；
第(N/8+3)个时钟周期，将qByte_mux选为crc_result(7:0)。
6.根据权利要求4所述的低轨导航信号编码方法，其特征在于，所述S323具体包括：
将qByte_mux的第ibit到第7bit与qByte_mux_reg的第0bit到第(i-1)bit组合，得到8bit数numa；
将numa与polyG1按位与后得到8bit数numb；
将numa与polyG2按位与后得到8bit数numc；
把numb的每bit进行模二和运算，得到vtbEnc的第(2i+1)bit；
把numc的每bit进行模二和运算，得到vtbEnc的第(2i+0)bit。
7.根据权利要求4所述的低轨导航信号编码方法，其特征在于，所述S323计算公式具体包括：
vtbEnc(2i+1)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG1)
vtbEnc(2i+0)＝^({qByte_mux(i:7),qByte_mux_reg(0:(i-1))}&polyG2)
i＝7,6,5,4,3,2,1,0
其中，vtbEnc为编码值，qByte_mux为编码器输入数据，qByte_mux_reg为输入数据存储寄存器，polyG1和polyG2为多项式参数。
8.根据权利要求1所述的低轨导航信号编码方法，其特征在于，所述计算获得的编码值为16bit，每一帧有(N/8+3)个16bit数。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至8任一项所述的低轨导航信号编码方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至8任一项所述的低轨导航信号编码方法。
CN202310207211.1A 2023-03-06 2023-03-06 一种低轨导航信号编码方法、设备和介质 Pending CN116192167A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310207211.1A CN116192167A (zh) 2023-03-06 2023-03-06 一种低轨导航信号编码方法、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310207211.1A CN116192167A (zh) 2023-03-06 2023-03-06 一种低轨导航信号编码方法、设备和介质

Publications (1)

Publication Number Publication Date
CN116192167A true CN116192167A (zh) 2023-05-30

Family

ID=86442218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310207211.1A Pending CN116192167A (zh) 2023-03-06 2023-03-06 一种低轨导航信号编码方法、设备和介质

Country Status (1)

Country Link
CN (1) CN116192167A (zh)

Similar Documents

Publication Publication Date Title
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
US7590916B2 (en) Cyclic redundancy checking value calculator
US4630032A (en) Apparatus for decoding error-correcting codes
CN100563111C (zh) 数据编码装置、数据编码方法
US7873800B2 (en) Address generator for an interleaver memory and a deinterleaver memory
CN113110954B (zh) 一种crc码并行计算方法、装置及其应用
US8661308B2 (en) Method and device for fast cyclic redundancy check coding
US20090019342A1 (en) Determining a Message Residue
CN102096609A (zh) 可编程循环冗余校验(crc)计算的指令集架构
CN112306741B (zh) 一种crc校验方法及相关装置
JPH10107646A (ja) Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路
KR20040100836A (ko) 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
JPH07212336A (ja) 減少長トレースバック
CN116192167A (zh) 一种低轨导航信号编码方法、设备和介质
CN113300716A (zh) 循环冗余校验码的生成方法、设备以及计算机可读介质
JPH10107647A (ja) Ｃｒｃ回路
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
JP2004235763A (ja) Ｃｒｃ符号生成方法
JPH1098392A (ja) Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路
CN111162800A (zh) 并行卷积编码方法及编码器
KR100189267B1 (ko) 비트스트림 및 씨알씨 연산에서의 셀경계를 확립하기위한장치
CN101873143A (zh) 一种rs纠错码解码器中的伴随式计算电路及其计算方法
CN100440739C (zh) 一种获取交织表的方法
JP5499760B2 (ja) 符号化装置
JP3253906B2 (ja) データ処理装置及びデータ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination