CN116190340A - 一种半导体芯片封装结构 - Google Patents
一种半导体芯片封装结构 Download PDFInfo
- Publication number
- CN116190340A CN116190340A CN202211700012.6A CN202211700012A CN116190340A CN 116190340 A CN116190340 A CN 116190340A CN 202211700012 A CN202211700012 A CN 202211700012A CN 116190340 A CN116190340 A CN 116190340A
- Authority
- CN
- China
- Prior art keywords
- plastic package
- base island
- chip
- package body
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Abstract
本发明提供了一种半导体芯片封装结构,属于芯片技术领域。它解决了现有技术中芯片散热的问题。本半导体芯片封装结构,包括芯片、引脚及塑封体,所述塑封体内具有用于放置所述芯片的基岛,对应所述基岛在所述塑封体底面上具有开口,所述开口使得部分所述基岛漏在所述塑封体外。本发明对应所述基岛在所述塑封体底面上具有开口,所述开口使得部分所述基岛漏在所述塑封体外,如此利用所述基岛通过该开口散热,同时也可节省所述塑封体用于料,降低封装成本。
Description
技术领域
本发明属于芯片技术领域,特别是一种半导体芯片封装结构。
背景技术
众所周知,芯片需要经过封装后才能使用,封装起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对芯片起着重要的作用。
例如,申请号为CN202022479678.6的发明专利,其公开了一种半导体芯片封装结构,包括芯片单元放置的基岛以及与所述芯片单元连接的多个引脚;所述基岛上设有供所述芯片单元与所述引脚呈设定角度放置且尺寸与所述芯片单元的尺寸相适配的支撑面。该半导体芯片封装结构通过将基岛设置为多边形,并在该基岛上设置可供芯片单元与引脚呈设定角度放置且尺寸与芯片单元相适配的支撑面,进而可将芯片单元倾斜放置,使得通过注塑胶封装后的整体结构体积更小,然而,虽然基岛有较大的支撑面,但是由于其被完全的封装在塑封体内,所以导致其散热效果依然较差。
因此,如何实现利用较大面积的基岛实现芯片更好的散热成为了业界亟待解决的技术问题。
发明内容
本发明的主要目的是提供一种半导体芯片封装结构,能够利用较大面积的基岛、且基岛底面外露,以实现芯片更好的散热,使得在同样尺寸下的芯片具有更高的散热效果。
本发明的目的可通过下列技术方案来实现:一种半导体芯片封装结构,包括芯片、引脚及塑封体,所述塑封体内具有用于放置所述芯片的基岛,对应所述基岛在所述塑封体底面上具有开口,所述开口使得部分所述基岛漏在所述塑封体外。
在某些实施方式中,所述开口的口沿沿着所述基岛的轮廓边缘设置,所述开口的口沿包住所述基岛的轮廓边缘,所述塑封体底面高于所述基岛的表面。
在某些实施方式中,所述芯片背面与所述基岛导热接触,所述芯片与所述引脚电连接。
在某些实施方式中,所述基岛具有延伸出所述塑封体的散热引脚。
在某些实施方式中,所述引脚包括位于所述塑封体内部的连接部及漏出所述塑封体的外接部,所述连接部用于连接塑封体内部的所述芯片,所述外接部用于连接外部电路,所述连接部与所述外接部之间具有弯折部,所述弯折部位于所述塑封体内,所述外接部从所述塑封体底面向外伸出,所述外接部的底面与所述塑封体底面平齐。
在某些实施方式中,所述连接部与所述弯折部连接处的宽度大于所述弯折部的宽度。
在某些实施方式中,所述连接部高于所述基岛上表面。
与现有技术相比,本半导体芯片封装结构具有以下优点:
本发明对应所述基岛在所述塑封体底面上具有开口,所述开口使得部分所述基岛漏在所述塑封体外,如此利用所述基岛通过该开口散热,使得在同样尺寸下的芯片具有更高的散热效果,同时也可节省所述塑封体用料,降低封装成本。
本发明的所述引脚采用将弯折部分设置在塑封体内,不必进行后期的切割及弯折,避免内部芯片因此可能带来的损坏,同时有利于引脚牢固的固定在所述塑封体内。
附图说明
在附图,为了展示细节,便于理解其原理,其不一定是按比例绘制的,相似的附图标记可在不同的视图中描述相似的部件。附图以示例而非限制的方式大体示出了本文中所讨论的实施例。
图1是实施例的主视示意图。
图2是图1的左视示意图。
图3是图1的俯视示意图。
图4是图1的后视示意图。
图中,1、芯片;2、引脚;3、塑封体;4、基岛;5、导线;101、开口;201、连接部;202、外接部;203、弯折部。
具体实施方式
以下是本发明的具体实施例,并结合附图对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例,以下实施方式并不限制权利要求书所涉及的发明。此外,实施方式中说明的特征的所有组合未必是发明的解决方案所必须的。
本领域的普通技术人员应理解,所有的定向参考(例如,上方、下方、向上、上、向下、下、顶部、底部、左、右、垂直、水平等)描述性地用于附图以有助于读者理解,且不表示(例如,对位置、方位或用途等)对由所附权利要求书限定的本发明的范围的限制。另外,一些模糊性的术语(例如,基本上、一定的、大体上等)可以是指条件、量、值或尺寸等的轻微不精确或轻微偏差,其中的一些在制造偏差或容限范围内。除非明确地说明,否则用“一个”,“一种”或“该”形容的名词也包括其复数形式。
实施例
由于集成电路的发展方向为小型化、微型化,这就导致芯片的发热量大,特别是一些功率芯片,发热量更为明显,同时,由于芯片面积小,导致发热量集中,使得芯片受热严重而损坏,芯片通常设置在塑封体内的基岛上,热量也会主要传递到所述基岛上,所以对基岛进行有效的散热就能实现有效的对所述芯片的散热。
为此提出一种半导体芯片封装结构,如图1、2、3、4所示,包括芯片1、引脚2及塑封体3,所述塑封体3内具有用于放置所述芯片1的基岛4,所述芯片1背面与所述基岛4导热接触,例如通过可通过导热硅胶连接固定,所述芯片1与所述引脚2通过导线5连接。基岛4是塑封体3内芯片1的载体,用于支撑芯片1,一个基岛4贴一个芯片1,晶圆通过切割工艺后被切割为小的晶片,然后将切割好的晶片用贴装到相应的基板的对应基岛4上,再利用超细的金属(金、银、铜)导线5将晶片的接合焊盘连接到基板的相应引脚2,并构成所要求的电路;然后再对独立的晶片用注塑或环氧树脂的方式加以封装保护。芯片1基岛4也可实现多功能模块的集成封装,芯片1基岛4起到高压隔离和热隔离的作用,芯片1基岛4还具有快速散热的功能,使得在同样尺寸下的芯片具有更高的散热效果。
传统的芯片均完全的封装在塑封体内,这不利于散热,为此本实施例对应所述基岛4在所述塑封体3底面上具有开口101,所述开口101使得部分所述基岛4漏在所述塑封体3外,如此利用所述基岛4通过该开口101散热,同时也可节省所述塑封体3用于料,降低封装成本。
为了使得尽可能多的基岛4漏出散热而又保证所述芯片1处于密封的环境,本实施例的所述开口101处的口沿沿着所述基岛4的轮廓边缘设置,所述开口101的口沿包住所述基岛4的轮廓边缘,相当于对所述基岛4进行了包边,从而使得所述基岛4边缘处于密封体内,从而保证所述芯片1处于密封环境,所述密封体采用压胶压在所述基岛4边缘,使得所述塑封体3底面高于所述基岛4的表面,从而可以避免所述基岛4与外部电路板的接触。
所述基岛4两端向外延出有引脚2,两端的引脚2关于所述基岛4中心对称设置,所述基岛4与所述引脚2为同一材料一体成型,使得基岛4整体成对称结构,有利于生产及结构的受力稳定。
还包括两个独立的引脚2,这两个独立引脚2也关于所述基岛4中心对称设置,理工独立引脚2的结构相同,所述芯片1与所述独立引脚2通过导线5连接。
如申请号为CN.的发明专利所公开的那样,传统的芯片1的引脚2是从所述塑封体3向外伸出的直插式的引脚2,后期还需要切割及弯折,这不但工艺复杂,而且切割及弯折时容易造成芯片1损坏,且这样的结构使得芯片1提交增加。
为此本实施例的所述引脚2采用预弯折的结构体,即所述引脚2包括位于所述塑封体3内部的连接部201及漏出所述塑封体3的外接部202,所述连接部201用于连接塑封体3内部的所述芯片1,所述外接部202用于连接外部电路,所述连接部201与所述外接部202之间具有弯折部203,所述弯折部203位于所述塑封体3内,所述外接部202从所述塑封体3底面向外伸出,所述弯折部203使得所述外接部202的底面与所述塑封体3底面平齐,从而有利于所述引脚2能够与外部电路板充分结合,利于焊接及散热,使得封装后的芯片1提交小巧,不必进行后期的切割及弯折步骤对对芯片1造成损伤,避免内部芯片1受到外部应力的损坏;弯脚的折弯部分都封装在塑封体3内,使得外界应力更加难以传递到芯片1;使得整体更加美观,塑封体3体积更小。同时,所述弯折部203位于所述塑封体3内,有利于引脚2牢固的固定在所述塑封体3内,而传统的直插式的引脚2容易从所述塑封体3中脱离。
所述连接部201与所述弯折部203连接处的宽度大于所述弯折部203的宽度,使得所述连接部201相当于一个较大的卡止头卡在所述塑封体3内,从而使得所述引脚2相对所述塑封体3牢固的固定,所述基岛4具有与引脚2对应的缺角部,以便为引脚2提供安放位置,使得封装后的结构紧凑。所述独立引脚2的所述连接部201高于所述基岛4上表面,即所述基岛4上表面低于所述引脚2的所述连接部201,有利于芯片1放在所述基岛4上后使得芯片1与所述引脚2的所述连接部201的高度相当,从而有利于整体封装结构的受力稳定及整体结构的紧凑。
尽管本文较多地使用了一些术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质;把它们解释成任何一种附加的限制都是与本发明精神相违背的。说明书及附图中所示的装置及方法中的动作、步骤等执行顺序,只要没有特别明示顺序的限定,只要前面处理的输出并不用在后面的处理中,则可以任意顺序实现。为描述方便起见而使用的类似次序性的用语(例如,“首先”、“接着”、“其次”、“再次”、“然后”等),并不意味着必须依照这样的顺序实施。术语“包含”,“包括”,“具有”以及它们的派生词不排除任何其它的组分、步骤或过程的存在,且与这些其它的组分、步骤或过程是否在本申请中披露无关。除非明确说明,否则术语“或”指列出的单独成员或其任何组合。
本文中所描述的具体实施例,仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例,做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
Claims (7)
1.一种半导体芯片封装结构,包括芯片、引脚及塑封体,所述塑封体内具有用于放置所述芯片的基岛,其特征在于,对应所述基岛在所述塑封体底面上具有开口,所述开口使得部分所述基岛漏在所述塑封体外。
2.根据权利要求1所述的半导体芯片封装结构,其特征在于,所述开口的口沿沿着所述基岛的轮廓边缘设置,所述开口的口沿包住所述基岛的轮廓边缘,所述塑封体底面高于所述基岛的表面。
3.根据权利要求1所述的半导体芯片封装结构,其特征在于,所述芯片背面与所述基岛导热接触,所述芯片与所述引脚电连接。
4.根据权利要求1所述的半导体芯片封装结构,其特征在于,所述基岛具有延伸出所述塑封体的散热引脚。
5.根据权利要求1所述的半导体芯片封装结构,其特征在于,所述引脚包括位于所述塑封体内部的连接部及漏出所述塑封体的外接部,所述连接部用于连接塑封体内部的所述芯片,所述外接部用于连接外部电路,所述连接部与所述外接部之间具有弯折部,所述弯折部位于所述塑封体内,所述外接部从所述塑封体底面向外伸出,所述外接部的底面与所述塑封体底面平齐。
6.根据权利要求5所述的半导体芯片封装结构,其特征在于,所述连接部与所述弯折部连接处的宽度大于所述弯折部的宽度。
7.根据权利要求5所述的半导体芯片封装结构,其特征在于,所述连接部高于所述基岛上表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211700012.6A CN116190340A (zh) | 2022-12-28 | 2022-12-28 | 一种半导体芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211700012.6A CN116190340A (zh) | 2022-12-28 | 2022-12-28 | 一种半导体芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116190340A true CN116190340A (zh) | 2023-05-30 |
Family
ID=86449916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211700012.6A Pending CN116190340A (zh) | 2022-12-28 | 2022-12-28 | 一种半导体芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116190340A (zh) |
-
2022
- 2022-12-28 CN CN202211700012.6A patent/CN116190340A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9218987B2 (en) | Method for top-side cooled semiconductor package with stacked interconnection plates | |
US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
CN102376679B (zh) | 封装基板以及包括该封装基板的倒装芯片封装 | |
US20060202313A1 (en) | High performance chip scale leadframe with t-shape die pad and method of manufacturing package | |
US8994161B2 (en) | Semiconductor device package and methods for producing same | |
TWI517333B (zh) | 具雙重連接性之積體電路封裝系統 | |
KR20040075245A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
US20070164411A1 (en) | Semiconductor package structure and fabrication method thereof | |
EP3449502B1 (en) | Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits | |
CN109727943A (zh) | 一种具有低热阻的半导体器件封装结构及其制造方法 | |
US7768104B2 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
CN209357719U (zh) | 一种具有低热阻的半导体器件封装结构 | |
CN219267648U (zh) | 一种半导体芯片封装结构 | |
JP2651427B2 (ja) | 半導体装置の製造方法 | |
TW202343719A (zh) | 離散功率半導體封裝 | |
US20080185698A1 (en) | Semiconductor package structure and carrier structure | |
CN116190340A (zh) | 一种半导体芯片封装结构 | |
US7808088B2 (en) | Semiconductor device with improved high current performance | |
CN217280757U (zh) | 用于小型表面安装器件的半导体封装结构 | |
JP2660732B2 (ja) | 半導体装置 | |
TWI244173B (en) | Semiconductor chip package structure | |
JPH09312372A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |