CN116190323B - 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法 - Google Patents

使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN116190323B
CN116190323B CN202310433234.4A CN202310433234A CN116190323B CN 116190323 B CN116190323 B CN 116190323B CN 202310433234 A CN202310433234 A CN 202310433234A CN 116190323 B CN116190323 B CN 116190323B
Authority
CN
China
Prior art keywords
silicon
chip
wafer
hollowed
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310433234.4A
Other languages
English (en)
Other versions
CN116190323A (zh
Inventor
龙欣江
杨阳
潘明东
张国栋
张中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Original Assignee
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Silicon Integrity Semiconductor Technology Co Ltd filed Critical Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority to CN202310433234.4A priority Critical patent/CN116190323B/zh
Publication of CN116190323A publication Critical patent/CN116190323A/zh
Application granted granted Critical
Publication of CN116190323B publication Critical patent/CN116190323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Abstract

本发明公开了一种使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法。该硅基支撑结构包括硅片本体，在硅片本体上开设至少一个镂空区域，单个镂空区域内能够容纳封装结构中对应位置的芯片，硅片本体背面贴装到封装结构内，硅片本体正面的非镂空区域形成有支撑部，所述硅基支撑结构一体成型。封装结构的重布线层、塑封层可以单一或者同时嵌入至少一层硅基支撑结构。本发明公开的使用硅基支撑结构的晶圆级扇出型封装结构在应力的作用下，也不易发生翘曲的问题；具体是硅基支撑结构对整个封装结构起到了很好的支撑作用，其还能够辅助散热，提高封装结构的散热性能。

Description

使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，更具体涉及一种使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法。
背景技术
随着半导体行业的快速发展，晶圆级扇出封装结构广泛应用于半导体行业中。随着芯片变得越来越小，讯号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装技术(FOWLP)是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组，在一定范围内可替代传统的引线键和焊球数组(WBBGA)封装或倒装芯片焊球数组(FCBGA)封装(<500讯号接点数)封装结构，特别适用于蓬勃发展的便携式消费电子领域。
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。
目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip ScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
但是晶圆级扇出型封装中塑封层、芯片、重布线层呈多段结构，存在翘曲大、散热性差等问题，所以如何保证封装产品的整体应力结构问题一直是制约该技术发展的重要问题。
发明内容
为了解决上述问题，本发明提供了一种使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法，能够解决传统晶圆级扇出型封装中塑封层、芯片、重布线层分段无支撑的结构问题，有效改善封装结构翘曲性大、散热性差的问题。
一方面，本发明公开了一种硅基支撑结构，用于晶圆级扇出型封装结构，该硅基支撑结构包括硅片本体，硅片本体上开设至少一个镂空区域，单个镂空区域内能够容纳封装结构中对应位置的芯片；硅片本体背面贴装到封装结构内，硅片本体正面的非镂空区域形成有支撑部。整个硅基支撑结构一体成型。
在一些实施方式中，支撑部分布在硅片本体正面的四周和/或中部位置。
在一些实施方式中，支撑部端部设有横向凸块或者凹槽。
本发明还公开了上述硅基支撑结构的制备方法，其包括两种制备方法：第一种方法：
步骤一、根据封装结构准备硅片，并在硅片上预设镂空区域位置的图形；
步骤二、根据预设图形，对硅片进行腐蚀；
步骤三、对硅片背面进行减薄处理，磨至预设厚度，露出镂空图案，形成硅基支撑结构；
第二种方法：
步骤一、根据封装结构准备硅片，将硅片背面进行减薄处理，磨至预设厚度；
步骤二、在硅片上预设镂空区域位置的图形；
步骤三、根据预设图形，对硅片进行腐蚀，形成硅基支撑结构。
第二方面，本发明公开了使用上述硅基支撑结构的一种晶圆级扇出型封装结构及制备方法，该封装结构中的塑封层嵌入了至少一层硅基支撑结构，硅基支撑结构的镂空区域的尺寸大于其对应位置的芯片尺寸。硅基支撑结构的高度不大于塑封层的高度。
第三方面，本发明还公开了使用上述硅基支撑结构的第二种晶圆级扇出型封装结构及制备方法，该封装结构中的重布线层嵌入了至少一层硅基支撑结构，镂空区域的尺寸大于其对应位置的芯片尺寸。硅基支撑结构的高度不大于重布线层的高度。
第四方面，本发明还公开了使用上述硅基支撑结构的第三种晶圆级扇出型封装结构，该封装结构中的塑封层和重布线层分别嵌入了至少一层的硅基支撑结构。
与现有技术相比，本发明的有益效果是：
本发明公开的硅基支撑结构是一体成型的结构，整体嵌入到封装结构中，结构简单且实用，先贴装硅基支撑结构，再贴装芯片，工艺流程简单便捷，容易实施。
本发明公开了硅基支撑结构的制备方法简单明了，便于大规模推广使用。
本发明公开的晶圆级扇出型封装结构在应力的作用下，也不易发生翘曲的问题。具体是硅基支撑结构对整个封装结构起到了很好的支撑作用，其还能够辅助散热，提高封装结构的散热性能。
附图说明
图1为本发明实施例1中封装结构的结构示意图；
图2为本发明实施例1中硅基支撑结构的结构示意图；
图3为本发明实施例1中硅基支撑结构的侧面结构示意图；
图4为本发明实施例2中封装结构的结构示意图；
图5为本发明实施例2中封装结构的结构示意图；
图6为本发明实施例2中硅基支撑结构的侧面结构示意图；
图7为本发明实施例2中封装结构的另一结构示意图；
图8为本发明实施例3中封装结构的结构示意图；
图9为本发明实施例4中封装结构的结构示意图；
图10为本发明实施例5中封装结构的结构示意图；
图11为本发明实施例6中封装结构的结构示意图；
图12为本发明实施例6中封装结构的另一结构示意图；
图13为本发明硅基支撑结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
本发明公开了一种如图5所示的硅基支撑结构，其用于晶圆级扇出型封装结构。该硅基支撑结构包括硅片本体3-1，硅片本体3-1上开设至少一个镂空区域301，单个镂空区域301内能够容纳封装结构中对应位置的芯片；硅片本体3-1背面贴装到封装结构内，硅片本体3-1正面的非镂空区域形成有支撑部3-2。整个硅基支撑结构3一体成型。
支撑部3-2可以分布在硅片本体3-1正面非镂空区域的任何位置，比较好的是分布在硅片本体3-1正面的四周和/或中部位置。这样能够对封装结构起到全方位的支撑。
为了进一步增加支撑的强度，可以在支撑部3-2端部设置横向凸块3-3或者凹槽。如图13所示，横向凸块3-3也是属于整个硅基支撑结构3的一部分，均是一体成型。在支撑部3-2端部开设凹槽，即是部分减少支撑部3-2的高度，在下面的实施例介绍。
上述硅基支撑结构3的制备方法有两种，下面进行具体的阐述。
第一种方法：
步骤一、根据封装结构准备硅片，并在硅片上预设镂空区域位置的图形；
步骤二、根据预设图形，对硅片进行腐蚀；
步骤三、先将硅片贴附到载片上，对硅片背面进行减薄处理，磨至预设厚度，露出镂空图案，去除载片，形成硅基支撑结构。载片可以是蓝膜、硅片或者玻璃片。
第二种方法：
步骤一、根据封装结构准备硅片，将硅片贴附到载片上，对硅片的背面进行减薄处理，磨至预设厚度，去除载片；
步骤二、在硅片上预设镂空区域位置的图形；
步骤三、根据预设图形，对硅片进行腐蚀，形成硅基支撑结构。载片可以是蓝膜、硅片或者玻璃片。
硅基支撑结构3的制备方法简单易行，成本不高，便于工业化大规模应用。
实施例1
本实施例公开了一种实施方式的晶圆级扇出型封装结构。如图1所示，该封装结构包括一个芯片1和位于芯片1正面的重布线层2。重布线层2嵌入了硅基支撑结构3。
如图2所示，硅基支撑结构3设有一个镂空区域301，镂空区域301的尺寸大于芯片1的尺寸。具体的，硅基支撑结构3的具体形状可以是方形、圆形或者异形的，根据具体需要进行设计即可。本实施例中的硅基支撑结构3是由硅片制成的，能够起到辅助散热的作用。另外，如图3所示的硅基支撑结构3，可以在其至少一个侧面开设有凹槽302，凹槽302开设在中部位置，可以只开设如图3所示的一个凹槽302，也可以开设多个，该凹槽302和镂空区域301形成通道，可增加散热性能。最优的是在硅基支撑结构3的四个侧面均开设凹槽302，即可增加散热性能，又能节省材料。
硅基支撑结构3的高度不大于重布线层2的高度。重布线层2可以设有多层，至少一层重布线层2嵌入硅基支撑结构3。也可以所有重布线层2嵌入硅基支撑结构3。通过硅基支撑结构3的支撑，使得封装结构整体表面的一致性更好，也能很好的防止翘曲问题。
在具体实施时，硅基支撑结构3的长宽尺寸大于芯片1的长宽尺寸，实际生产中可以与芯片1的塑封层4长宽尺寸相同，以便于对封装结构起到很好的支撑作用。
实施例2
本实施例公开了另一种实施方式的晶圆级扇出型封装结构。如图4和图5所示，该封装结构包括两个芯片，第一芯片5、第二芯片6和位于两个芯片正面的重布线层2。重布线层2嵌入了硅基支撑结构3。硅基支撑结构3设置在重布线层2的边缘和中间位置，给封装结构整体带来非常好的支撑。镂空区域301设有两个，便于漏出第一芯片5和第二芯片6。硅基支撑结构3的高度是可以调整的，可以如图4所示般和重布线层2的高度一致，也可以比重布线层2的高度小。
本实施例中硅基支撑结构3的示意图如图6所示，各个侧面都开设有两个凹槽302。其作用与实施例1中描述的一样。
硅基支撑结构3的高度不大于重布线层2的高度。重布线层2可以设有多层，至少一层重布线层2嵌入硅基支撑结构3。也可以所有重布线层2嵌入硅基支撑结构3。通过硅基支撑结构3的支撑，使得封装结构整体表面的一致性更好，也能很好的防止翘曲问题。
具体实施时，还可以针对硅基支撑结构3的部分高度进行调整，比如如图7所示，硅基支撑结构3的整体高度小于重布线层2的高度，在实施时，只增加硅基支撑结构3中间部位303的高度，以此提高硅基支撑结构3对封装结构的支撑功能，这种结构也能很好的防止翘曲问题。
本实施例有第一芯片5、第二芯片6两个芯片，塑封层4、第一芯片5、第二芯片6、重布线层2都是分段制作的，容易受到应力影响导致封装结构发生翘曲的问题，还有散热问题。利用本实施例提供的封装结构，在重布线层2嵌入硅基支撑结构3，有硅基支撑结构3的支撑，可以对封装结构起到很好的支撑作用；封装结构表面的一致性也更好。基于硅基支撑结构3侧面设置的凹槽302，也有效解决了散热问题。
由实施例1、2可知，在面对具有多个晶圆级扇出型封装结构制作时，可以根据芯片的数量、位置，合理的设计硅基支撑结构3的结构，这样不仅能给整个封装结构起到很好的支撑作用，还能够辅助散热。这些也应认为属于本发明保护的范围。
实施例3
本实施例公开了另一种实施方式的晶圆级扇出型封装结构。本实施例公开的封装结构与实施例2的相同。不同之处在于，增加硅基支撑结构3，具体是在塑封层4嵌入硅基支撑结构3。塑封层4嵌入的硅基支撑结构3的高度也是可以根据实际需要进行调整的。如图8所示，硅基支撑结构3也能对封装结构起到很好的支撑作用。
实施例4
本实施例公开了另一种实施方式的晶圆级扇出型封装结构。本实施例公开的封装结构是在实施例2中所述封装结构的基础上进行改进，具体是在硅基支撑结构3的高度比重布线层2的高度小的情况下。
如图9所示，在重布线层2中再增加一层第二硅基支撑结构31，第二硅基支撑结构31贴附在硅基支撑结构3的上面。需要注意的是，第二硅基支撑结构31也要设置镂空区域，该镂空区域大于Bumping区域。第二硅基支撑结构31的增加可以对较大的封装结构起到很好的支撑作用。
实施例5
本实施例公开了另一种实施方式的晶圆级扇出型封装结构。具体是可以在塑封层4嵌入多层硅基支撑结构。
比如在实施例3或实施例4所述的封装结构中的塑封层4中再嵌入第三硅基支撑结构32。
如图10所示，其是在实施例4所述的封装结构中增加了第三硅基支撑结构32，具体是在塑封层4中的硅基支撑结构3的下面贴附第三硅基支撑结构32。第三硅基支撑结构32的增加可以对较大的封装结构起到很好的增强支撑作用。塑封层4中的硅基支撑结构3高度大于第一芯片5、第二芯片6的高度时，第三硅基支撑结构32可以不设置镂空区域。
如图10所示的封装结构中，形成了六面全硅基包覆，支撑和保护效果也更佳。
实施例6
本实施例公开了另一种实施方式的晶圆级扇出型封装结构。本实施例公开的封装结构与实施例3的相比不同之处在于：重布线层2中不嵌入硅基支撑结构3，仅仅在塑封层4嵌入硅基支撑结构3。塑封层4嵌入的硅基支撑结构3的高度也是可以根据实际需要进行调整的。
如图11所示，硅基支撑结构3也能对封装结构起到很好的支撑作用。
在制备如图11所示封装结构时，具体包括如下步骤：
S1、提供第一载体，将硅基支撑结构3整体贴附到第一载体上表面，将第一芯片5、第二芯片6倒装在硅基支撑结构3的镂空区域内，硅基支撑结构3的支撑部围绕在第一芯片5和第二芯片6的四周；
S2、对第一芯片5、第二芯片6背面进行塑封，将第一芯片5、第二芯片6和硅基支撑结构3都塑封在塑封层4内。
如图12所示，在塑封层4嵌入了两种不同结构的硅基支撑结构3和第三硅基支撑结构32，可以对封装结构起到加强支撑的作用。
实施例7
本实施例公开了实施例2所述的晶圆级扇出型封装结构的制备方法。
该方法包括以下步骤：
S1、提供第一芯片5、第二芯片6和第一载体，将第一芯片5、第二芯片6正面装附到第一载体的上表面，并在第一芯片5、第二芯片6背面设置塑封层4；
S2、在所述塑封层4表面贴附第二载体，解除第一载体，露出第一芯片5、第二芯片6正面；
S3、在第一芯片5、第二芯片6正面设置重布线层2之前，将硅基支撑结构3贴附到第一芯片5、第二芯片6正面；
S4、在第一芯片5、第二芯片6正面制作重布线层2、PI层，形成导电结构，在导电结构上植球，最后解除第二载体。
本实施例中，第一芯片5、第二芯片6正面装附到第一载体的上表面；在第一芯片5、第二芯片6背面设置塑封层4；解除第一载体、第二载体等技术都属于现有技术，在此不再赘述。
本发明中，对硅基支撑结构3的长宽尺寸进行规定，在具体实施时，以不大于塑封层4或者整个封装结构的长宽尺寸为标准，最好是和塑封层4的长宽尺寸相同。这样可以避免封装结构不会因为硅基支撑结构3和塑封层4的长宽比太大，进而还是会形成一定程度的翘曲。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。

Claims (5)

1.一种使用硅基支撑结构的晶圆级扇出型封装结构，其特征在于，所述硅基支撑结构包括硅片本体，所述硅片本体上开设至少一个镂空区域，单个所述镂空区域内能够容纳封装结构中对应位置的芯片，所述硅片本体背面贴装到封装结构内，所述硅片本体正面的非镂空区域形成有支撑部，所述硅基支撑结构一体成型；
至少一层所述硅基支撑结构嵌入到封装结构的重布线层，所述镂空区域的尺寸大于其对应位置的芯片尺寸；
所述硅基支撑结构的高度不大于重布线层的高度；
所述硅基支撑结构的制备方法包括以下步骤：
步骤一、根据封装结构准备硅片，并在硅片上预设镂空区域位置的图形；
步骤二、根据预设图形，对硅片进行腐蚀；
步骤三、对硅片背面进行减薄处理，磨至预设厚度，露出镂空图案，形成硅基支撑结构；
或者，
步骤一、根据封装结构准备硅片，将硅片背面进行减薄处理，磨至预设厚度；
步骤二、在硅片上预设镂空区域位置的图形；
步骤三、根据预设图形，对硅片进行腐蚀，形成硅基支撑结构；
所述晶圆级扇出型封装结构的制备方法包括以下步骤：
S1、提供芯片和第一载体，将芯片正面装附到第一载体的上表面，并在芯片背面设置塑封层；
S2、在所述塑封层表面贴附第二载体，解除第一载体，露出芯片正面；
S3、在芯片正面设置重布线层之前，将硅基支撑结构贴附到芯片正面；
S4、在芯片正面制作重布线层、PI层，形成导电结构，在导电结构上植球，最后解除第二载体。
2.根据权利要求1所述的晶圆级扇出型封装结构，其特征在于，所述支撑部分布在硅片本体正面的四周和/或中部位置。
3.根据权利要求2所述的晶圆级扇出型封装结构，其特征在于，所述支撑部端部设有横向凸块或者凹槽。
4.根据权利要求3所述的晶圆级扇出型封装结构，其特征在于，至少一层所述硅基支撑结构嵌入到封装结构的塑封层，所述镂空区域的尺寸大于其对应位置的芯片尺寸。
5.根据权利要求4所述的晶圆级扇出型封装结构，其特征在于，所述硅基支撑结构的高度不大于塑封层的高度。
CN202310433234.4A 2023-04-21 2023-04-21 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法 Active CN116190323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310433234.4A CN116190323B (zh) 2023-04-21 2023-04-21 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310433234.4A CN116190323B (zh) 2023-04-21 2023-04-21 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116190323A CN116190323A (zh) 2023-05-30
CN116190323B true CN116190323B (zh) 2023-07-14

Family

ID=86449202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310433234.4A Active CN116190323B (zh) 2023-04-21 2023-04-21 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116190323B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611679A (zh) * 2021-07-14 2021-11-05 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
US11869848B2 (en) * 2021-08-11 2024-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of stacking devices using support frame
TWI798952B (zh) * 2021-11-22 2023-04-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN116190323A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
EP2965353B1 (en) A substrate-less interposer
US7285850B2 (en) Support elements for semiconductor devices with peripherally located bond pads
US6844619B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US6169329B1 (en) Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US10593641B2 (en) Package method and package structure of fan-out chip
US20220336399A1 (en) Semiconductor device
US8436462B2 (en) Semiconductor housing package, semiconductor package structure including the semiconductor housing package, and processor-based system including the semiconductor package structure
KR101601388B1 (ko) 반도체 패키지 및 그 제조 방법
US7084500B2 (en) Semiconductor circuit with multiple contact sizes
KR20130014307A (ko) 반도체 장치, 패키징 방법 및 구조
TWI725902B (zh) 半導體封裝結構及其製造方法
TWI643275B (zh) 電子結構製程
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
CN116190323B (zh) 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法
US20180033772A1 (en) Semiconductor device having a rib structure and manufacturing method of the same
KR20200050318A (ko) 집적 회로 패키지 및 방법
CN218215310U (zh) 电子组件
CN219832635U (zh) 半导体封装结构
US20220189901A1 (en) Multi-side power delivery in stacked memory packaging
CN217788381U (zh) 一种芯片封装结构
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지
CN212542410U (zh) 扇出型晶圆级封装结构
US20210358894A1 (en) Multi-Tier Processor/Memory Package
US20230268262A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant