CN218215310U - 电子组件 - Google Patents
电子组件 Download PDFInfo
- Publication number
- CN218215310U CN218215310U CN202221762307.1U CN202221762307U CN218215310U CN 218215310 U CN218215310 U CN 218215310U CN 202221762307 U CN202221762307 U CN 202221762307U CN 218215310 U CN218215310 U CN 218215310U
- Authority
- CN
- China
- Prior art keywords
- wafer
- level
- chips
- electronic assembly
- level chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提出一种电子组件，通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接，组成比晶圆级芯片尺寸更大的面板级(Panel)芯片，可以实现高效能的设计目标，同时具备更高的良率、更低的成本和更佳的竞争力，以此解决了高阶制程制作晶圆级芯片所存在的良率低、成本高、竞争力不佳等问题。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种电子组件。
背景技术
目前主流消费性市场对于终端产品的应用以轻薄短小为主流，因此芯片的设计也是以轻薄化为目标，其尺寸通常以毫米级为目标。
但是，对于某些高效能应用，例如云端运算中心或超级计算机或电动车电源管理芯片等，是以功能性达到要求为首要目标，会使用系统性的封装，让多个芯片(Chip)整合成为一系统，藉此提高运算功能，这些高效能的芯片封装后体积会变得更大、更厚。
若要开发出功能更强的芯片，就必须提供更多的晶体管数量，以更高阶制程提高单位面积的晶体管密度，但是，考虑高阶制程在良率上不如成熟制程，价格未必具有竞争力。
为实现高效能的设计目标，目前出现一种晶圆级芯片，它由一整片晶圆制成。然而，高阶制程制作晶圆级(Wafer level)芯片，存在良率低、成本高、竞争力不佳的问题。
实用新型内容
本申请提出了一种电子组件。
第一方面，本申请提供一种电子组件，包括：彼此电性连接的多个晶圆级芯片。
在一些可选的实施方式中，所述多个晶圆级芯片位于同一平面。
在一些可选的实施方式中，所述多个晶圆级芯片呈阵列排布。
在一些可选的实施方式中，所述电子组件还包括：重布线层，设置于所述多个晶圆级芯片的主动面的上方；所述多个晶圆级芯片通过所述重布线层彼此电性连接。
在一些可选的实施方式中，所述电子组件还包括：模封材，至少包覆所述多个晶圆级芯片的侧面。
在一些可选的实施方式中，所述模封材进一步包覆所述多个晶圆级芯片的主动面。
在一些可选的实施方式中，所述电子组件还包括：导电件，电性连接于所述多个晶圆级芯片与所述重布线层之间。
在一些可选的实施方式中，所述电子组件还包括：模封材，包覆所述多个晶圆级芯片的侧面和主动面；
所述导电件穿过所述模封材，两端分别电连接所述晶圆级芯片与所述重布线层，侧面被所述模封材包覆。
在一些可选的实施方式中，所述电子组件还包括：散热模组，设置于所述多个晶圆级芯片的背面。
在一些可选的实施方式中，所述电子组件还包括：载板，具有多个凹槽；所述多个晶圆级芯片分别设置于所述多个凹槽内。
在一些可选的实施方式中，所述多个晶圆级芯片的直径包括6英寸、8英寸、12英寸和16英寸中的至少一种。
在一些可选的实施方式中，所述多个晶圆级芯片均为实现运算功能的芯片。
在一些可选的实施方式中，所述多个晶圆级芯片包括至少一个专用集成芯片和至少一个高带宽内存芯片。
为了解决应用高阶制程制作晶圆级(Wafer level)芯片，存在良率低、成本高、竞争力不佳的问题，本申请提出一种电子组件，通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接，组成比晶圆级芯片尺寸更大的面板级(Panel)芯片，同样可以实现高效能的设计目标，同时具备更高的良率、更低的成本和更佳的竞争力，以此解决了高阶制程制作晶圆级芯片所存在的良率低、成本高、竞争力不佳等问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的电子组件的一个实施例1a的纵向截面结构示意图；
图2A是根据本申请的电子组件的一个实施例2a中晶圆级芯片俯视方向的排布示意图；
图2B是根据本申请的电子组件的一个实施例2b中晶圆级芯片俯视方向的排布示意图；
图2C是根据本申请的电子组件的一个实施例2c中晶圆级芯片俯视方向的排布示意图；
图2D是根据本申请的电子组件的一个实施例2d中晶圆级芯片俯视方向的排布示意图；
图3是根据本申请的电子组件的一个实施例3a的纵向截面结构示意图；
图4是根据本申请的电子组件的一个实施例4a的纵向截面结构示意图；
图5是根据本申请的电子组件的一个实施例5a的纵向截面结构示意图；
图6A是根据本申请的电子组件的一个实施例6a的纵向截面结构示意图；
图6B是根据本申请的电子组件的一个实施例6a的载板的俯视结构示意图；
图7是根据本申请的电子组件的一个实施例7a的纵向截面结构示意图；
图8A-8E分别是本申请的电子组件的一个实施例的制造步骤的示意图；
图9A-9C分别是本申请的电子组件的另一个实施例的制造步骤的示意图。
附图标记/符号说明：
1-晶圆级芯片；101-主动面；102-背面；2-模封材；3-重布线层；4-散热模组；5-导电端子；6-配电及连接层；7-导电件；8-载板；801-凹槽；9-线路结构。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。
还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1，图1是根据本申请的电子组件的一个实施例1a的纵向截面结构示意图。如图1所示，本申请的电子组件1a包括：
彼此电性连接的多个晶圆级芯片1。
这里，所说的晶圆级芯片1可以是由一整片晶圆(Wafer)制成的、尺寸接近整个晶圆的芯片，即，一片Wafer就是一个芯片。通过将多个晶圆级芯片1彼此电性连接起来，可以组成低耗损、高功率、高效能的面板形超级复合芯片，即本申请的电子组件1a。这里所说的多个可以理解为至少两个。
在一些可选的实施方式中，多个晶圆级芯片1位于同一平面上，且主动面101均朝向同一方向，并被封装在一起。
在一些可选的实施方式中，电子组件1a还包括：模封材2，至少包覆多个晶圆级芯片1的侧面。即，可以利用模封材2将多个晶圆级芯片1封装在一起。
在一些可选的实施方式中，电子组件1a还包括：重布线层(Re-distributedlayer，RDL)3，设置于多个晶圆级芯片1的主动面101的上方；多个晶圆级芯片1可以通过重布线层3彼此电性连接，实现信号传递。这里，重布线层3可以利用平面印刷(Lithography)制程形成。这里，利用重布线层3将各个晶圆级芯片1做电性连接串接整合成面板形超级复合芯片，成品电子组件1a上的所有晶圆级芯片1都是不可分割的组成部分。
在一些可选的实施方式中，晶圆级芯片1的材料可以选自于一代半导体材料(如Si,Ge)、二代半导体材料(如GaAs)、三代半导体材料(如GaN,SiC)或者它们的组合搭配。
在一些可选的实施方式中，多个晶圆级芯片1可以为单一类型的芯片，也可以包括多种类型的芯片。示例性的，一种实施方式中，多个晶圆级芯片1可以均为实现运算功能的芯片；另一种实施方式中，多个晶圆级芯片1可以包括至少一个专用集成芯片(ApplicationSpecific Integrated Circuit，ASIC)和至少一个高带宽内存芯片(High BandwidthMemory，HBM)。
在一些可选的实施方式中，多个晶圆级芯片1(或者结合其他组件)彼此配合，例如可以形成以M-Series(M系列，即一种扇出型晶圆级封装工艺)实现的SiP(System In aPackage，系统级封装)。
参考图2A至2D，在一些可选的实施方式中，多个晶圆级芯片1呈阵列排布。该阵列排列包括但不限于1×2,2×2,2×3,3×3,4×4中的任一种。
参考图2A至2D，在一些可选的实施方式中，多个晶圆级芯片1的直径包括但不限于：6英寸、8英寸、12英寸和16英寸中的至少一种。需要说明的是，可以用相同尺寸的多个晶圆级芯片1彼此电性连接组成一电子组件，也可以用不同尺寸的多个晶圆级芯片1彼此电性连接组成一电子组件。
示例性的，如图2A所示的电子组件2a包括2×2个12英寸的晶圆级芯片1，如图2B所示的电子组件2b包括3×3个8英寸的晶圆级芯片1，如图2C所示的电子组件2c包括4×4个6英寸的晶圆级芯片1，如图2D所示的电子组件2d包括2×2×2个6英寸的晶圆级芯片1和2个12英寸的晶圆级芯片1。
参考图2A至2D，在一些可选的实施方式中，本申请的电子组件可以结合大型面板封装技术，例如(600mm×600mm，即24英寸×24英寸)面板封装技术制作，将多个晶圆级芯片1阵列排布在600mm×600mm尺寸的面板上。
以上，结合图1和图2A至2D，本申请提出一种电子组件，通过将应用成熟制程制作的多个晶圆级芯片彼此电性连接，组成比晶圆级芯片尺寸更大的面板级(Panel)芯片，取得的有益效果包括但不限于：
(1)多个晶圆级芯片彼此连接组成面板形超级复合芯片，可以实现低耗损、高功率、高效能的设计目标，具备更高的良率、更低的成本和更佳的竞争力；
(2)可以结合大型面板封装技术，将多个晶圆级芯片1埋设在例如300mm×300mm，或600mm×600mm，或显示器产业G1以上尺寸的大型面板上形成面板形超级复合芯片；其中，G1是指第1世代线液晶面板，其玻璃基板尺寸为320×400mm，足够设置一个12英寸或多个其它尺寸的晶圆级芯片1；
(3)晶圆芯片1的来料不限，包括但不限于一代、二代、三代半导体材料或者它们的组合搭配；尺寸不限，包括但不限于：6英寸、8英寸、12英寸和16英寸中的至少一种。
参考图3，图3是根据本申请的电子组件的一个实施例3a的纵向截面结构示意图。图3所示的电子组件3a类似于图1所示的电子组件1a，不同之处在于：电子组件3a还包括：
散热模组4，设置于多个晶圆级芯片1的背面。以此，使电子组件3a具备更好的散热性能。本申请对于散热模组4的具体实现形式不予限制。
参考图4，图4是根据本申请的电子组件的一个实施例4a的纵向截面结构示意图。图4所示的电子组件4a类似于图1所示的电子组件1a，不同之处在于：
电子组件4a还包括：设置于重布线层3上方的配电及连接层(power distributionand connectivity)6，用于传输供电电流给重布线层3，和/或，与重布线层3进行信号传递。配电及连接层6可通过导电端子5电连接至重布线层3。导电端子5包括但不限于焊料球(ball)、凸块(bump)等。本申请对于配电及连接层6的具体实现形式不予限制。
参考图5，图5是根据本申请的电子组件的一个实施例5a的纵向截面结构示意图。图5所示的电子组件5a类似于图1所示的电子组件1a，不同之处在于：
电子组件5a中，模封材2进一步包覆多个晶圆级芯片1的主动面101，一部分模封材2位于多个晶圆级芯片1的主动面101与重布线层3之间。
继续参考图5，在一些可选的实施方式中，电子组件1a还包括：导电件7，电性连接于多个晶圆级芯片1与重布线层3之间。这里，导电件7穿过模封材2，两端分别电连接晶圆级芯片1的主动面101与重布线层3，侧面被模封材2包覆。
可选的，导电件7包括但不限于焊垫、金属块等。
参考图6A和6B，图6A是根据本申请的电子组件的一个实施例6a的纵向截面结构示意图，图6B是根据本申请的电子组件的一个实施例6a的载板的俯视结构示意图。
图6A和6B所示的电子组件6a类似于图1所示的电子组件1a，不同之处在于：电子组件6a除了包括彼此电性连接的多个晶圆级芯片1之外，还包括载板8。载板8上具有多个凹槽801，多个晶圆级芯片1分别设置于多个凹槽801内。可选的，凹槽801的厚度、直径与晶圆级芯片1的厚度、直径等同或接近。可选的，晶圆级芯片1的主动面101与载板8的上表面齐平。
电子组件6a中，重布线层3可以直接形成于载板8的上表面，晶圆级芯片1由载板8承载和固定，以此可以不需要模封材(Molding Compound)2，省略掉模封制程，减少成本(金钱、时间)，减少模封厚度，以及避免模封材2与晶圆级芯片1因材料热膨胀系数(CTE)不匹配(mismatch)造成的翘曲(Warpage)。
参考图7，图7是根据本申请的电子组件的一个实施例7a的纵向截面结构示意图。图7所示的电子组件7a类似于图1所示的电子组件1a，不同之处在于：
电子组件7a中，还包括线路结构9，线路结构9包括上表面以及与上表面相对的下表面，彼此电性连接的多个晶圆级芯片1可以分别布置在线路结构9的上表面和下表面，其中，布置于上表面的晶圆级芯片1的主动面101和布置于下表面的晶圆级芯片1的主动面101相对。
在一些可选的实现方式中，线路结构9可以为重布线层(RDL)，布置于其上表面的晶圆级芯片1和布置于其下表面的晶圆级芯片1可以通过该重布线层电性连接。
在另一些可选的实现方式中，线路结构9可以包括从起上表面延伸至下表面的电连接件，例如铜柱(Pillar)或者导通孔(Via)等，布置于其上表面的晶圆级芯片1和布置于其下表面的晶圆级芯片1也可以通过该电连接件电性连接。
参考图8A-8E，图8A-8E分别是本申请的电子组件的一个实施例的制造步骤的示意图。
参考图8A，将多个晶圆级芯片1置于载板(carrier)8上。可选的，晶圆级芯片1的背面102接触载板8，主动面101背离载板8。这里，载板8的材质包括但不限于塑料，金属如不锈钢，覆铜板(Copper Clad Laminate，CCL)等。
参考图8B，利用模封(Molding)制程，将多个晶圆级芯片1用模封材2包覆起来。且可选的，对多余的模封材2进行研磨，以露出晶圆级芯片1的主动面101。
参考图8C，例如通过平面印刷(Lithography)制程，在多个晶圆级芯片1的主动面101上制作重布线层3，利用重布线层3使多个晶圆级芯片1彼此电性连接串接整合成面板形超级复合芯片。
参考图8D，可选的，可以继续于重布线层3上方设置配电及连接层6。配电及连接层6可通过导电端子5电连接至重布线层3。导电端子5包括但不限于焊料球(ball)、凸块(bump)等。
接下来，移除载板8；或者，根据需要也可以不移除载板8。
参考图8E，可选的，为了提高散热性能，可以继续于多个晶圆级芯片1的背面102设置散热模组4。
如上所述，通过将多个晶圆级芯片1放置在载板8上，模封起来后磨平露出主动面101，在上面长重布线层3把各个晶圆级芯片1串接，让内含多个晶圆级芯片1的面板整片封装、重布线，整个面板内的所有晶圆级芯片1串连起来形成强大的面板形超级复合芯片。
参考图9A-9C，图9A-9C分别是本申请的电子组件的另一个实施例的制造步骤的示意图。
参考图9A，提供载板8，并在载板8上加工多个凹槽801。凹槽801例如为圆形的盲孔，用来容置晶圆级芯片1。可选的，凹槽801的厚度、直径与晶圆级芯片1的厚度、直径等同或接近。载板8的俯视图可参考图6B，其上可阵列排布多个凹槽801。
参考图9B，将多个晶圆级芯片1分别置于载板8上的多个凹槽801内。可选的，晶圆级芯片1置入凹槽801后，其主动面101与载板8的上表面齐平。
参考图9C，例如通过平面印刷(Lithography)制程，在多个晶圆级芯片1的主动面101上制作重布线层3，利用重布线层3使多个晶圆级芯片1彼此电性连接串接整合成面板形超级复合芯片。
可选的，接下来还可以包括设置配电及连接层6(见图8D)、设置散热模组4(见图8E)等制程，具体描述可参考前文对图8D和8E的描述，此处不再赘述。
由上可见，图9A-9C所示的制造步骤与图8A-8E所示的制造步骤的主要不同之处在于，晶圆级芯片1由载板8承载和固定，省略了模封制程，有助于减少成本(金钱、时间)，减少模封厚度，以及避免模封材2(见图8D)与晶圆级芯片1因材料热膨胀系数(CTE)不匹配(mismatch)造成的翘曲(Warpage)。
尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种电子组件，其特征在于，包括：彼此电性连接的多个晶圆级芯片。
2.根据权利要求1所述的电子组件，其特征在于，所述多个晶圆级芯片位于同一平面。
3.根据权利要求2所述的电子组件，其特征在于，所述多个晶圆级芯片呈阵列排布。
4.根据权利要求2所述的电子组件，其特征在于，还包括：
重布线层，设置于所述多个晶圆级芯片的主动面的上方；
所述多个晶圆级芯片通过所述重布线层彼此电性连接。
5.根据权利要求4所述的电子组件，其特征在于，还包括：
模封材，至少包覆所述多个晶圆级芯片的侧面。
6.根据权利要求4所述的电子组件，其特征在于，还包括：
导电件，电性连接于所述多个晶圆级芯片与所述重布线层之间。
7.根据权利要求4所述的电子组件，其特征在于，还包括：
散热模组，设置于所述多个晶圆级芯片的背面。
8.根据权利要求2所述的电子组件，其特征在于，
所述多个晶圆级芯片的直径包括6英寸、8英寸、12英寸和16英寸中的至少一种。
9.根据权利要求2所述的电子组件，其特征在于，
所述多个晶圆级芯片均为实现运算功能的芯片。
10.根据权利要求2所述的电子组件，其特征在于，
所述多个晶圆级芯片包括至少一个专用集成芯片和至少一个高带宽内存芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221762307.1U CN218215310U (zh) | 2022-07-06 | 2022-07-06 | 电子组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221762307.1U CN218215310U (zh) | 2022-07-06 | 2022-07-06 | 电子组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218215310U true CN218215310U (zh) | 2023-01-03 |
Family
ID=84649324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221762307.1U Active CN218215310U (zh) | 2022-07-06 | 2022-07-06 | 电子组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218215310U (zh) |
-
2022
- 2022-07-06 CN CN202221762307.1U patent/CN218215310U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11276645B2 (en) | Encapsulation of a substrate electrically connected to a plurality of pin arrays | |
| CN104037153B (zh) | 3d封装件及其形成方法 | |
| US9461029B2 (en) | Semiconductor packages and methods for fabricating the same | |
| US9490195B1 (en) | Wafer-level flipped die stacks with leadframes or metal foil interconnects | |
| US9806061B2 (en) | Bumpless wafer level fan-out package | |
| CN107768351A (zh) | 具有热机电芯片的半导体封装件及其形成方法 | |
| US20090032933A1 (en) | Redistributed chip packaging with thermal contact to device backside | |
| US11145637B2 (en) | Semiconductor package including a substrate having two silicon layers formed on each other | |
| CN102130025B (zh) | 晶片及其处理方法和制造半导体装置的方法 | |
| US10756077B2 (en) | Chip packaging method | |
| US11810900B2 (en) | Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages | |
| CN116190323B (zh) | 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法 | |
| JP2021158335A (ja) | 集積回路パッケージ支持体内の磁気構造 | |
| CN218215310U (zh) | 电子组件 | |
| KR20090084645A (ko) | 스택 패키지의 제조방법 | |
| US20220344175A1 (en) | Flip chip package unit and associated packaging method | |
| CN115763468A (zh) | 封装结构及其制造方法 | |
| WO2022246603A1 (zh) | 一种芯片封装结构、其制作方法及电子设备 | |
| CN112151457A (zh) | 封装结构及其制作方法和电子设备 | |
| CN219832635U (zh) | 半导体封装结构 | |
| US20220399322A1 (en) | Semiconductor package | |
| WO2024007406A1 (zh) | 一种半导体封装件 | |
| CN116092956B (zh) | 芯片封装方法及芯片封装结构 | |
| CN218827124U (zh) | 电子装置 | |
| CN220208970U (zh) | 电子元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |