CN116170937A - 一种带有损耗测试区的pcb板及其设计方法和使用方法 - Google Patents

一种带有损耗测试区的pcb板及其设计方法和使用方法 Download PDF

Info

Publication number
CN116170937A
CN116170937A CN202211736319.1A CN202211736319A CN116170937A CN 116170937 A CN116170937 A CN 116170937A CN 202211736319 A CN202211736319 A CN 202211736319A CN 116170937 A CN116170937 A CN 116170937A
Authority
CN
China
Prior art keywords
loss
test
line
differential
ended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211736319.1A
Other languages
English (en)
Inventor
秦玉倩
孙龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211736319.1A priority Critical patent/CN116170937A/zh
Publication of CN116170937A publication Critical patent/CN116170937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明提供一种带有损耗测试区的PCB板及其设计方法和使用方法，属于信号完整性测试技术领域，所述PCB板的板面有主布板区和损耗测试区，主布板区设置在PCB板板面的中部，损耗测试区设置在主布板区的外围边缘；PCB板的主布板区设置有成对的差分传输线；成对的两根差分传输线的线宽相同，线距固定；损耗测试区上设置有预设数量以及预设长度的单端测试线，单端测试线的线宽与差分传输线的线宽相同；每根单端测试线两端分别设置有一个过孔；不同单端测试线的长度差大于设定长度阈值。本发明减小了损耗测试区的尺寸，降低成本。

Description

一种带有损耗测试区的PCB板及其设计方法和使用方法
技术领域
本发明属于PCB信号完整性测试技术领域，具体涉及一种带有损耗测试区的PCB板及其设计方法和使用方法。
背景技术
随着数字信号速率提升，信号完整性设计越来越重要，只有对引起高速信号失真的各种因素进行优化设计，才能保证其准确传递信息。引起信号失真的因素主要包括信号网络之间产生的串扰问题，以及信号自身传输媒介引起的反射和损耗问题。因为传输路径存在等效串联和并联电阻，信号在此媒介中传输时必然会有一定的能量损耗，又因为高频分量损耗比低频分量大，通常会导致信号上升边退化现象，引起符号间干扰ISI和眼图塌陷等一系列信号完整性问题。
服务器产品中，高速信号频率高，例如PCIe信号最高频率高达16GHz，为避免造成信号严重畸变，在PCB板材传输中的能量损耗不可忽略，针对这一问题，通常会对板材进行优化升级，即使用耗散因子更低的板材，来有效降低损耗，确保信号准确传递信息到接收端。虽然耗散因子越低的板材对信号造成的损耗影响越低，但带来成本也越高，因此进行板材选择时，既要满足信号的损耗要求，又要避免板材过优造成资源浪费。而临界的设计对板材加工厂的工艺稳定性提出了更高的要求，为避免加工工艺问题带来损耗波动造成达不到损耗指标要求，需要对板厂加工的PCB损耗进行监控，从而出现了PCB板损耗测试区，也就是coupon。
利用PCB板损耗测试区coupon对PCB板材损耗进行监控，是指在coupon板上设计一段与PCB板同阻抗的走线，获取此段走线在不同频率下的损耗数据。
为提高抗干扰能力，高速信号普遍采用差分模式，即将幅值相等方向相反的两个信号，加在两条线宽相等线间距固定的传输线上，记为差分传输线，传输相同距离达到接收端后，对两个信号做差值得到差分信号电压，以此实现差分信号传输。为了得到高速信号在差分传输线中的损耗数据，通常需要在PCB板边缘设计损耗测试区coupon，coupon板上走线的尺寸均与PCB板走线相同，即线宽和线间距与PCB板走线相同，同时，走线两端需要添加差分过孔，为了准确得到走线的损耗，需要进行去嵌，因此coupon板上不止一组测试线，例如通常会使用三种长度的走线，分别测试三组走线损耗数据。
因为PCB板通常是从一块板材大料上裁剪出来的，为了增加大料的利用率，PCB之间需要合理拼板，裁剪PCB后剩余的板材，将会用于coupon板制作，上述现有的coupon设计中，需要三组差分信号线和三对差分过孔，占用空间大，将会增加拼板难度，甚至会影响板材利用率，造成成本上升。
现有为避免增加成本，对于coupon影响板材利用率的情况，采用将走线由3组改成2组，此时虽然可以保证板材利用率，但测试样本减少，结果的准确度将会减低，并不能得到广泛应用。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种带有损耗测试区的PCB板及其设计方法和使用方法，是非常有必要的。
发明内容
针对现有技术的上述PCB板高速信号采用差分信号，coupon板设计三组走线损耗线并且设计差分过孔，占用空间大，增加拼板难度，影响板材利用率，造成成本上升的缺陷，本发明提供一种带有损耗测试区的PCB板及其设计方法和使用方法，以解决上述技术问题。
第一方面，本发明提供一种带有损耗测试区的PCB板，包括PCB板，PCB板的板面有主布板区和损耗测试区，主布板区设置在PCB板板面的中部，损耗测试区设置在主布板区的外围边缘；
PCB板的主布板区设置有成对的差分传输线；
成对的两根差分传输线的线宽相同，线距固定；
损耗测试区上设置有预设数量以及预设长度的单端测试线，单端测试线的线宽与差分传输线的线宽相同；
每根单端测试线两端分别设置有一个过孔；
不同单端测试线的长度差大于设定长度阈值。
进一步地，损耗测试区上设置有三根单端测试线，且三根单端测试线长度分别为2inch、5i nch和10inch。三根单端测试线用于对损耗进行去嵌。
进一步地，损耗测试区的单端测试线连接有损耗测试仪；
损耗测试仪通过线缆连接有探头；
单端测试线的过孔与损耗测试仪的探头连接；
损耗测试仪读取该单端测试线在不同频率信号线的损耗值，从而计算差分传输线的损耗值。损耗测试仪获取每根单端测试线在不同频率下的损耗数据。
第二方面，本发明提供一种带有损耗测试区的PCB板设计方法，具体步骤如下：
S 1.验证PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；
S 2.将原有PCB板的损耗测试区的差分测试线更改为单端测试线，缩减原有PCB板的损耗测试区的尺寸。
进一步地，步骤S1具体步骤如下：
S 11.根据S参数理论，预设一段传输信号线以及到该传输信号线距离相等的上下参考平面，形成四端口传输线；
S 12.预设信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43,P1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S23；
S 13.从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21表示为:
SDD21＝0.5×(S21+S43-S41-S23)；
S 14.S41和S23大小根据传输线之间的远端串扰系数FEXT计算，而远端串扰系数FEXT计算公式为:
Figure BDA0004033414950000041
/>
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感；
S 15.预设的信号传输线为对称带状线，因该信号传输线周围的介质同质，且均匀，得出走线之间的相对耦合电容和相对耦合电感完全相同，即C_ml/C_L-L_ml/L_L＝0，判定远端串扰系数FEXT为0，即不存在远端串扰；
S16.由于S41和S23均为0，差分信号传输线的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)；
S 16.再根据原有原有损耗测试区coupon中，差分测试线都是对称的，对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
S 17.PCB层叠设置为对称带状线时，PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；。
进一步地，步骤S 2具体步骤如下：
S 21.查找原有PCB板的损耗测试区的每对差分测试线；
S 22.将每对差分测试线中删除一根差分测试线及其对应过孔，保留一根差分测试线及其单端过孔，作为单端测试线。
第三方面，本发明提供一种基于上述第一方面的带有损耗测试区的PCB板使用方法，包括如下步骤：
SS 1.将损耗测试仪依次连接每根单端测试线，并获取每根单端测试线在不同频率下的损耗值；
SS2.依据每根单端测试线在不同频率下的损耗值去嵌计算单位长度走线的损耗，进而计算差分传输线在不同频率下的损耗值。
进一步地，步骤SS 1具体步骤如下：
SS 11.将损耗测试仪通过对应线缆的探头连接2inch单端测试线，读取测试2inch单端测试线的设定频率损耗值为S1；
SS 12.将损耗测试仪通过对应线缆的探头连接5inch单端测试线，读取测试5inch单端测试线的设定频率损耗值为S 2；
SS 13.将损耗测试仪通过对应线缆的探头连接10i nch单端测试线，读取测试10inch单端测试线的设定频率损耗值为S 3。
进一步地，步骤SS 2具体步骤如下：
SS21.使用5inch单端测试线损耗值S 2与2inch单端测试线损耗值S1作差，计算出3i nch单端测试线损耗值；
SS22.使用10inch单端测试线损耗值S3与5i nch单端测试线损耗值S 2作差，计算出5inch单端测试线损耗值；
SS23.计算单位长度走线在设定频率下的损耗
Figure BDA0004033414950000061
SS24.使用单位长度走线在设定频率下的损耗S计算差分传输线的损耗值。
进一步地，步骤SS 24具体步骤如下：
SS241.获取待测的差分传输线的长度N i nch；
SS242.计算该差分传输线的损耗值
Figure BDA0004033414950000062
本发明的有益效果在于，
本发明提供的带有损耗测试区的PCB板及其设计方法和使用方法，在不影响测试准确度的前提下，将损耗测试区coupon板的差分走线测试线改成了单端走线测试线，也去掉了占用面积大的差分过孔，有效减小了损耗coupon板的尺寸，有利于降低成本。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明带有损耗测试区的PCB板结构示意图。
图2是本发明的验证PCB板的损耗测试区中差分信号损耗等于其的单端走线的损耗的原理示意图。
图3是本发明带有损耗测试区的PCB板设计方法流程示意图。
图4为本发明带有损耗测试区的PCB板使用方法流程示意图。
图中，1-PCB板；2-主布板区；3-损耗测试区；4-差分传输线；5-单端测试线。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1所示，本发明提供一种带有损耗测试区的PCB板，包括PCB板1，PCB板1的板面有主布板区2和损耗测试区3，主布板区2设置在PCB板1板面的中部，损耗测试区3设置在主布板区2的外围边缘；
PCB板1的主布板区2设置有成对的差分传输线4；
成对的两根差分传输线4的线宽相同，线距固定；
损耗测试区3上设置有预设数量以及预设长度的单端测试线5，单端测试线5的线宽与差分传输线4的线宽相同；
每根单端测试线5两端分别设置有一个过孔；
不同单端测试线5的长度差大于设定长度阈值。
本发明提供的带有损耗测试区的PCB板，在不影响测试准确度的前提下，将损耗测试区coupon板的差分走线测试线改成了单端走线测试线，也去掉了占用面积大的差分过孔，有效减小了损耗coupon板的尺寸，有利于降低成本。
实施例2：
如图1所示，本发明提供一种带有损耗测试区的PCB板，包括PCB板1，PCB板1的板面有主布板区2和损耗测试区3，主布板区2设置在PCB板1板面的中部，损耗测试区3设置在主布板区2的外围边缘；
PCB板1的主布板区2设置有成对的差分传输线4；
成对的两根差分传输线4的线宽相同，线距固定；
损耗测试区3上设置有预设数量以及预设长度的单端测试线5，单端测试线5的线宽与差分传输线4的线宽相同；
每根单端测试线5两端分别设置有一个过孔；
不同单端测试线5的长度差大于设定长度阈值；
损耗测试区3上设置有三根单端测试线5，且三根单端测试线长度分别为2inch、5inch和10i nch；
损耗测试区3的单端测试线5连接有损耗测试仪；
损耗测试仪通过线缆连接有探头；
单端测试线5的过孔与损耗测试仪的探头连接；
损耗测试仪读取该单端测试线5在不同频率信号线的损耗值，从而计算差分传输线4的损耗值。
上述实施例2中，损耗测试仪测试的损耗数据是走线、过孔、探头以及线缆的损耗之和，为了准确得到走线的损耗，需要对过孔、探头和线缆进行去嵌，因此损耗区coupon板上不止一根单端测试线，通常会使用2/5/10inch三种长度的走线；
使用损耗测试仪分别测试2/5/10inch走线的损耗数据S1，S2和S3，则S2-S 1为3inch走线的损耗，S3-S2为5inch走线的损耗，单位长度走线的损耗S可以表示为：
Figure BDA0004033414950000091
上述实施例2中，差分传输线4可位于同一PCB层，也可位于不同PCB层，以PCIe信号为例，业界统一的差分走线阻抗为85ohm，基于PCB板的叠层结构，可以借助阻抗计算软件计算出85ohm的PCB差分传输线的走线的线宽W和线间距P，除BGA等走线密集区域外，板上的PCI e差分信号走线都应遵循W和P的尺寸要求，而损耗测试区3的单端测试线6线宽也为W；
如图2所示的四端口的传输线为例，信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43，P 1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S23，则从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21可以表示为：
SDD21＝0.5×(S21+S43-S41-S23)
S41和S23大小取决于传输线之间的远端串扰系数FEXT，其计算公式为:
Figure BDA0004033414950000092
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感。对于如图2所示的对称带状线，该信号传输线周围的介质都是同质的，而且均匀分布，此时走线之间的相对耦合电容和相对耦合电感完全相同，即
Figure BDA0004033414950000093
因此远端串扰系数FEXT为0，因此不存在远端串扰；
此时，S41和S23均为0，差分信号的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)
又因原有损耗测试区coupon中，差分测试线都是对称的，对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
由上述推导过程可知，当把PCB叠层设计成如图2所示的对称带状线时，原始损耗测试区coupon差分信号损耗等于其单端走线的损耗，因此，为了减小损耗测试区coupon尺寸，我们将差分传输线改成单端走线，通过单端测试线的损耗来获取PCB板上差分传输线的损耗数据；
因为单端测试线的损耗可以代表差分传输线的损耗，因此将损耗测试区coupon板的三组差分测试线，更改为三根单端测试线，相应的六对差分过孔也更改为六个差分过孔，既不用删减测试线组数，还保留了原有测试精度，就实现了缩减损耗测试区coupon板尺寸，保证了PCB板材利用率，又没有降低测试精度。
实施例3：
如图3所示，本发明提供一种带有损耗测试区的PCB板设计方法，具体步骤如下：
S 1.验证PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；
S2.将原有PCB板的损耗测试区的差分测试线更改为单端测试线，缩减原有PCB板的损耗测试区的尺寸。
本发明提供的带有损耗测试区的PCB板设计方法，在不影响测试准确度的前提下，将损耗测试区coupon板的差分走线测试线改成了单端走线测试线，也去掉了占用面积大的差分过孔，有效减小了损耗coupon板的尺寸，有利于降低成本。
实施例4：
如图3所示，本发明提供一种带有损耗测试区的PCB板设计方法，具体步骤如下：
S 1.验证PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；
步骤S1具体步骤如下：
S 11.根据S参数理论，预设一段传输信号线以及到该传输信号线距离相等的上下参考平面，形成四端口传输线；
S 12.预设信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43,P1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S23；
S 13.从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21表示为:
SDD21＝0.5×(S21+S43-S41-S23)；
S 14.S41和S23大小根据传输线之间的远端串扰系数FEXT计算，而远端串扰系数FEXT计算公式为:
Figure BDA0004033414950000111
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感；
S 15.预设的信号传输线为对称带状线，因该信号传输线周围的介质同质，且均匀，得出走线之间的相对耦合电容和相对耦合电感完全相同，即C_ml/C_L-L_ml/L_L＝0，判定远端串扰系数FEXT为0，即不存在远端串扰；
S 16.由于S41和S23均为0，差分信号传输线的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)；
S 16.再根据原有原有损耗测试区coupon中，差分测试线都是对称的，对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
S 17.PCB层叠设置为对称带状线时，PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；
S2.将原有PCB板的损耗测试区的差分测试线更改为单端测试线，缩减原有PCB板的损耗测试区的尺寸；步骤S2具体步骤如下：
S21.查找原有PCB板的损耗测试区的每对差分测试线；
S22.将每对差分测试线中删除一根差分测试线及其对应过孔，保留一根差分测试线及其单端过孔，作为单端测试线。
上述实施例4中，损耗测试仪测试的损耗数据是走线、过孔、探头以及线缆的损耗之和，为了准确得到走线的损耗，需要对过孔、探头和线缆进行去嵌，因此损耗区coupon板上不止一根单端测试线，通常会使用2/5/10inch三种长度的走线；
使用损耗测试仪分别测试2/5/10inch走线的损耗数据S1，S2和S3，则S2-S1为3inch走线的损耗，S3-S2为5inch走线的损耗，单位长度走线的损耗S可以表示为：
Figure BDA0004033414950000121
上述实施例4中，差分传输线4可位于同一PCB层，也可位于不同PCB层，以PCIe信号为例，业界统一的差分走线阻抗为85ohm，基于PCB板的叠层结构，可以借助阻抗计算软件计算出85ohm的PCB差分传输线的走线的线宽W和线间距P，除BGA等走线密集区域外，板上的PCI e差分信号走线都应遵循W和P的尺寸要求，而损耗测试区3的单端测试线6线宽也为W；
如图2所示的四端口的信号传输线为例，信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43，P 1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S23，则从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21可以表示为：
SDD21＝0.5×(S21+S43-S41-S23)
S41和S23大小取决于传输线之间的远端串扰系数FEXT，其计算公式为:
Figure BDA0004033414950000131
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感。对于如图2所示的信号传输线为对称带状线，该信号传输线周围的介质都是同质的，而且均匀分布，此时走线之间的相对耦合电容和相对耦合电感完全相同，即
Figure BDA0004033414950000132
因此远端串扰系数FEXT为0，因此不存在远端串扰；
此时，S41和S23均为0，差分信号的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)
又因原有损耗测试区coupon中，差分测试线都是对称的，每对对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
由上述推导过程可知，当把PCB叠层设计成如图2所示的对称带状线时，原始差分传输线中的差分信号损耗等于其单端走线的损耗，因此，为了减小损耗测试区coupon尺寸，我们将差分传输线改成单端走线，通过单端测试线的损耗来获取PCB板上差分传输线的损耗数据；
因为单端测试线的损耗可以代表差分传输线的损耗，因此将损耗测试区coupon板的三组差分测试线，更改为三根单端测试线，相应的六对差分过孔也更改为六个差分过孔，既不用删减测试线组数，还保留了原有测试精度，就实现了缩减损耗测试区coupon板尺寸，保证了PCB板材利用率，又没有降低测试精度。
实施例5：
如图4所示，本发明提供一种基于实施例1或实施例2的带有损耗测试区的PCB板使用方法，包括如下步骤：
SS 1.将损耗测试仪依次连接每根单端测试线，并获取每根单端测试线在不同频率下的损耗值；
SS2.依据每根单端测试线在不同频率下的损耗值去嵌计算单位长度走线的损耗，进而计算差分传输线在不同频率下的损耗值。
本发明提供的带有损耗测试区的PCB板使用方法，在不影响测试准确度的前提下，将损耗测试区coupon板的差分走线测试线改成了单端走线测试线，也去掉了占用面积大的差分过孔，有效减小了损耗coupon板的尺寸，有利于降低成本。
实施例6：
如图4所示，本发明提供一种带有损耗测试区的PCB板使用方法，包括如下步骤：
SS 1.将损耗测试仪依次连接每根单端测试线，并获取每根单端测试线在不同频率下的损耗值；步骤SS 1具体步骤如下：
SS 11.将损耗测试仪通过对应线缆的探头连接2inch单端测试线，读取测试2inch单端测试线的设定频率损耗值为S1；
SS 12.将损耗测试仪通过对应线缆的探头连接5inch单端测试线，读取测试5inch单端测试线的设定频率损耗值为S 2；
SS 13.将损耗测试仪通过对应线缆的探头连接10i nch单端测试线，读取测试10inch单端测试线的设定频率损耗值为S 3；
SS2.依据每根单端测试线在不同频率下的损耗值去嵌计算单位长度走线的损耗，进而计算差分传输线在不同频率下的损耗值；步骤SS 2具体步骤如下：
SS21.使用5inch单端测试线损耗值S 2与2inch单端测试线损耗值S1作差，计算出3i nch单端测试线损耗值；
SS22.使用10inch单端测试线损耗值S3与5i nch单端测试线损耗值S 2作差，计算出5inch单端测试线损耗值；
SS23.计算单位长度走线在设定频率下的损耗
Figure BDA0004033414950000151
SS24.使用单位长度走线在设定频率下的损耗S计算差分传输线的损耗值。
上述实施例6中，差分传输线4可位于同一PCB层，也可位于不同PCB层，以PC I e信号为例，业界统一的差分走线阻抗为85ohm，基于PCB板的叠层结构，可以借助阻抗计算软件计算出85ohm的PCB差分传输线的走线的线宽W和线间距P，除BGA等走线密集区域外，板上的PCI e差分信号走线都应遵循W和P的尺寸要求，而损耗测试区3的单端测试线6线宽也为W；
如图2所示的四端口的信号传输线为例，信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43，P 1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S23，则从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21可以表示为：
SDD21＝0.5×(S21+S43-S41-S23)
S41和S23大小取决于传输线之间的远端串扰系数FEXT，其计算公式为:
Figure BDA0004033414950000161
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感。对于如图2所示的信号传输线为对称带状线，该信号传输线周围的介质都是同质的，而且均匀分布，此时走线之间的相对耦合电容和相对耦合电感完全相同，即
Figure BDA0004033414950000162
因此远端串扰系数FEXT为0，因此不存在远端串扰；
此时，S41和S23均为0，差分信号的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)
又因原有损耗测试区coupon中，差分测试线都是对称的，每对对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
由上述推导过程可知，当把PCB叠层设计成如图2所示的对称带状线时，原始差分传输线中的差分信号损耗等于其单端走线的损耗，因此，为了减小损耗测试区coupon尺寸，我们将差分传输线改成单端走线，通过单端测试线的损耗来获取PCB板上差分传输线的损耗数据；
因为单端测试线的损耗可以代表差分传输线的损耗，因此将损耗测试区coupon板的三组差分测试线，更改为三根单端测试线，相应的六对差分过孔也更改为六个差分过孔，既不用删减测试线组数，还保留了原有测试精度，就实现了缩减损耗测试区coupon板尺寸，保证了PCB板材利用率，又没有降低测试精度。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种带有损耗测试区的PCB板，其特征在于，包括PCB板，PCB板的板面有主布板区和损耗测试区，主布板区设置在PCB板板面的中部，损耗测试区设置在主布板区的外围边缘；
PCB板的主布板区设置有成对的差分传输线；
成对的两根差分传输线的线宽相同，线距固定；
损耗测试区上设置有预设数量以及预设长度的单端测试线，单端测试线的线宽与差分传输线的线宽相同；
每根单端测试线两端分别设置有一个过孔；
不同单端测试线的长度差大于设定长度阈值。
2.如权利要求1所述的带有损耗测试区的PCB板，其特征在于，损耗测试区上设置有三根单端测试线，且三根单端测试线长度分别为2inch、5inch和10inch。
3.如权利要求1所述的带有损耗测试区的PCB板，其特征在于，损耗测试区的单端测试线连接有损耗测试仪；
损耗测试仪通过线缆连接有探头；
单端测试线的过孔与损耗测试仪的探头连接；
损耗测试仪读取该单端测试线在不同频率信号线的损耗值，从而计算差分传输线的损耗值。
4.一种带有损耗测试区的PCB板设计方法，其特征在于，具体步骤如下：
S 1.验证PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗；
S 2.将原有PCB板的损耗测试区的差分测试线更改为单端测试线，缩减原有PCB板的损耗测试区的尺寸。
5.如权利要求4所述的带有损耗测试区的PCB板设计方法，其特征在于，步骤S1具体步骤如下：
S 11.根据S参数理论，预设一段传输信号线以及到该传输信号线距离相等的上下参考平面，形成四端口传输线；
S 12.预设信号从P1端口到P2端口传输产生的损耗定义为S21，从P3端口到P4端口传输产生的损耗定义为S43,P 1端口输入信号在P4端口产生的远端串扰为S41，P3端口输入信号在P2端口产生的远端串扰为S 23；
S 13.从P1、P3端口输入的差分信号到P2、P4端口后产生的差分损耗SDD21表示为:
SDD21＝0.5×(S21+S43-S41-S23)；
S 14.S41和S23大小根据传输线之间的远端串扰系数FEXT计算，而远端串扰系数FEXT计算公式为:
Figure FDA0004033414940000021
其中Len代表差分走线长度，RT为信号上升时间，v表征信号传输速度，Cml和Lml为传输线间单位长度互容和互感，CL和LL为信号路径上的单位长度电容和电感；
S 15.预设的信号传输线为对称带状线，因该信号传输线周围的介质同质，且均匀，得出走线之间的相对耦合电容和相对耦合电感完全相同，即C_ml/C_L-L_ml/L_L＝0，判定远端串扰系数FEXT为0，即不存在远端串扰；
S 16.由于S41和S23均为0，差分信号传输线的差分计算公式可以简化为：
SDD21＝0.5×(S21+S43)；
S 16.再根据原有原有损耗测试区coupon中，差分测试线都是对称的，对称的差分测试线都有S21＝S43，因此SDD21＝S21＝S43；
S 17.PCB层叠设置为对称带状线时，PCB板的损耗测试区中差分信号损耗等于该差分信号的单端走线的损耗。
6.如权利要求4所述的带有损耗测试区的PCB板设计方法，其特征在于，步骤S2具体步骤如下：
S21.查找原有PCB板的损耗测试区的每对差分测试线；
S22.将每对差分测试线中删除一根差分测试线及其对应过孔，保留一根差分测试线及其单端过孔，作为单端测试线。
7.一种基于上述权利要求1-3任一项的带有损耗测试区的PCB板使用方法，其特征在于，包括如下步骤：
SS 1.将损耗测试仪依次连接每根单端测试线，并获取每根单端测试线在不同频率下的损耗值；
SS2.依据每根单端测试线在不同频率下的损耗值去嵌计算单位长度走线的损耗，进而计算差分传输线在不同频率下的损耗值。
8.如权利要求7所述的带有损耗测试区的PCB板使用方法，其特征在于，步骤SS 1具体步骤如下：
SS 11.将损耗测试仪通过对应线缆的探头连接2inch单端测试线，读取测试2inch单端测试线的设定频率损耗值为S1；
SS 12.将损耗测试仪通过对应线缆的探头连接5inch单端测试线，读取测试5inch单端测试线的设定频率损耗值为S2；
SS 13.将损耗测试仪通过对应线缆的探头连接10inch单端测试线，读取测试10inch单端测试线的设定频率损耗值为S 3。
9.如权利要求8所述的带有损耗测试区的PCB板使用方法，其特征在于，步骤SS 2具体步骤如下：
SS21.使用5inch单端测试线损耗值S 2与2inch单端测试线损耗值S1作差，计算出3inch单端测试线损耗值；
SS22.使用10inch单端测试线损耗值S3与5inch单端测试线损耗值S 2作差，计算出5inch单端测试线损耗值；
SS23.计算单位长度走线在设定频率下的损耗
Figure FDA0004033414940000041
SS24.使用单位长度走线在设定频率下的损耗S计算差分传输线的损耗值。
10.如权利要求9所述的带有损耗测试区的PCB板使用方法，其特征在于，步骤SS 24具体步骤如下：
SS241.获取待测的差分传输线的长度N inch；
SS242.计算该差分传输线的损耗值
Figure FDA0004033414940000042
/>
CN202211736319.1A 2022-12-31 2022-12-31 一种带有损耗测试区的pcb板及其设计方法和使用方法 Pending CN116170937A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211736319.1A CN116170937A (zh) 2022-12-31 2022-12-31 一种带有损耗测试区的pcb板及其设计方法和使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211736319.1A CN116170937A (zh) 2022-12-31 2022-12-31 一种带有损耗测试区的pcb板及其设计方法和使用方法

Publications (1)

Publication Number Publication Date
CN116170937A true CN116170937A (zh) 2023-05-26

Family

ID=86419371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211736319.1A Pending CN116170937A (zh) 2022-12-31 2022-12-31 一种带有损耗测试区的pcb板及其设计方法和使用方法

Country Status (1)

Country Link
CN (1) CN116170937A (zh)

Similar Documents

Publication Publication Date Title
CN100438727C (zh) 印刷电路板传输线的布线结构
KR100728303B1 (ko) 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
US20080227311A1 (en) Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
JP2006245291A (ja) 伝送線路及び配線形成方法
CN102083277B (zh) 印刷电路板及其布线方法
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
CN108169574B (zh) 测试过孔损耗的方法和系统
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
US7002428B2 (en) Dielectric loss compensation methods and apparatus
CN109684706B (zh) 一种改善pcb板上信号线间串扰测量的设计方法和系统
CN106872790B (zh) 一种检测过孔损耗的方法及系统
CN116170937A (zh) 一种带有损耗测试区的pcb板及其设计方法和使用方法
US20040103383A1 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
CN112730986A (zh) 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统
CN113125855B (zh) 一种印制板差分信号线阻抗测量方法
CN108445299A (zh) 一种插入损耗测试条
Broomall et al. Extending the useful range of copper interconnects for high data rate signal transmission
TWI665455B (zh) 用於傳輸並供測試高速訊號的電路板
Wu et al. High Speed Muti-board Signal Integrity Simulation and Implementation
US5811727A (en) In-line coupler
Shimada et al. Electrical properties of a multilayer thin film substrate for multichip packages
Bucur Fiber Weave Effect-a performance-limiting factor
TWI501711B (zh) 印刷電路板及其佈線方法
CN108495449B (zh) Pcb拼板
JP6848116B1 (ja) 検査方法および検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination