CN112730986A - 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 - Google Patents
一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 Download PDFInfo
- Publication number
- CN112730986A CN112730986A CN202011254691.XA CN202011254691A CN112730986A CN 112730986 A CN112730986 A CN 112730986A CN 202011254691 A CN202011254691 A CN 202011254691A CN 112730986 A CN112730986 A CN 112730986A
- Authority
- CN
- China
- Prior art keywords
- differential
- impedance
- via hole
- differential via
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000010168 coupling process Methods 0.000 title claims abstract description 20
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 20
- 230000008878 coupling Effects 0.000 title claims abstract description 19
- 238000004364 calculation method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000012795 verification Methods 0.000 claims 2
- 238000012512 characterization method Methods 0.000 claims 1
- 230000001808 coupling effect Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000002648 laminated material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101100406366 Caenorhabditis elegans pad-2 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种PCB差分过孔耦合双杆阻抗特性校核方法及系统,包括:获取差分过孔的半径、相邻过孔的中心距和反焊盘的直径;根据第一预设公式计算差分过孔处于奇模状态下的差分阻抗;根据第二预设公式计算差分过孔处于偶模状态下的共模阻抗;将计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格;其中,r为差分过孔的半径,s为相邻过孔的中心距,d为反焊盘的直径,Er为PCB的材料介电常数,Zdiff为差分阻抗,Zcomm为共模阻抗。本发明将差分过孔结构近似构建为耦合双杆模型结构,充分考虑了相邻过孔之间的电容电感耦合效应对差分信号的影响,因此能够精确计算差分过孔的阻抗特性,提高对差分过孔的阻抗特性校核结果的精确性和可靠性。
Description
技术领域
本发明涉及PCB技术领域,特别涉及一种PCB差分过孔耦合双杆阻抗特性校核方法。本发明还涉及一种PCB差分过孔耦合双杆阻抗特性校核系统。
背景技术
随着电子工业的发展,越来越多的电子设备已得到广泛使用。
在PCB技术领域,PCB的发展已日趋成熟。随着信号传输速率的不断提高,服务器PCB板的走线密度也越来越高,对信号损耗的要求也越来越高。如何降低信号损耗成为现在设计中非常关键的问题,其中,高速信号的走线中打孔是非常重要的影响因素。电子技术和集成电路技术的发展使得电路系统越来越趋于高速化、集成化与精密化,因此电路系统在信号完整性方面的要求也越来越高。由于差分信号相较于单端信号具有抗干扰能力强、能有效抑制电磁干扰、时序定位精确等信号完整性方面的优势,因此差分信号越来越多地应用于当今的电路系统设计之中。
目前,在服务器PCB板中的高速信号线一般都采用差分走线的方式进行走线。差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相同,相位相反,信号接收端比较两根线缆上的电压差值来判断发送端发送的逻辑状态。一般而言,在PCB板上,差分走线必须是等长、等宽、紧密靠近的两根线缆。
然而,随着信号速率以及电路系统密度的大幅提升,PCB板级设计的走线密度也随之提高,与此同时走线不可避免地出现换层的现象,而用于走线换层的过孔的信号完整性问题也不容忽视,尤其是结构更为复杂、速率更高的差分过孔的信号完整性问题更为突出。因为PCB板走线密度高,差分走线常常需要进行打通孔换层走线。
在现有技术中,一般在PCB板焊接上反焊盘,该反焊盘一般呈长圆孔或矩形状,同时在反焊盘上对称开设两个相邻的过孔(via孔),作为差分走线的换层孔。分析研究过孔的特性首先需要对过孔建立相应的模型,目前已经进行了许多关于过孔建模的研究,但仅聚焦于单过孔结构,而对于相邻过孔之间具有很强电容和电感耦合效应的差分双过孔结构,则无法适用单过孔模型。在工程设计中,针对结构更为复杂、速率更高的差分过孔的阻抗特性设计和校核工作目前更多地依靠工程师的经验,而这种经验并不能够充分考虑相邻过孔之间的耦合效应从而无法准确描述差分过孔的特性,无法构成一种准确、普适的校核方法,导致差分过孔的设计和校核结果不精确、可靠性不佳。
因此,如何精确计算差分过孔的阻抗特性,提高对差分过孔的阻抗特性校核结果的精确性和可靠性,是本领域技术人员面临的技术问题。
发明内容
本发明的目的是提供一种PCB差分过孔耦合双杆阻抗特性校核方法,能够精确计算差分过孔的阻抗特性,提高对差分过孔的阻抗特性校核结果的精确性和可靠性。本发明的另一目的是提供一种PCB差分过孔耦合双杆阻抗特性校核系统。
为解决上述技术问题,本发明提供一种PCB差分过孔耦合双杆阻抗特性校核方法,包括:
获取差分过孔的半径、相邻过孔的中心距和反焊盘的直径;
根据公式:
计算差分过孔处于奇模状态下的差分阻抗;
根据公式:
计算差分过孔处于偶模状态下的共模阻抗;
将计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格;
其中,r为差分过孔的半径,s为相邻过孔的中心距,d为反焊盘的直径,Er为PCB的材料介电常数,Zdiff为差分阻抗,Zcomm为共模阻抗。
优选地,获取差分过孔的半径,具体包括:
通过内径尺测量任一过孔的内直径,并取其半值作为差分过孔的半径。
优选地,获取差分过孔的半径,具体包括:
分别通过内径尺测量相邻两个过孔的内直径,并取其平均值的半值作为差分过孔的半径。
优选地,获取反焊盘的直径,具体包括:
测量反焊盘的宽度,并将其作为反焊盘的直径。
优选地,获取相邻过孔的中心距,具体包括:
分别测量反焊盘的长度和宽度,并计算两者之差,且取其绝对值作为相邻过孔的中心距。
优选地,将计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格,具体包括:
将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并判断两者的差值是否均处于许用范围内,若是,则合格;若否,则根据差值调整差分过孔的半径、相邻过孔的中心距和/或反焊盘的直径,并重新进行校核。
本发明还提供一种PCB差分过孔耦合双杆阻抗特性校核系统,包括:
获取模块,用于获取差分过孔的半径、相邻过孔的中心距和反焊盘的直径;
计算模块,用于根据公式:
计算差分过孔处于奇模状态下的差分阻抗;
以及用于根据公式:
计算差分过孔处于偶模状态下的共模阻抗;
校核模块,用于将所述计算模块的计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格;
其中,r为差分过孔的半径,s为相邻过孔的中心距,d为反焊盘的直径,Er为PCB的材料介电常数,Zdiff为差分阻抗,Zcomm为共模阻抗。
优选地,所述校核模块包括:
对比模块,用于将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并判断两者的差值是否均处于许用范围内;
调整模块,用于在所述对比模块的判断结果为否时根据差值调整差分过孔的半径、相邻过孔的中心距和/或反焊盘的直径,并重新进行校核。
本发明所提供的PCB差分过孔耦合双杆阻抗特性校核方法,主要包括三个步骤,其中,在第一步中,首先获取计算所需参数,主要包括差分过孔的半径、相邻过孔的中心距和反焊盘的直径。在第二步中,考虑到差分过孔开设在反焊盘中,并被PCB层叠材料结构所包围和互相间隔,因此可将差分过孔视为被特定介电常数的连续导体屏蔽的两个中心导体,差分过孔结构可高度近似为耦合双杆模型结构。而对于耦合双杆模型,当差分过孔传输差分信号时处于奇模状态,可将各个参数代入第一预设公式中计算差分阻抗;当差分过孔传输共模信号时处于偶模状态,可将各个参数代入第二预设公式中计算共模阻抗。在第三步中,即可将计算出的差分阻抗结果与共模阻抗结果与预设的目标值(或设计值)进行对比,从而判断当前差分过孔的阻抗特性是否合格,完成差分过孔的校核操作。相比于现有技术,本发明所提供的PCB差分过孔耦合双杆阻抗特性校核方法,将差分过孔结构近似构建为耦合双杆模型结构,充分考虑了相邻过孔之间的电容电感耦合效应对差分信号的阻抗特性产生的影响,因此能够精确计算差分过孔的阻抗特性,提高对差分过孔的阻抗特性校核结果的精确性和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明所提供的一种具体实施方式的方法流程图。
图2为差分过孔的一种物理实体模型;
图3为图2的俯视结构模型简化图;
图4为本发明所提供的一种具体实施方式的模块结构图。
其中,图1—图4中:
PCB层叠材料结构—1,反焊盘—2,差分过孔—3,差分信号线—4;获取模块—5,计算模块—6,校核模块—7。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明所提供的一种具体实施方式的方法流程图。
在本发明所提供的一种具体实施方式中,PCB差分过孔耦合双杆阻抗特性校核方法,主要包括三个步骤,分别为:
S1、获取差分过孔的半径、相邻过孔的中心距和反焊盘的直径;
S2、根据第一预设公式:
计算差分过孔处于奇模状态下的差分阻抗;
根据第二预设公式:
计算差分过孔处于偶模状态下的共模阻抗;
其中,r为差分过孔的半径,s为相邻过孔的中心距,d为反焊盘的直径,Er为PCB的材料介电常数,Zdiff为差分阻抗,Zcomm为共模阻抗;
S3、将计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格。
其中,在第一步中,首先获取计算所需参数,主要包括差分过孔3的半径、相邻过孔的中心距和反焊盘2的直径。
在第二步中,考虑到差分过孔3开设在反焊盘2中,并被PCB层叠材料结构1所包围和互相间隔,因此可将差分过孔3视为被特定介电常数的连续导体屏蔽的两个中心导体,差分过孔结构可高度近似为耦合双杆模型结构。而对于耦合双杆模型,当差分信号线4传输差分信号时处于奇模状态,每个单杆的特性阻抗即为单杆的奇模阻抗,而差分阻抗是每个单杆模型奇模阻抗的串联,即两倍奇模阻抗,可将各个参数代入第一预设公式中计算差分阻抗;当差分信号线4传输共模信号时处于偶模状态,每个单杆的特性阻抗即为单杆的偶模阻抗,而共模阻抗是每个单杆模型偶模阻抗的并联,即偶模阻抗的半值,可将各个参数代入第二预设公式中计算共模阻抗。
在第三步中,即可将计算出的差分阻抗结果与共模阻抗结果与预设的目标值(或设计值)进行对比,从而判断当前差分过孔3的阻抗特性是否合格,完成差分过孔3的校核操作。
相比于现有技术,本实施例所提供的PCB差分过孔耦合双杆阻抗特性校核方法,将差分过孔结构近似构建为耦合双杆模型结构,充分考虑了相邻过孔之间的电容电感耦合效应对差分信号的阻抗特性产生的影响,因此能够精确计算差分过孔的阻抗特性,提高对差分过孔的阻抗特性校核结果的精确性和可靠性。
如图2、图3所示,图2为差分过孔3的一种物理实体模型,图3为图2的俯视结构模型简化图。
在获取差分过孔3的半径(图示r)时,具体的,可通过内径尺等测量工具测量任一过孔的内直径,并将测得的内直径的半值作为差分过孔3的半径。一般的,差分过孔3的两个相邻过孔的大小相等,因此只需测量任一过孔即可。
当然,若考虑到制造公差,为提高计算结果的精确性,也可以通过内径尺分别测量相邻两个过孔的内直径,然后将两个测得的内直径进行取平均值后,再将平均值的半值作为差分过孔3的半径。
在获取反焊盘2的直径(d)时,由于反焊盘2的形状一般为长圆形(或等效于矩形),主要由两圈环绕差分过孔3的圆环以及中间的拉长段组成,因此只需测量反焊盘2的宽度(图示h),即可实现对反焊盘2的直径测量。
在获取相邻过孔的中心距(图示s)时,考虑到直接测量中心距时不方便操作,且测量数据不精确,同时注意到反焊盘2的长度(图示w)即为反焊盘的2直径(或宽度,图示h)与相邻过孔的中心距之和,因此,可分别测量反焊盘2的长度和宽度,然后计算两者之差,其绝对值即为相邻过孔的中心距,即s=|w-h|。
此外,在校核差分过孔3的阻抗特性时,具体可将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并分别计算出差分阻抗差值和共模阻抗差值,据此判断该差分阻抗差值和共模阻抗差值是否均处于许用范围内,如果是,则说明差分过孔3的阻抗特性符合使用要求,质量合格;如果否,则说明差分过孔3的阻抗特性不符合质量要求,此时可根据差分阻抗差值和共模阻抗差值对差分过孔3的半径、相邻过孔的中心距和反焊盘2的直径进行择一或多项共同调整,在调整之后再次进行校核,直至差分过孔3的阻抗特性符合质量要求为止。
当然,在PCB的设计阶段,也可以利用本实施例所提供的差分阻抗与共模阻抗的计算方法对差分过孔3进行设计和开孔参数确定、反焊盘2选用等。
如图4所示,图4为本发明所提供的一种具体实施方式的模块结构图。
本实施例还提供一种PCB差分过孔耦合双杆阻抗特性校核系统,主要包括获取模块5、计算模块6和校核模块7。
其中,获取模块5主要用于获取差分过孔3的半径、相邻过孔的中心距和反焊盘2的直径。
计算模块6主要用于根据公式:
计算差分过孔3处于奇模状态下的差分阻抗;
以及用于根据公式:
计算差分过孔3处于偶模状态下的共模阻抗;其中,r为差分过孔的半径,s为相邻过孔的中心距,d为反焊盘的直径,Er为PCB的材料介电常数,Zdiff为差分阻抗,Zcomm为共模阻抗;
校核模块7主要用于将计算模块6的计算结果与目标值进行对比,以判断差分过孔3的阻抗特性是否合格。
进一步的,校核模块7具体包括对比模块和调整模块。其中,对比模块主要用于将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并判断两者的差值是否均处于许用范围内,而调整模块主要用于在对比模块的判断结果为否时根据差值调整差分过孔3的半径、相邻过孔的中心距和/或反焊盘2的直径,并重新进行校核。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
2.根据权利要求1所述的PCB差分过孔耦合双杆阻抗特性校核方法,其特征在于,获取差分过孔的半径,具体包括:
通过内径尺测量任一过孔的内直径,并取其半值作为差分过孔的半径。
3.根据权利要求1所述的PCB差分过孔耦合双杆阻抗特性校核方法,其特征在于,获取差分过孔的半径,具体包括:
分别通过内径尺测量相邻两个过孔的内直径,并取其平均值的半值作为差分过孔的半径。
4.根据权利要求3所述的PCB差分过孔耦合双杆阻抗特性校核方法,其特征在于,获取反焊盘的直径,具体包括:
测量反焊盘的宽度,并将其作为反焊盘的直径。
5.根据权利要求4所述的PCB差分过孔耦合双杆阻抗特性校核方法,其特征在于,获取相邻过孔的中心距,具体包括:
分别测量反焊盘的长度和宽度,并计算两者之差,且取其绝对值作为相邻过孔的中心距。
6.根据权利要求1-5任一项所述的PCB差分过孔耦合双杆阻抗特性校核方法,其特征在于,将计算结果与目标值进行对比,判断差分过孔的阻抗特性是否合格,具体包括:
将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并判断两者的差值是否均处于许用范围内,若是,则合格;若否,则根据差值调整差分过孔的半径、相邻过孔的中心距和/或反焊盘的直径,并重新进行校核。
8.根据权利要求7所述的PCB差分过孔耦合双杆阻抗特性校核系统,其特征在于,所述校核模块包括:
对比模块,用于将计算出的差分阻抗与共模阻抗跟目标差分阻抗与目标共模阻抗进行分别对比,并判断两者的差值是否均处于许用范围内;
调整模块,用于在所述对比模块的判断结果为否时根据差值调整差分过孔的半径、相邻过孔的中心距和/或反焊盘的直径,并重新进行校核。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011254691.XA CN112730986A (zh) | 2020-11-11 | 2020-11-11 | 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011254691.XA CN112730986A (zh) | 2020-11-11 | 2020-11-11 | 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112730986A true CN112730986A (zh) | 2021-04-30 |
Family
ID=75597453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011254691.XA Pending CN112730986A (zh) | 2020-11-11 | 2020-11-11 | 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112730986A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113486492A (zh) * | 2021-05-26 | 2021-10-08 | 深圳市信维通信股份有限公司 | 一种阻抗预测方法及终端 |
CN114501850A (zh) * | 2022-01-14 | 2022-05-13 | 苏州浪潮智能科技有限公司 | 过孔设计方法、过孔、pcb板、pcb设计及生产方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业(深圳)有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
TW200706075A (en) * | 2005-07-29 | 2007-02-01 | Hon Hai Prec Ind Co Ltd | Method for matching impedance between difference vias and transmission lines |
CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
-
2020
- 2020-11-11 CN CN202011254691.XA patent/CN112730986A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业(深圳)有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
TW200706075A (en) * | 2005-07-29 | 2007-02-01 | Hon Hai Prec Ind Co Ltd | Method for matching impedance between difference vias and transmission lines |
CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
Non-Patent Citations (2)
Title |
---|
严冬: "高速PCB中差分过孔分析与优化", 《电子测量与仪器学报》 * |
陈杨杨: "基于LVDS的高速串行互连结构信号完整性研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113486492A (zh) * | 2021-05-26 | 2021-10-08 | 深圳市信维通信股份有限公司 | 一种阻抗预测方法及终端 |
CN113486492B (zh) * | 2021-05-26 | 2024-03-19 | 深圳市信维通信股份有限公司 | 一种阻抗预测方法及终端 |
CN114501850A (zh) * | 2022-01-14 | 2022-05-13 | 苏州浪潮智能科技有限公司 | 过孔设计方法、过孔、pcb板、pcb设计及生产方法 |
CN114501850B (zh) * | 2022-01-14 | 2023-08-08 | 苏州浪潮智能科技有限公司 | 过孔设计方法、过孔、pcb板、pcb设计及生产方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492146B2 (en) | Impedance controlled via structure | |
CN112730986A (zh) | 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统 | |
CN100438727C (zh) | 印刷电路板传输线的布线结构 | |
US9035197B2 (en) | Circuit boards with vias exhibiting reduced via capacitance | |
US8918991B2 (en) | Process for providing electrical connections with reduced via capacitance on circuit boards | |
TW201340797A (zh) | 差分訊號走線佈線系統及方法 | |
CN108169574B (zh) | 测试过孔损耗的方法和系统 | |
CN106872790B (zh) | 一种检测过孔损耗的方法及系统 | |
US9379424B2 (en) | Compensation for length differences in vias associated with differential signaling | |
CN103792435B (zh) | 用于测量散射参数的耦合组件、数据测定装置及方法 | |
CN109684139B (zh) | PCIe 4.0插槽的测试治具 | |
CN106950488A (zh) | 一种电路板及检测方法 | |
CN109001617A (zh) | Ate测试板及基于ate测试板的电子元器件设置方法 | |
CN105527559B (zh) | 测试线路板、其制作方法、测试方法以及测试系统 | |
CN111970835A (zh) | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 | |
Zhao et al. | Impacts of anisotropic permittivity on PCB trace and via modeling | |
CN203858304U (zh) | 一种行波管夹持杆型衰减器匹配性能检测装置 | |
JP4956057B2 (ja) | 差動インピーダンス整合プリント配線板 | |
CN105228378A (zh) | 一种电路板及其阻抗量测方法 | |
Vasa et al. | Demystifying Via Impedance Optimization for High Speed Channels | |
CN114390777B (zh) | 多层印刷电路板之地过孔的设计方法及多层印刷电路板 | |
US11204242B2 (en) | Measurement system | |
CN109656770B (zh) | 一种vpx总线的无源串行通道测试电路板 | |
TWI310668B (en) | Method for matching impedance between difference vias and transmission lines | |
US20120229162A1 (en) | Non-Contact Testing Devices for Printed Circuit Boards Transporting High-Speed Signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |
|
RJ01 | Rejection of invention patent application after publication |