CN116169856A

CN116169856A - 供电设备

Info

Publication number: CN116169856A
Application number: CN202310184966.4A
Authority: CN
Inventors: 王强; 王侠; 李润德; 张树春
Original assignee: Xinzhou Technology Beijing Co ltd
Current assignee: Xinzhou Technology Beijing Co ltd
Priority date: 2023-02-24
Filing date: 2023-02-24
Publication date: 2023-05-26

Abstract

本公开的实施例涉及一种供电设备，包括输出电压检测电路,被配置成检测供电设备的输出电压，并生成表示输出电压的第一电压信号；电压选择电路，其耦合至输出电压检测电路，并被配置成在第一电压信号小于预设的电压信号时，基于该第一电压信号来生成与第一电压信号成正比的第一电流信号，并在第一电压信号变为大于预设的电压信号时，基于该预设的电压信号来生成第一电流信号；振荡器，其耦合至电压选择电路，并被配置成基于第一电流信号生成时钟信号，该时钟信号的频率与第一电流信号成正比。由此，使得供电设备在启动的过程中，时钟信号的频率是线性递增的，进而可保证该供电设备输出电压的稳定性。

Description

供电设备

技术领域

本公开的实施例涉及电子电路，并且更具体地涉及一种供电设备。

背景技术

诸如峰值电流非同步降压型供电设备转换器(此后简称为非同步BUCK电源转换器)之类的供电设备是利用现代的电力电子技术，控制开关管开通和关断的时间比率来得到所需的输出电压的一种电源，其输出电压用作相应的终端设备的供电电压。这样的供电设备具有转换效率高、体积小、功耗低、成本低等特点，因此目前已被越来越广泛地应用于各种各样的终端设备，包括通讯、电子、雷达、导航和生物医学等领域的各种电子设备。这样的供电设备需要使用时钟信号生成电路来控制其开关频率或工作频率，进而起到控制如上所述的时间比率的作用，因此时钟信号生成电路是影响这样的供电设备的逻辑控制和整体性能的核心模块之一。

在当前的非同步BUCK电源转换器中，在其启动过程中，由于输出电压比较低，可能会出现电感电流无法控制，进而导致烧毁芯片的情况，尤其在高频的情况下更容易发生这样的情况。目前，通常通过在非同步BUCK电源转换器的启动过程中，利用数字变频来降低所生成的时钟信号的工作频率，以便降低输出电感电流的峰值的方式来保护芯片以免于被烧毁。但是，这种变频的方式频率会在各个频率的切换点有一个突变导致电感电流也有个突变，进而容易造成输出电压的不稳定。

发明内容

针对上述问题，本公开提供了一种供电设备，使得供电设备在启动的过程中，时钟信号的频率是线性递增的，进而可保证该供电设备输出电压的稳定性。

根据本公开的第一方面，提供了一种供电设备，包括时钟信号生成电路，所述时钟信号生成电路包括：输出电压检测电路,被配置成检测供电设备的输出电压，并生成表示所述输出电压的第一电压信号(V_f)；电压选择电路，所述电压选择电路耦合至所述输出电压检测电路，并被配置成在所述第一电压信号小于预定的电压信号时，选择所述第一电压信号并基于所述第一电压信号来生成与所述第一电压信号成正比的第一电流信号(IRT)，而在所述第一电压信号变为大于所述预设的电压信号时，选择所述预定的电压信号并基于所述预定的电压信号来生成所述第一电流信号；以及振荡器，所述振荡器耦合至所述电压选择电路，并被配置成基于所述第一电流信号生成时钟信号，所述时钟信号的频率与所述第一电流信号成正比。

在一些实施例中，所述输出电压检测电路包括：电压电流转换电路，被配置成基于所述输出电压生成第二电流信号(I0)，所述第二电流信号与所述输出电压成正比；电流镜电路，所述电流镜电路耦合至所述电压电流转换电路，并被配置成基于所述第二电流信号生成第三电流信号(I1)，所述第三电流信号与所述第二电流信号成正比；第一电压生成电路，所述第一电压生成电路耦合至所述电流镜电路，并被配置成基于所述第三电流信号和预定的第四电流信号(I2)来生成所述第一电压信号。

在一些实施例中，所述第四电流信号是根据所述时钟信号所需的最小频率来选择的。

在一些实施例中，所述预定的电压信号是根据所述时钟信号需达到的目标工作频率来设置的，所述目标工作频率取决于所述输出电压所需达到的目标电压大小。

在一些实施例中，所述第四电流信号由第一电流源实现。

在一些实施例中，所述供电设备被实现为峰值电流非同步降压型开关电源转换器。

在一些实施例中，所述第一电压生成电路被配置成基于所述第三电流信号和预定的第四电流信号来生成所述第一电压信号包括：所述第一电压生成电路被配置成基于所述第三电流信号和预定的第四电流信号的和来生成所述第一电压信号。

在一些实施例中，所述电压选择电路包括第一PMOS器件(M3)、第二PMOS器件(M4)、第三PMOS器件(M5)、第一NMOS器件(M6)、第二NMOS器件(M9)、第三NMOS器件(M10)、电阻(RT)和第二电流源(Ib)，其中第一PMOS器件的栅端与所述输出电压检测电路连接以接收所述第一电压信号，第二PMOS器件的栅端接收所述预定的电压信号，第一PMOS器件的源端以及第二PMOS器件的源端均与所述第二电流源的第一端连接，第一PMOS器件的漏端与第二PMOS器件的漏端连接并连接到第二NMOS器件的漏端，所述第二电流源的第二端用于接收电源信号，第三PMOS器件的源端也与所述第二电流源的第一端连接，并且第三PMOS器件的栅端与第一NMOS器件的源端连接并连接到所述电阻的第一端连接，所述第三PMOS器件的漏端与所述第一NMOS器件的栅端连接并连接到所述第三NMOS器件的漏端，第一NMOS器件的漏端与所述振荡器连接以将所述第一电流信号发送给所述振荡器，并且所述电阻的第二端接地，所述第二NMOS器件和第三NMOS器件连接成电流镜电路。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素。

图1示出了根据现有技术的用于供电设备的时钟信号生成电路100的示意图。

图2示出了图1所示的时钟信号生成电路100的关键信号的时序图。

图3示出了根据本公开的实施例的用于供电设备的时钟信号生成电路300的示意图。

图4示出了图3所示的时钟信号生成电路300中的输出电压检测电路310的示意图。

图5示出了图3所示的时钟信号生成电路300的关键信号的时序图。

图6示出了根据本公开的实施例的时钟信号生成电路300在为峰值电流非同步降压型开关电源转换器的供电设备600中的应用的示意图。

图7示出了图6所示的供电设备600的关键信号的时序图。

图8A示出了当图3中的第一电压信号Vf小于该预定的电压信号Vr1时，电压选择电路320的等效电路。

图8B示出了当图3中的第一电压信号大于预定的电压信号Vr1时，电压选择电路320的等效电路。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。

如上所述，在当前的非同步BUCK电源转换器中，在启动过程中，由于输出电压比较低，可能会出现电感电流无法控制，进而导致烧毁芯片的情况，在高频的情况下尤其如此。目前，通常通过在非同步BUCK电源转换器的启动过程中，利用数字变频来降低所生成的时钟信号的工作频率，以便降低输出电感电流的峰值的方式来保护芯片以免于被烧毁。但是，这种变频的方式频率会在各个频率的切换点有一个突变导致电感电流也有个突变，进而容易造成输出电压的不稳定。

为了至少部分地解决上述问题以及其他潜在问题中的一个或者多个，本公开的示例实施例提出了一种供电设备，包括时钟信号生成电路，所述时钟信号生成电路包括：输出电压检测电路,被配置成检测供电设备的输出电压，并生成表示所述输出电压的第一电压信号(V_f)；电压选择电路，所述电压选择电路耦合至所述输出电压检测电路，并被配置成在所述第一电压信号小于预定的电压信号时，选择所述第一电压信号并基于所述第一电压信号来生成与所述第一电压信号成正比的第一电流信号(IRT)，而在所述第一电压信号变为大于所述预设的电压信号时，选择所述预定的电压信号并基于所述预定的电压信号来生成所述第一电流信号；以及振荡器，所述振荡器耦合至所述电压选择电路，并被配置成基于所述第一电流信号生成时钟信号，所述时钟信号的频率与所述第一电流信号成正比。以此方式，使得供电设备在启动的过程中，时钟信号的频率是线性递增的，进而可保证该供电设备输出电压的稳定性。

图1示出了根据现有技术的用于供电设备的时钟信号生成电路100的示例性示意图，并且图2示出了图1所示的时钟信号生成电路100的关键信号的时序图。如图1和图2所示，在该现有技术中，时钟信号生成电路100是基于数字分频器(也称为数字变频器)来实现的，其可在供电设备启动的过程中，基于所检测到的供电设备的输出信号对时钟信号CLK进行分频，从而起到降低所生成的时钟信号的工作频率，以便降低输出电感电流的峰值的方式来保护芯片以免于被烧毁的作用。

在如图1和2所示的示例中，时钟信号生成电路100包括电压比较器110-1到110-3、分频器120和振荡器130。电压比较器110-1到110-3用于将通过反馈电阻RF1和RF2对供电设备的输出电压VOUT进行检测所得到的反馈电压VBF与参考电压Vref1、Vref2和Vref3进行比较(其中Vref3>Vref2>Vref1)，并在反馈电压VFB小于参考电压Vref1时,使得电压比较器110-1到110-3的输出信号均为低电平，由此分频器120用于对振荡器130的期望输出时钟信号CLK1进行8分频从而使得该分频器的输出时钟信号CLK2以及振荡器130的输出时钟CLK的频率均为该期望输出时钟信号的频率的1/8；在反馈电压VFB大于参考电压Vref1并小于参考电压Vref2时,使得电压比较器110-1的输出信号为高电平，电压比较器110-2和110-3的输出信号均为低电平，由此分频器120用于对振荡器130的期望输出时钟信号CLK1进行4分频从而使得该分频器的输出时钟信号CLK2以及振荡器130的输出时钟CLK的频率均为期望输出时钟信号的频率的1/4；在反馈电压VFB电压大于参考电压Vref2并小于参考电压Vref3时,电压比较器110-1和110-2的输出信号均为高电平，而电压比较器110-3的输出信号为低电平，由此分频器120用于对振荡器130的期望输出时钟信号CLK1进行2分频从而使得该分频器的输出时钟信号CLK2以及振荡器130的输出时钟CLK的频率均为期望输出时钟信号的频率的1/2；并且，在反馈电压VFB大于参考Vref3时,使得电压比较器110-1到110-3的输出信号均为高电平，由此使得该分频器的输出时钟信号CLK2以及振荡器130的输出时钟CLK的频率均为期望输出时钟信号的频率。

由此可知，在图1和图2所示的示例中，在相应供电设备的启动过程中，随着供电设备的输出电压的递增，反馈电压VFB也相应地递增。在反馈电压从小于参考电压Vref1变为大于参考电压Vref的切换点，从小于参考电压Vref2变为大于参考电压Vref2的切换点，以及从小于参考电压Vref3变为大于参考电压Vref3的切换点，所生成的输出时钟信号CLK均具有频率上的突变，这些突变可导致相应供电设备的电感电流也具有相应的突变，进而造成该供电设备的输出电压的不稳定。

图3示出了根据本公开的实施例的用于供电设备的时钟信号生成电路300的示意图。如图3所示，在本公开中，时钟信号生成电路300包括输出电压检测电路310、电压选择电路320以及振荡器330。

输出电压检测电路310被配置成检测供电设备的输出电压VOUT，并生成表示该输出电压VOUT的第一电压信号Vf。

如图3和图4所示，输出电压检测电路310可包括电压电流转换电路3101、电流镜电路3102和第一电压生成电路3103。

电压电流转换电路3101被配置成基于相应的供电设备的输出电压VOUT生成第二电流信号I0，该第二电流信号I0与输出电压VOUT成正比。根据图3和图4所示的示例，供电设备的输出电压VOUT经反馈电阻RF1和RF1的分压，使得反馈电压VFB＝VOUT*RF1/(RF1+RF2)。此外，由于运算放大器OP虚短的特性，该运算放大器OP的反相输入端的电压等于其正相输入端的电压，即等于反馈电压信号VFB，因此流经电阻R1的第二电流信号I0＝VFB/R1。因此，在本公开中，该第二电流信号I0与输出电压VOUT是成正比的。

电流镜电路3102耦合至电压电流转换电路3101，并被配置成基于第二电流信号I0生成第三电流信号I1，该第三电流信号I1与第二电流信号I0成正比。根据图3和图4所示的示例，电流镜电路3102由MOS器件M1和M2组成，作为该电流镜电路的输入管的MOS器件M1的宽长比与作为该电流镜电路的输出管的MOS器件M2的宽长比之间的比值为m(m为大于或等于1的整数)，因此第三电流信号I1＝VFB/(m*R1)。因此，该第三电流信号I1与输出电压VOUT也是成正比的。

第一电压生成电路3103耦合至电流镜电路3102，并被配置成基于第三电流信号I1和预定的第三电流信号I2来生成第一电压信号Vf。

根据图3和图4所示的示例，第一电压生成电路3103被配置成基于第三电流信号I1和预定的第四电流信号I2的和来生成第一电压信号Vf。具体地，由于流经电阻R2的第五电流信号I3是第三电流信号I1和第四电流信号I2之和，因此在图3所示的电路图中，Vf可用以下公式(1)表示：

Vf＝I3*R2＝(I1+I2)*R2＝(VFB/(m*R1)+I2)*R2＝VFB*R2/(m*R1)+I2*R2(1)

根据以上公式(1)，显然第一电压信号Vf与反馈电压VFB是正正比的，因此与输出电压VOUT也是成正比的。

在本公开中，第四电流信号I2可以由第一电流源来实现。

在本公开中，电压选择电路320耦合至输出电压检测电路310，并被配置成在第一电压信号Vf小于预定的电压信号Vr1时，选择第一电压信号Vf并基于第一电压信号Vf来生成与第一电压信号成正比的第一电流信号IRT，而在第一电压信号Vf变为大于预设的电压信号Vr1时，选择该预定的电压信号Vr1并基于该预定的电压信号Vr1来生成第一电流信号IRT。

在图3所示的示例中，电压选择电路320包括第一PMOS器件M3、第二PMOS器件M4、第三PMOS器件M5、第一NMOS器件M6、第二NMOS器件M9、第三NMOS器件M10、电阻RT和第二电流源Ib。第一PMOS器件M3的栅端与输出电压检测电路310连接以接收第一电压信号Vf，第二PMOS器件的栅端接收预定的电压信号Vr1，第一PMOS器件M3的源端以及第二PMOS器件M4的源端均与第二电流源Ib的第一端连接，第一PMOS器件M3的漏端与第二PMOS器件M4的漏端连接并连接到第二NMOS器件M4的漏端，第二电流源Ib的第二端用于接收电源信号。此外，第三PMOS器件M5的源端也与第二电流源Ib的第一端连接，并且第三PMOS器件M5的栅端与第一NMOS器件M6的源端连接并连接到电阻RT的第一端连接，第三PMOS器件M5的漏端与第一NMOS器件M6的栅端连接并连接到第三NMOS器件M5的漏端，第一NMOS器件M6的漏端与振荡器330连接以将第一电流信号IRT发送给振荡器330，并且电阻RT的第二端接地。第二NMOS器件M9和第三NMOS器件M10连接成电流镜电路。

在本公开中，振荡器330耦合至电压选择电路320，并被配置成基于第一电流信号IRT生成时钟信号，该时钟信号的频率与第一电流信号IRT成正比。

根据图3所示，在第一方面，当第一电压信号Vf小于该预定的电压信号Vr1时(例如，在相应的供电设备的启动过程中)，电压选择电路320中的第一PMOS器件M3的栅极电压低于第二PMOS器件M4的栅极电压，由于M3和M4的公共端的电压由栅极电压低的电压决定，因此第一PMOS器件M3、第二NMOS器件M9、第三NMOS器件M10、第三PMOS器件M5、第一NMOS器件M6和电阻RT形成环路，该环路等效于如图8A所示的运算放大电路，因此使得电阻RT上的电压VRT等于Vf，由此可确定第一电流信号IRT＝VRT/RT＝Vf/RT,由于振荡器330中的NMOS器件M7与M8形成电流镜电路，并该电流镜电路的输入管的NMOS器件M7的宽长比与作为该电流镜电路的输出管的NMOS器件M8的宽长比之间的比值为1，因此第五电流信号Ic＝Vf/RT。根据图3可知，振荡器330的振荡周期T为第五电流信号Ic将电容C充电到参考电压VREF所需的时间，因此该振荡周期为T＝C*VREF/Ic，进而可确定振荡器330所生成的时钟信号CLK的频率f满足以下公式(2)：

f＝1/T＝ Ic/(VREF*C)＝Vf/(RT*VREF*C) (2)

基于公式(1)和(2)，可进一步确定时钟信号CLK的频率f与反馈电压之间的关系可用以下公式(3)表示：

f＝(VFB *R2/(m*R1)+I2*R2)/(RT*VREF*C) (3)

根据公式(2)和(3)并结合图5可知，当反馈电压VFB＝0时(即当输出电压VOUT＝0并且Vf＝I2R2时)，时钟信号CLK的频率为最小频率f0＝I2*R2/(RT*VREF*C)。由此可知，可以通过设置第四电流信号I2的大小来设该最小频率f0。因此，在本公开中，第四电流信号I2可根据时钟信号所需实现的最小频率来进行选择。

另外，结合图5以及以上公式可知，在Vf<Vr1时(例如，在相应的供电设备的启动过程中)，时钟信号CLK的频率f随着反馈电压VFB的变化而线性变化，即随着第一电压信号Vf的变化而线性变化，因此其也是随着输出电压VOUT的变化而线性变化的。

因此，在本公开中，通过以上技术方案，可确保供电设备在启动的过程中，时钟信号的频率是线性递增的，进而可保证该供电设备输出电压的稳定性。

另一方面，当第一电压信号Vf大于该预定的电压信号Vr1时，即VFB>(Vr1-I1*R2)*R1*m/R2时，电压选择电路320中的第二PMOS器件M4的栅极电压低于第一PMOS器件M3的栅极电压，由于M3和M4的公共端的电压由栅极电压低的电压决定，因此第二PMOS器件M4、第二NMOS器件M9、第三NMOS器件M10、第三PMOS器件M5、第一NMOS器件M6和电阻RT形成环路，该环路等效于如图8B所示的运算放大电路，因此使得电阻RT上的第二电压信号VRT等于Vr1，由此可确定第一电流信号IRT＝VRT/RT＝Vr1/RT,因此Ic＝IRT＝Vr1/RT，此时振荡器330所生成的时钟信号CLK的频率满足以下公式(4):

f＝Vr1/(RT*VREF*C) (4)

根据公式(4)可知，在本公开中，通过设置预定的电压信号Vr1的大小，可将振荡器330所生成的时钟信号CLK的频率稳定在所需的工作频率上，进而可将输出电压稳定在所需的大小上。因此，在本公开中，预定的电压信号Vr1可根据时钟信号CLK需要达到的目标工作频率来进行设置，该目标工作频率取决于输出电压所需达到的目标电压的大小(例如，需要使用该供电设备来进行供电的电子设备所需的供电电压的大小)。也就是说，本公开可实现对振荡器230的正常的工作频率的设置。

在本公开中，通过以上技术方案，可通过检测输出电压并产生一个和输出电压成正比的电流来控制振荡器230的充电电流，可使得振荡器230的时钟信号CLK的频率与输出电压正比，这样就可以实现随着输出电压的升高，输出电感电流线性增加，进而使得输出电压也线性增加的效果，因此可以起到防止电感电流的突变和输出电压的不稳定的效果。

在本公开中，以上提到的时钟信号生成电路尤其适用于以下供电设备，即峰值电流非同步降压型开关电源转换器(也称为非同步BUCK电源转换器)。图6示出了根据本公开的实施例的时钟信号生成电路300在为峰值电流非同步降压型开关电源转换器的供电设备600中的应用的示意图，并且图7示出了图6所示的供电设备600的关键信号的时序图。

如图6所示，在该非同步BUCK电源转换器中，使用了外部的续流二极管D来替代常规供电设备中常用的内置下功率管，因此这样的非同步BUCK电源转换器的设计相对而言更简单，而且芯片成本和发热比全集成的方案都会明显降低，被广泛应用于消费和工业类产品。但是，由于这样的非同步BUCK电源转换器没有内部集成的下功率管，因此相当于也没有了下管检测，使得在其启动过程中，由于输出电压比较低，可能会出现电感电流无法控制，进而导致烧毁芯片的情况。在本公开中，通过在非同步BUCK电源转换器中使用例如以上结合图3所述的时钟信号生成电路300，而非现有技术中常用的基于数字分频器的时钟信号生成电路(例如，图1所示的时钟信号生成电路100)可以很好地解决这一问题，并且还可使得该供电设备在启动的过程中，时钟信号CLK的频率是线性递增的，进而可保证该供电设备输出电压的稳定性。

根据图6和图7，在该非同步BUCK电源转换器中，反馈电压VFB与基准电压(在图6所示的示例中为0.8V)通过误差放大器EA输出比较电压信号COMP。上功率管Q1的采样电流I_感测通过感测电阻R_感测转换成感测电压V_感测，该感测电压V_感测与比较电压信号COMP进行比较，当感测电压V_感测大于比较电压信号COMP时，PWM输出的脉冲调制输出信号PWMO变为高电平，上功率管Q1的关断时刻取决于PWMO变为高电平的时刻，由此使得开关电压SW变为低电平，这时外置二极管D续流，使得流经电感L的电感电流IL变小。逻辑控制电路的另外一个输入为由振荡器(例如，振荡器330)生成的时钟信号CLK，该时钟信号CLK的下降沿决定了上功率管Q1的开启时刻。当时钟信号CLK的下降沿到来时，上功率管Q1开启，使得开关电压SW变为高电平，此时外置二极管D停止续流，电感电流IL变大，如此循环工作直到达到稳态。在上功率管Q1开启的时候，电感L两端的电压为VIN-VOUT，因此在上功率管Q1开启的时间DT内，电感电流IL的变化为(VIN-VOUT)/L*DT。在本公开中，由于时钟信号生成电路可以实现在相应的供电设备的启动过程中，使得时钟信号CLK的频率是线性递增的，从而使得上功率管Q1开启的时间DT(即开关电压为高电平的持续时间)也是线性递增的，因此电感电流IL也是线性递增的，因此该供电设备的输出电压也是线性递增的，从而是平稳地变化的，而不会产生突变。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims

1.一种供电设备，包括时钟信号生成电路，所述时钟信号生成电路包括：

输出电压检测电路,被配置成检测供电设备的输出电压，并生成表示所述输出电压的第一电压信号(Vf)；

电压选择电路，所述电压选择电路耦合至所述输出电压检测电路，并被配置成在所述第一电压信号小于预定的电压信号(Vr1)时，选择所述第一电压信号并基于所述第一电压信号来生成与所述第一电压信号成正比的第一电流信号(IRT)，而在所述第一电压信号变为大于所述预设的电压信号时，选择所述预定的电压信号并基于所述预定的电压信号来生成所述第一电流信号；以及

振荡器，所述振荡器耦合至所述电压选择电路，并被配置成基于所述第一电流信号生成时钟信号(CLK)，所述时钟信号的频率与所述第一电流信号成正比。

2.根据权利要求1所述的供电设备，其中所述输出电压检测电路包括：

电压电流转换电路，被配置成基于所述输出电压生成第二电流信号(I0)，所述第二电流信号与所述输出电压成正比；

电流镜电路，所述电流镜电路耦合至所述电压电流转换电路，并被配置成基于所述第二电流信号生成第三电流信号(I1)，所述第三电流信号与所述第二电流信号成正比；

第一电压生成电路，所述第一电压生成电路耦合至所述电流镜电路，并被配置成基于所述第三电流信号和预定的第四电流信号(I2)来生成所述第一电压信号。

3.根据权利要求2所述的供电设备，其中所述第四电流信号是根据所述时钟信号所需的最小频率来选择的。

4.根据权利要求1所述的供电设备，其中所述预定的电压信号是根据所述时钟信号需达到的目标工作频率来设置的，所述目标工作频率取决于所述输出电压所需达到的目标电压大小。

5.根据权利要求2或3所述的供电设备，其中所述第四电流信号由第一电流源实现。

6.根据权利要求1所述的供电设备，其中所述供电设备被实现为峰值电流非同步降压型开关电源转换器。

7.根据权利要求2所述的供电设备，其中所述第一电压生成电路被配置成基于所述第三电流信号和预定的第四电流信号来生成所述第一电压信号包括：

所述第一电压生成电路被配置成基于所述第三电流信号和预定的第四电流信号的和来生成所述第一电压信号。

8.根据权利要求1所述的供电设备，其中所述电压选择电路包括第一PMOS器件(M3)、第二PMOS器件(M4)、第三PMOS器件(M5)、第一NMOS器件(M6)、第二NMOS器件(M9)、第三NMOS器件(M10)、电阻(RT)和第二电流源(Ib)，

其中第一PMOS器件的栅端与所述输出电压检测电路连接以接收所述第一电压信号，第二PMOS器件的栅端接收所述预定的电压信号，第一PMOS器件的源端以及第二PMOS器件的源端均与所述第二电流源的第一端连接，第一PMOS器件的漏端与第二PMOS器件的漏端连接并连接到第二NMOS器件的漏端，所述第二电流源的第二端用于接收电源信号，

第三PMOS器件的源端也与所述第二电流源的第一端连接，并且第三PMOS器件的栅端与第一NMOS器件的源端连接并连接到所述电阻的第一端连接，所述第三PMOS器件的漏端与所述第一NMOS器件的栅端连接并连接到所述第三NMOS器件的漏端，第一NMOS器件的漏端与所述振荡器连接以将所述第一电流信号发送给所述振荡器，并且所述电阻的第二端接地，

所述第二NMOS器件和第三NMOS器件连接成电流镜电路。