CN116169146A - 发光显示装置 - Google Patents

发光显示装置 Download PDF

Info

Publication number
CN116169146A
CN116169146A CN202211433141.3A CN202211433141A CN116169146A CN 116169146 A CN116169146 A CN 116169146A CN 202211433141 A CN202211433141 A CN 202211433141A CN 116169146 A CN116169146 A CN 116169146A
Authority
CN
China
Prior art keywords
transistor
electrode
electrically connected
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211433141.3A
Other languages
English (en)
Inventor
柳炳昌
金玄俊
金慧玟
朴明勋
李东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116169146A publication Critical patent/CN116169146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种发光显示装置包括：发光二极管，包括第一电极以及驱动电压施加到的第二电极；驱动晶体管；第二晶体管，接收数据电压并且连接到D节点；存储电容器，连接到所述驱动晶体管和N节点；保持电容器，连接到所述D节点和所述N节点；第三晶体管，连接到所述D节点和所述驱动晶体管；第四晶体管，接收参考电压并且连接到所述驱动晶体管；第五晶体管，连接到所述驱动晶体管和所述N节点；第六晶体管，接收驱动低电压并且连接到所述驱动晶体管；第七晶体管，接收初始化电压并且连接到所述驱动晶体管；以及第八晶体管，连接到所述驱动晶体管和所述发光二极管的所述第一电极。

Description

发光显示装置
相关申请的交叉引用
本申请要求于2021年11月25日在韩国知识产权局提交的第10-2021-0164664号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种包括其中发光元件相对于驱动晶体管设置在驱动电压线侧处的像素的发光显示装置。
背景技术
显示装置是用于显示图像的装置，并且包括液晶显示器(LCD)和有机发光二极管(OLED)显示器等。显示装置用于诸如移动电话、导航装置、数码相机、电子书、便携式游戏机和各种终端的各种电子装置中。
诸如有机发光显示装置的显示装置可以具有通过使用柔性基底能够弯折或折叠的结构。
用于有机发光装置中的像素的结构正在被各种开发。
应当理解的是，本背景技术部分旨在部分地提供用于理解技术的有用的背景。然而，本背景技术部分还可以包括不作为在本文中公开的主题的相对应的有效申请日之前由相关领域的技术人员已知或理解的一部分的思想、构思或认知。
发明内容
实施例旨在提供一种包括其中发光元件相对于驱动晶体管设置在驱动电压线侧处的像素(反转像素)的发光显示装置。
实施例提供一种发光显示装置，所述发光显示装置可以包括：发光二极管，包括：第一电极；以及第二电极，驱动电压施加到所述第二电极；驱动晶体管，包括：栅极电极；第一电极；以及第二电极；第二晶体管，包括：栅极电极；第一电极，电连接到数据线，数据电压施加到所述数据线；以及第二电极，电连接到D节点；存储电容器，包括：第一电极，电连接到所述驱动晶体管的所述第一电极；以及第二电极，电连接到N节点；保持电容器，包括：第一电极，电连接到所述D节点；以及第二电极，电连接到所述N节点；第三晶体管，包括：栅极电极；第一电极，电连接到所述D节点；以及第二电极，电连接到所述驱动晶体管的所述栅极电极；第四晶体管，包括：栅极电极；第一电极，电连接到所述驱动晶体管的所述栅极电极；以及第二电极，接收参考电压；第五晶体管，包括：栅极电极；第一电极，电连接到所述驱动晶体管的所述栅极电极；以及第二电极，电连接到所述N节点；第六晶体管，包括：栅极电极；第一电极，电连接到所述驱动晶体管的所述第一电极；以及第二电极，接收驱动低电压；第七晶体管，包括：栅极电极；第一电极，电连接到所述驱动晶体管的所述第二电极；以及第二电极，接收初始化电压；以及第八晶体管，包括：栅极电极；第一电极，电连接到所述驱动晶体管的所述第二电极；以及第二电极，电连接到所述发光二极管的所述第一电极。
所述驱动电压可以具有高电平的电压值(或高电平的值)。所述初始化电压和所述驱动电压可以具有基本上相同的值，或者所述初始化电压可以具有与所述驱动电压的所述值对应的高电平的值。所述驱动低电压可以具有低电平的值。所述参考电压可以具有高电平的值。
所述存储电容器可以存储所述驱动晶体管的所述第一电极的电压。所述保持电容器可以存储从所述第二晶体管输出的所述数据电压。
所述第二晶体管的所述栅极电极可以电连接到第一扫描线。所述第四晶体管的所述栅极电极和所述第五晶体管的所述栅极电极可以电连接到第二扫描线。所述第三晶体管的所述栅极电极和所述第六晶体管的所述栅极电极可以电连接到第一发光控制线。所述第七晶体管的所述栅极电极可以电连接到第三扫描线。所述第八晶体管的所述栅极电极可以电连接到第二发光控制线。
在初始化时段中，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管可以导通。
在写入时段中，所述第二晶体管、所述第四晶体管和所述第五晶体管可以导通。
在补偿时段中，所述第四晶体管、所述第五晶体管和所述第七晶体管可以导通。
所述发光显示装置可以进一步包括：第九晶体管，包括：栅极电极；第一电极，电连接到所述发光二极管的所述第一电极；以及第二电极，所述初始化电压施加到所述第二电极。所述第九晶体管的所述栅极电极可以电连接到所述第三扫描线，并且在所述补偿时段中，所述第九晶体管可以导通。
在发光时段中，所述第三晶体管、所述第六晶体管和所述第八晶体管可以导通。
实施例提供一种发光显示装置，所述发光显示装置可以包括：金属层，设置在基底上；缓冲层，设置在所述金属层上；半导体层，设置在所述缓冲层上；第一栅极绝缘膜，设置在所述半导体层上；第一栅极导电层，设置在所述第一栅极绝缘膜上；第二栅极绝缘膜，设置在所述第一栅极导电层上；第二栅极导电层，设置在所述第二栅极绝缘膜上；第一层间绝缘膜，设置在所述第二栅极导电层上；第一数据导电层，设置在所述第一层间绝缘膜上；第一有机膜，设置在所述第一数据导电层上；第二数据导电层，设置在所述第一有机膜上；以及第二有机膜，设置在所述第二数据导电层上。在平面图中，保持电容器的设置在所述金属层中的第一电极、设置在所述第一栅极导电层中的第一节点电极和存储电容器的设置在所述第二栅极导电层中的第一存储电极彼此重叠。所述保持电容器可以在所述保持电容器的所述第一电极与所述第一节点电极在所述平面图中重叠的部分处。所述存储电容器可以在所述第一节点电极与所述存储电容器的所述第一存储电极在所述平面图中重叠的部分处。
所述半导体层可以包括：驱动晶体管的半导体；第二晶体管的半导体；第三晶体管的半导体；第四晶体管的半导体；第五晶体管的半导体；第六晶体管的半导体；第七晶体管的半导体；以及第八晶体管的半导体。所述第一栅极导电层可以包括：所述驱动晶体管的栅极电极；所述第二晶体管的栅极电极；所述第三晶体管的栅极电极；所述第四晶体管的栅极电极；所述第五晶体管的栅极电极；所述第六晶体管的栅极电极；所述第七晶体管的栅极电极；以及所述第八晶体管的栅极电极。所述第二数据导电层可以包括：数据线；以及驱动低电压线。
所述第一数据导电层可以包括第一连接构件，所述第一连接构件可以电连接到所述存储电容器的所述第一存储电极，电连接到所述驱动晶体管的所述半导体，并且电连接到所述第六晶体管的所述半导体。
所述第一连接构件可以设置在所述金属层上，并且可以电连接到在所述平面图中与所述驱动晶体管的所述半导体的至少一部分重叠的第一金属图案。
所述第一数据导电层可以包括第二连接构件，所述第二连接构件电连接到第一节点连接构件并且电连接到设置在所述第一栅极导电层中的所述第一节点电极。所述第二连接构件可以通过设置在所述存储电容器的所述第一存储电极中的开口电连接到所述第一节点电极。
所述第一节点连接构件可以通过设置在所述第一数据导电层中的第五连接构件电连接到所述第五晶体管的所述半导体。
所述第一数据导电层可以包括第四连接构件，所述第四连接构件可以电连接到所述驱动晶体管的所述栅极电极，电连接到所述第三晶体管的所述半导体，电连接到所述第四晶体管的所述半导体，并且电连接到所述第五晶体管的所述半导体。
所述保持电容器的所述第一电极可以包括：突出连接部分，所述突出连接部分可以电连接到所述第二晶体管的所述半导体，并且通过设置在所述第一数据导电层中的第三连接构件电连接到所述第三晶体管的所述半导体。
所述金属层可以包括：第一扫描线；第二扫描线；第一发光控制线；第三扫描线；第二发光控制线；参考电压线；初始化电压线；以及第一驱动低电压线。
所述第一数据导电层可以包括：第(1-1)扫描线；第(2-1)扫描线；第(3-1)扫描线；第(2-1)发光控制线；第二参考电压线；第二初始化电压线；以及第二驱动低电压线。所述第二晶体管的所述栅极电极可以电连接到所述第一扫描线和所述第(1-1)扫描线。所述第三晶体管的所述栅极电极和所述第六晶体管的所述栅极电极可以电连接到所述第一发光控制线。所述第四晶体管的所述栅极电极和所述第五晶体管的所述栅极电极可以电连接到所述第二扫描线和所述第(2-1)扫描线。所述第七晶体管的所述栅极电极可以电连接到所述第三扫描线和所述第(3-1)扫描线。所述第八晶体管的所述栅极电极可以电连接到所述第二发光控制线和所述第(2-1)发光控制线。
所述半导体层进一步可以包括第九晶体管的半导体。所述第一栅极导电层进一步可以包括所述第九晶体管的栅极电极。所述第九晶体管的所述栅极电极可以电连接到所述第三扫描线和所述第(3-1)扫描线。
根据实施例，可以提供一种包括其中发光元件相对于驱动晶体管设置在驱动电压线侧(与驱动低电压线侧相对)处的像素(反转像素)的发光显示装置。
根据实施例，具有反转像素的发光显示装置可以通过将补偿时段和写入时段分开而以高速驱动频率操作，并且可以具有高分辨率。在反转像素中，可以通过结合驱动晶体管的源极侧执行补偿操作来改善补偿性能。当在反转像素中写入数据电压时，数据电压在不通过电容器的情况下被传输到驱动晶体管的栅极电极，并且因此可以以高传输速率传输。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上和其它方面和特征将变得更加显而易见。
图1示出了根据实施例的包括在发光显示装置中的像素的等效电路的示意图。
图2示出了施加到图1的像素的信号的波形图。
图3至图6示出了图2的波形图的各个时段的操作。
图7示出了模拟根据图1和图2的像素中的电压和电流变化的曲线图。
图8至图16示出了根据实施例的根据发光显示装置的制造顺序的各个层的示意性平面图。
图17示出了沿图16的线XVII-XVII'和XVII'-XVII”截取的示意性截面图。
具体实施方式
在下文中将参照附图更充分地描述本公开，在附图中示出了实施例。然而，本公开可以以不同的形式实现并且不应被解释为限于本文中所阐述的实施例。而是，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的范围。
在附图中，为了易于描述并且为了清楚起见，可能夸大元件的尺寸、厚度、比率和大小。同样的数字始终指代同样的元件。
在附图中，为了易于描述，任意地示出了每个元件的尺寸和厚度，并且本公开不一定限于附图中所示的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区、区域等的厚度。在附图中，为了易于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区、区域、基底、板或组件的元件被称为“在”另一元件“上”时，所述元件可以直接在所述另一元件上或者也可以存在居间元件。相比之下，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”表示设置在目标部分上或下方，并且不一定表示基于重力方向设置在目标部分的上侧上。
除非明确相反地描述，否则词语“包括”和诸如“包含”或“含有”的变形将被理解为暗示包括所陈述的元件，而不是排除任何其它元件。
在整个说明书中，短语“在平面图中”或“在平面上”表示从顶部观察目标部分，并且短语“在截面图中”或“在截面上”表示从侧面观察通过垂直地切割目标部分而形成的截面。
在整个说明书中，“连接”不仅表示当两个或更多个元件直接连接时，而且表示当两个或更多个元件通过其它元件间接连接时，并且表示当它们物理连接或电连接时，并且此外，“连接”可以依据位置或功能用不同的名称来指代，并且也可以被称为基本上一体的各个部件彼此链接的情况。
将理解的是，术语“连接到”或“耦接到”可以包括物理连接或电连接或者物理耦接或电耦合。
在整个说明书中，当提到诸如布线、层、膜、区、区域、基底、板或组件的元件“在第一方向或第二方向上被延伸(或延伸)”时，这不仅表示在相对应的方向上直线地延伸的直线形状，而且可以表示基本上在第一方向或第二方向上延伸、部分地弯折、具有之字形结构或在具有弯曲结构的同时延伸的结构。
如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种(者)”和“所述(该)”也旨在包括复数形式。
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为表示“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求中，出于其含义和解释的目的，短语“……中的至少一个/者”旨在包括“选自……的组中的至少一个/者”的含义。例如，“A和B中的至少一个/者”可以理解为表示“A、B或者A和B”。
将理解的是，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
考虑到讨论中的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如本文中所使用的“大约”、“基本上”或“近似”包括所陈述的值，并且意指在如由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％以内。
术语“重叠”或“重叠的”意指第一物体可以在第二物体上方或下方，或者在第二物体的一侧，并且反之亦然。此外，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分覆盖，或者如由本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“与”另一元件“不重叠”或“不”与另一元件“重叠”时，这可以包括这些元件彼此间隔开、彼此偏移或彼此错开，或者如由本领域普通技术人员将领会和理解的任何其它合适的术语。
为了易于描述，在本文中可以使用空间相对术语“在……下方”、“在……之下”、“下部”、“在……上方”、“上部”、“向上的”或“向下的”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语旨在还涵盖装置在使用或操作中的不同方位。例如，在附图中示出的装置被翻转的情况下，设置“在”另一装置“下方”或“之下”的装置可以放置“在”另一装置“上方”。因此，空间相对术语“在……下方”作为说明性术语可以包括下部位置和上部位置两者。装置也可以在其它方向上定向，并且因此空间相对术语可以依据方位被不同地解释。
除非在本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)与如由本公开所属领域的普通技术人员所通常理解的具有相同的含义。将进一步理解的是，除非在本文中明确地如此定义，否则诸如在通用词典中定义的术语的术语应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且将不以理想化的或过于形式化的意义来解释所述术语。
包括在说明书中描述的显示装置或显示面板的电子装置(例如，移动电话、电视机(TV)、监视器、膝上型计算机等)和包括通过在说明书中描述的制造方法制造的显示装置和显示面板的电子装置两者不排除在说明书的范围之外。
在下文中，将参照图1描述根据实施例的发光显示装置的像素的电路结构。
图1示出了根据实施例的包括在发光显示装置中的像素的等效电路的示意图。图1中的任何连接可以包括电连接以及物理连接。
根据实施例的像素可以包括连接到布线151、152、153、154、155、171、172、174、175和176的晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9、存储电容器Cst、保持电容器Chold和发光二极管。除发光二极管之外的晶体管和电容器可以形成像素电路部分。
布线151、152、153、154、155、171、172、174、175和176可以连接到像素。布线可以包括第一扫描线151、第二扫描线152、第三扫描线154、第一发光控制线153、第二发光控制线155、数据线171、驱动电压线172、参考电压线174、初始化电压线175和驱动低电压线176。
第一扫描线151可以连接到扫描驱动器(未示出)以将第一扫描信号GW传输到第二晶体管T2。第二扫描线152可以连接到扫描驱动器(未示出)以将第二扫描信号GR传输到第四晶体管T4和第五晶体管T5，并且第三扫描线154可以连接到扫描驱动器(未示出)以将第三扫描信号GC传输到第七晶体管T7和第九晶体管T9。第一发光控制线153可以连接到发光信号发生器(未示出)以将第一发光控制信号EM1传输到第三晶体管T3和第六晶体管T6，并且第二发光控制线155可以连接到发光信号发生器(未示出)以将第二发光控制信号EM2传输到第八晶体管T8。在一些实施例中，扫描驱动器和发光信号发生器可以形成为彼此相邻，或者可以形成为单个驱动器。
数据线171可以传输由数据驱动器(未示出)产生的数据电压DATA，并且因此，流过驱动晶体管T1的电流(在下文中，也被称为发光电流)的量可以改变，并且发光二极管的亮度也可以根据相对应的电流的量而改变。驱动电压线172可以施加驱动电压ELVDD，参考电压线174可以施加参考电压VREF，初始化电压线175可以施加用于初始化阳极(在下文中，也被称为第一电极)的初始化电压VCINT，所述阳极可以是发光二极管的一个电极，并且驱动低电压线176可以施加具有低电平的值的驱动低电压ELVSS。初始化电压VCINT和驱动电压ELVDD可以具有相同的电压，或者初始化电压VCINT可以具有对应于驱动电压ELVDD的电压，并且可以与驱动电压ELVDD一样具有高电平电压值(也被称为高电平的电压值或高电平的值)。驱动电压ELVDD可以是驱动晶体管T1在补偿时段中操作以使得阈值电压被补偿时的电压。在实施例中，施加到驱动电压线172、参考电压线174、初始化电压线175和驱动低电压线176的各电压中的每一者可以是恒定电压。
在下文中，将详细描述各个晶体管和电容器之间的连接关系。
驱动晶体管T1(也被称为第一晶体管)可以是n型晶体管，并且在发光时段期间，流过驱动晶体管T1的发光电流的量可以根据驱动晶体管T1的栅极电极Gate的电压(存储在保持电容器Chold中的电压)进行调节。流过发光二极管的电流的量可以根据流过驱动晶体管T1的发光电流的量确定，并且发光二极管的亮度也可以根据电流的量进行调节。由于施加到像素的数据电压DATA存储在保持电容器Chold中，因此可以根据数据电压DATA调节发光二极管的发光亮度。在发光时段中，发光二极管和驱动晶体管T1可以连接在驱动电压线172与驱动低电压线176之间，并且在图1的实施例中，发光二极管可以设置在驱动电压线172侧处，而驱动晶体管T1可以设置在驱动低电压线176侧处。驱动晶体管T1的源极电极Source(在下文中，被称为第一电极)可以连接到第六晶体管T6(在下文中，也被称为第一发光晶体管)的第一电极和存储电容器Cst的第一电极。驱动晶体管T1的漏极电极Drain(在下文中，被称为第二电极)可以连接到第七晶体管T7(在下文中，也被称为初始化电压施加晶体管)的第一电极和第八晶体管T8(在下文中，被称为第二发光晶体管)的第一电极。驱动晶体管T1的栅极电极Gate可以连接到第三晶体管T3(也被称为栅极电压传输晶体管)的第二电极、第四晶体管T4(也被称为第一参考电压传输晶体管)的第一电极以及第五晶体管T5(也被称为第二参考电压传输晶体管)的第一电极。
第二晶体管T2(也被称为数据电压传输晶体管)是在写入时段期间将数据电压DATA接收到像素中的n型晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151，第二晶体管T2的第一电极可以连接到数据线171，并且第二晶体管T2的第二电极可以连接到第三晶体管T3的第一电极和保持电容器Chold的第一电极。传输到像素中的数据电压DATA可以被传输到保持电容器Chold的第一电极并存储在保持电容器Chold中。第二晶体管T2的第二电极、第三晶体管T3的第一电极和保持电容器Chold的第一电极可以连接到的端子在下文中被称为D节点D-node(也被称为第二节点)。
第三晶体管T3(栅极电压传输晶体管)可以是n型晶体管，并且第三晶体管T3可以在发光时段期间将存储在保持电容器Chold的第一电极中的数据电压DATA传输到驱动晶体管T1的栅极电极Gate，以根据相对应的电压使发光电流流过驱动晶体管T1。第三晶体管T3的栅极电极可以连接到第一发光控制线153，并且第三晶体管T3的第一电极可以连接到第二晶体管T2的第二电极和保持电容器Chold的第一电极。第三晶体管T3的第二电极可以连接到驱动晶体管T1的栅极电极Gate、第四晶体管T4的第一电极和第五晶体管T5的第一电极。
第四晶体管T4(第一参考电压传输晶体管)是n型晶体管，并且用于根据第二扫描信号GR将参考电压VREF传输到驱动晶体管T1的栅极电极Gate。第四晶体管T4的栅极电极可以连接到第二扫描线152，并且第四晶体管T4的第一电极可以连接到驱动晶体管T1的栅极电极Gate、第三晶体管T3的第二电极以及第五晶体管T5的第一电极，并且第四晶体管T4的第二电极可以连接到参考电压线174。
第五晶体管T5(第二参考电压传输晶体管)可以是n型晶体管，并且可以根据第二扫描信号GR将从第四晶体管T4传输的参考电压VREF传输到N节点N-node(在下文中，也被称为第一节点)。第五晶体管T5的栅极电极可以连接到第二扫描线152，第五晶体管T5的第一电极可以连接到驱动晶体管T1的栅极电极Gate、第三晶体管T3的第二电极以及第四晶体管T4的第一电极，并且第五晶体管T5的第二电极可以连接到N节点N-node以连接到保持电容器Chold的第二电极和存储电容器Cst的第二电极。
第六晶体管T6(第一发光晶体管)可以是连接驱动晶体管T1和驱动低电压线176的n型晶体管，在发光时段中驱动低电压ELVSS施加到驱动低电压线176以使输出电流流过驱动晶体管T1。第六晶体管T6的栅极电极可以连接到第一发光控制线153，第六晶体管T6的第一电极可以连接到驱动晶体管T1的源极电极Source和存储电容器Cst的第一电极。第六晶体管T6的第二电极可以连接到驱动低电压线176。
第七晶体管T7(初始化电压施加晶体管)可以是n型晶体管，并且可以传输初始化电压VCINT，使得驱动晶体管T1可以在补偿时段期间操作。第七晶体管T7的栅极电极可以连接到第三扫描线154，并且第七晶体管T7的第一电极可以连接到驱动晶体管T1的漏极电极Drain和第八晶体管T8的第一电极。第七晶体管T7的第二电极可以连接到初始化电压线175。
第八晶体管T8(第二发光晶体管)可以是n型晶体管，并且可以在驱动电压ELVDD与驱动低电压ELVSS之间形成电流路径以使输出电流在发光时段中流过驱动晶体管T1以及第六晶体管T6。第八晶体管T8的栅极电极可以连接到第二发光控制线155，第八晶体管T8的第一电极可以连接到驱动晶体管T1的漏极电极Drain和第七晶体管T7的第一电极，并且第八晶体管T8的第二电极可以连接到发光二极管的阳极Anode和第九晶体管T9的第一电极。
第九晶体管T9(阳极初始化晶体管)可以是n型晶体管，并且用于将发光二极管的阳极Anode初始化为具有初始化电压VCINT。在下文中，第九晶体管T9的栅极电极可以连接到第三扫描线154，第九晶体管T9的第一电极可以连接到发光二极管的阳极Anode，并且第九晶体管T9的第二电极可以连接到初始化电压线175。
发光二极管可以包括与第八晶体管T8的第二电极和第九晶体管T9的第一电极连接的阳极Anode(第一电极)以及驱动电压ELVDD直接施加到的阴极(在下文中，被称为第二电极)。
如上所述，晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9全部可以形成为n型晶体管，并且可以在高电压施加到晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9的栅极电极时导通。在一些实施例中，晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9可以包括多晶半导体或氧化物半导体作为半导体层。晶体管的源极电极、漏极电极、第一电极和第二电极以及发光二极管的阳极和阴极的名称可以依据组件的极性而改变。
保持电容器Chold可以设置在D节点D-node与N节点N-node之间，并且存储电容器Cst可以设置在N节点N-node和驱动晶体管T1的源极电极Source之间。
保持电容器Chold的第一电极可以通过D节点D-node连接到第二晶体管T2的第二电极和第三晶体管T3的第一电极，并且保持电容器Chold的第二电极可以通过N节点N-node连接到第五晶体管T5的第二电极和存储电容器Cst的第二电极。除发光时段之外，N节点N-node可以维持在参考电压VREF，并且当数据电压DATA被施加时，数据电压DATA被传输到保持电容器Chold的第一电极并存储在保持电容器Chold中。保持电容器Chold可以存储数据电压DATA。
存储电容器Cst的第一电极可以连接到驱动晶体管T1的源极电极Source和第六晶体管T6的第一电极，并且存储电容器Cst的第二电极可以通过N节点N-node连接到第五晶体管T5的第二电极和保持电容器Chold的第二电极。除发光时段之外，N节点N-node可以维持在参考电压VREF，并且当驱动晶体管T1的源极电极Source的电压被确定时，所述电压被传输到存储电容器Cst的第一电极并存储在存储电容器Cst中，并且可以防止驱动晶体管T1的源极电极Source的电压被容易地改变。
在一些实施例中，保持电容器Chold和存储电容器Cst的名称可以与它们在图1中被称作的名称互换。
在图1中，发光二极管可以设置在第八晶体管T8的第二电极与驱动电压线172之间。由于发光二极管可以设置在驱动晶体管T1与施加驱动电压ELVDD的驱动电压线172之间，因此为了区分实施例的电路与像素的发光二极管设置在驱动晶体管T1与施加驱动低电压ELVSS的驱动低电压线176之间的电路，本实施例的像素可以被称为反转像素(invertedpixel)。发光二极管可以以根据流过从驱动电压线172通过驱动晶体管T1到驱动低电压线176形成的电流路径的电流的量的亮度来发射光，并且电流越大，发射的光的亮度越高。
在图1的实施例中，已经描述了像素包括九个晶体管T1至T9以及两个电容器(保持电容器Chold和存储电容器Cst)，但是本公开不限于此，并且在一些实施例中，可以包括额外的电容器或晶体管，并且可以省略一些电容器或晶体管。
已经参照图1描述了形成在显示区域中的像素的电路结构。
在下文中，将参照图3至图6描述当图2的波形信号施加到图1的像素时的像素的操作。
图2示出了施加到图1的像素的信号的波形图，并且图3至图6示出了图2的波形图的各个时段的操作。图3至图6中所示的任何连接可以包括电连接以及物理连接。
参考图1和图2，当施加到像素的信号被划分为多个时段时，所述信号可以被划分为初始化时段、写入时段、补偿时段和发光时段。当发光时段结束时，从初始化时段开始重复各时段。
发光时段可以是发光二极管发射光的时段，并且可以是施加具有栅极导通电压(高电平电压)的第一发光信号EM1和第二发光信号EM2以形成电流路径的时段。第六晶体管T6和第八晶体管T8可以分别由第一发光信号EM1和第二发光信号EM2导通，使得可以形成由驱动电压线172、发光二极管、驱动晶体管T1和驱动低电压线176构成的电流路径，并且流过驱动晶体管T1的电流也可以流过发光二极管。流过驱动晶体管T1的电流可以由驱动晶体管T1的栅极电极Gate的电压确定，并且在发光时段期间，第三晶体管T3可以由第一发光信号EM1导通并且存储在保持电容器Chold中的数据电压DATA施加到驱动晶体管T1的栅极电极Gate，使得可以根据相对应的数据电压DATA确定流过驱动晶体管T1的电流的量，并且因此也可以确定由发光二极管发射的光的亮度。
参考图2，在第二发光信号EM2可以改变为具有栅极截止电压(低电平电压)之后，可以进入初始化时段，同时具有栅极导通电压(高电平电压)的第二扫描信号GR被施加。第一发光信号EM1可以持续地维持以具有栅极导通电压(高电平电压)。
在图3中示出了像素的在初始化时段中的操作。
参考图3，第二发光信号EM2可以改变为具有栅极截止电压(低电平电压)，并且因此第八晶体管T8可以截止，但是由于具有栅极导通电压(高电平电压)的第二扫描信号GR和第一发光信号EM1，第四晶体管T4、第五晶体管T5、第三晶体管T3和第六晶体管T6可以导通。在图3中，由导通的晶体管连接的路径由粗线表示，并且截止的晶体管由字母“×”表示。
在初始化时段中，由于第四晶体管T4、第五晶体管T5和第三晶体管T3可以导通，因此参考电压VREF可以施加到驱动晶体管T1的栅极电极Gate、D节点D-node和N节点N-node，使得可以初始化每个电极和每个节点。参考电压VREF可以具有能够导通驱动晶体管T1的高电压(高电平电压或高电平)。虽然第六晶体管T6导通，但是在驱动晶体管T1的漏极电极Drain处所有晶体管均截止，因此可能不形成电流路径，并且只有驱动晶体管T1的源极电极Source的电压可以被初始化为驱动低电压ELVSS。驱动晶体管T1的源极电极Source的电压(驱动低电压ELVSS)可以被传输到存储电容器Cst的第一电极并存储在存储电容器Cst中以被维持。
参考图2，在第一发光信号EM1可以改变为具有栅极截止电压(低电平电压)之后，可以进入写入时段，同时具有栅极导通电压(高电平电压)的第一扫描信号GW被施加。第二扫描信号GR可以持续地维持以具有栅极导通电压(高电平电压)。
在图4中示出了像素的在写入时段中的操作。
参考图4，第一发光信号EM1可以改变为具有栅极截止电压(低电平的电压)，并且因此第三晶体管T3和第六晶体管T6可以截止，但是由于具有栅极导通电压(高电平电压)的第一扫描信号GW和第二扫描信号GR，第二晶体管T2、第四晶体管T4和第五晶体管T5可以导通。在图4中，由导通的晶体管连接的路径由粗线表示，并且截止的晶体管由字母“×”表示。
在写入时段中，N节点N-node和驱动晶体管T1的栅极电极Gate可以通过第四晶体管T4和第五晶体管T5维持在参考电压VREF，但是数据电压DATA可以通过第二晶体管T2传输到D节点D-node，以传输到保持电容器Chold的第一电极并存储在保持电容器Chold中。在初始化时段期间可以维持传输到存储电容器Cst的第一电极的驱动低电压ELVSS，使得驱动晶体管T1的源极电极Source的电压可以具有驱动低电压ELVSS。由于设置在驱动晶体管T1的各个端部处的所有晶体管可以截止，因此不形成电流路径。
参考图2，在第一扫描信号GW可以改变为具有栅极截止电压(低电平电压)之后，可以进入补偿时段，同时具有栅极导通电压(高电平电压)的第三扫描信号GC可以被施加。第二扫描信号GR可以持续地维持以具有栅极导通电压(高电平电压)。
在图5中示出了像素的在补偿时段中的操作。
参考图5，第一扫描信号GW可以改变为具有栅极截止电压(低电平电压)，并且因此第二晶体管T2截止，但是由于具有栅极导通电压(高电平电压)的第二扫描信号GR和第三扫描信号GC，第四晶体管T4、第五晶体管T5、第七晶体管T7和第九晶体管T9可以导通。在图5中，由导通的晶体管连接的路径由粗线表示，并且截止的晶体管由字母“×”表示。
在补偿时段中，N节点N-node和驱动晶体管T1的栅极电极Gate的电压可以通过第四晶体管T4和第五晶体管T5维持在参考电压VREF，并且连接到驱动晶体管T1的漏极电极Drain的第七晶体管T7可以导通，使得初始化电压VCINT传输到驱动晶体管T1的漏极电极Drain。初始化电压VCINT和驱动电压ELVDD可以具有相同的电压，或者初始化电压VCINT可以具有对应于驱动电压ELVDD的电压。由于具有高电压的参考电压VREF可以施加到驱动晶体管T1的栅极电极Gate，因此驱动晶体管T1可以将电流输出到驱动晶体管T1的源极电极Source。从驱动晶体管T1输出的电流可以传输到存储电容器Cst的第一电极以将存储电容器Cst的第一电极的电压从驱动低电压ELVSS逐渐地改变为高电压。当存储电容器Cst的第一电极的电压，例如驱动晶体管T1的源极电极Source的电压达到比驱动晶体管T1的栅极电极Gate的电压低了驱动晶体管T1的阈值电压(Vth)的电压时，驱动晶体管T1可以截止以不再输出电流。因此，当补偿时段结束时，存储电容器Cst的第一电极的电压比驱动晶体管T1的栅极电极Gate的电压低了驱动晶体管T1的阈值电压(Vth)。由于驱动晶体管T1的栅极电极Gate的电压通过第四晶体管T4和第五晶体管T5维持为参考电压VREF，因此在补偿时段结束之后，驱动晶体管T1的源极电极Source的电压可以为如下面的等式1。
[等式1]
Vsource＝V(VREF)-V(Vth)
Vsource表示驱动晶体管T1的源极电极Source的电压值，V(VREF)表示参考电压VREF的电压值，并且V(Vth)表示驱动晶体管T1的阈值电压(Vth)的电压值。各个驱动晶体管T1可以具有不同的阈值电压(Vth)。如上所述确定的驱动晶体管T1的源极电极Source的电压被存储在存储电容器Cst中并且在存储电容器Cst的第一电极处被维持。
在补偿时段中，第九晶体管T9也可以由于第三扫描信号GC而导通，使得初始化电压VCINT施加到发光二极管的阳极Anode以初始化阳极Anode。初始化电压VCINT和驱动电压ELVDD可以具有相同的电压，或者初始化电压VCINT可以具有对应于驱动电压ELVDD的电压，使得没有电流流过发光二极管，并且因此发光二极管可以不发射光。
参考图2，在第二扫描信号GR和第三扫描信号GC可以改变为具有栅极截止电压(低电平电压)之后，第一发光信号EM1和第二发光信号EM2可以被施加为具有栅极导通电压(高电平电压)以进入发光时段。
在图6中示出了像素的在发光时段中的操作。
参考图6，第二扫描信号GR和第三扫描信号GC可以改变为具有栅极截止电压(低电平电压)，使得第四晶体管T4、第五晶体管T5、第七晶体管T7和第九晶体管T9可以截止，但是由于具有栅极导通电压(高电平电压)的第一发光信号EM1和第二发光信号EM2，第三晶体管T3、第六晶体管T6和第八晶体管T8可以导通。在图6中，由导通的晶体管连接的路径由粗线表示，并且截止的晶体管由字母“×”表示。
在发光时段中，第六晶体管T6和第八晶体管T8可以分别导通以形成从驱动电压线172、发光二极管、驱动晶体管T1到驱动低电压线176的电流路径，并且第三晶体管T3可以导通，使得驱动晶体管T1的栅极电极Gate的电压可以具有存储在保持电容器Chold中的数据电压DATA。结果，流过驱动晶体管T1的电流的量根据施加到驱动晶体管T1的栅极电极Gate的数据电压DATA确定，并且因此，相对应的电流可以流过电流路径，并且发光二极管可以根据相对应的电流发射光。发光操作可以继续，直到第二发光信号EM2改变为低电平电压。
在下文中，将更详细地描述从驱动晶体管T1输出的电流的量。
从驱动晶体管T1输出的电流的量如下面的等式2。
[等式2]
Ids＝k×{V(Vg)-V(Vs)-V(Vth)}-2
Ids表示输出到驱动晶体管T1的源极电极Source的电流的量，k是根据驱动晶体管T1的特性的恒定值，V(Vg)表示驱动晶体管T1的栅极电极Gate的电压值，V(Vs)表示驱动晶体管T1的源极电极Source的电压值，并且V(Vth)表示驱动晶体管T1的阈值电压(Vth)的电压值。
驱动晶体管T1的源极电极Source的在发光时段中的电压可以具有存储在补偿时段中的等式1的电压值。驱动晶体管T1的源极电极Source的电压可以比驱动晶体管T1的栅极电极Gate的电压低了驱动晶体管T1的阈值电压(Vth)。在发光时段中，驱动晶体管T1的栅极电极Gate的电压可以通过第三晶体管T3具有数据电压DATA值。
如下所示，等式3将发光时段中的驱动晶体管T1的源极电极Source和栅极电极Gate的电压值代入等式2中。
[等式3]
Ids＝k×{V(DATA)-(V(VREF)-V(Vth))-V(Vth)}-2
＝k×{V(DATA)-V(VREF)+V(Vth)-V(Vth)}-2
＝k×{V(DATA)-V(VREF)}-2
Ids表示输出到驱动晶体管T1的源极电极Source的电流的量，k是根据驱动晶体管T1的特性的恒定值，V(DATA)表示数据电压DATA的电压值，V(VREF)表示参考电压VREF的电压值，并且V(Vth)表示驱动晶体管T1的阈值电压(Vth)的电压值。
根据等式3，可以根据数据电压DATA和参考电压VREF的值来确定输出到驱动晶体管T1的源极电极Source的电流的量。由于参考电压VREF的值可以具有恒定电压，因此驱动晶体管T1的输出电流的量可以根据数据电压DATA确定。根据等式3，由于驱动晶体管T1的输出电流与驱动晶体管T1的阈值电压(Vth)无关，因此尽管阈值电压(Vth)对于每个驱动晶体管T1可能不同或者阈值电压(Vth)可能在长时间段使用驱动晶体管T1之后改变，驱动晶体管T1也可以根据数据电压DATA输出恒定的输出电流。
在图7中示出了像素的根据如上所述的操作的电压和电流的变化。
图7示出了模拟根据图1和图2的像素中的电压和电流变化的曲线图。
在图7中，EM1表示第一发光控制信号，EM2表示第二发光控制信号，GR表示第二扫描信号，GC表示第三扫描信号，并且GW表示第一扫描信号。在图7中，结合图1，Gate-Source是通过从驱动晶体管T1的栅极电极Gate的电压减去源极电极Source的电压得到的值，Gate表示驱动晶体管T1的栅极电极Gate的电压，Source表示驱动晶体管T1的源极电极Source的电压，Drain表示驱动晶体管T1的漏极电极Drain的电压，D-node表示D节点D-node的电压，并且Anode表示发光二极管的阳极Anode的电压。也就是说，Gate、Source、Drain、D-node和Anode可以在图1、图3至图6中作为附图标记分别指示驱动晶体管T1的栅极电极、驱动晶体管T1的源极电极、驱动晶体管T1的漏极电极、D节点和发光二极管的阳极，并且也可以在图7中分别表示驱动晶体管T1的栅极电极的电压、驱动晶体管T1的源极电极的电压、驱动晶体管T1的漏极电极的电压、D节点的电压和发光二极管的阳极的电压。在图7中，IOLED表示流过发光二极管的电流，例如作为在发光时段中流过电流路径的电流的驱动晶体管T1的输出电流。
各个时段中的电压的变化如上所述。
参考图2，初始化时段和补偿时段可以各自具有3H的时段，并且写入时段可以设置在3H的时段的任何时段中。在图2中，写入时段形成在3H的时段的中间时段中，但是根据像素的位置和/或实施例，写入时段可以设置在3H的写入时段的第一个H时段或第三个H时段中。在一些实施例中，初始化时段、写入时段和补偿时段的大小可以改变为与3H不同的值。
在图2的实施例中，补偿时段和写入时段可以分开。由于补偿时段和写入时段分开，在充分地执行补偿3H的时段的同时，可以快速地执行写入操作，因此可以以高速驱动频率执行写入操作，并且因此，整个发光显示装置可以在高速驱动频率下操作。高速驱动频率可以使在选定的时间内写入更多的数据，并且高速驱动频率是用于高分辨率发光显示装置的合适的驱动方法。
根据图1和图2，在反转像素中，阈值电压(Vth)值可以包括在驱动晶体管T1的源极电极Source的电压中，同时驱动晶体管的源极电极Source的电压被存储，使得驱动晶体管T1最终可以产生输出电流，而与阈值电压(Vth)无关。如上所述，在图1和图2的实施例中，可以通过使用反转像素中的驱动晶体管T1的源极电极Source的电压来执行用于去除阈值电压(Vth)的特性的补偿操作。
在图1的像素中，数据电压DATA可以通过第三晶体管T3直接传输到驱动晶体管T1的栅极电极Gate。因此，数据电压DATA可以不经由电容器(保持电容器Chold和存储电容器Cst)传输到驱动晶体管T1的栅极电极Gate，使得驱动晶体管T1的输出电流可以由于数据电压DATA的变化而直接地改变。
在上文中，已经描述了像素的电路结构和操作。
在下文中，将参照图8至图17详细描述根据实施例的像素的像素电路部分的平面结构和截面结构。图8至图17中所示的任何连接可以包括电连接以及物理连接。
图8至图16示出了根据实施例的根据发光显示装置的制造顺序的各个层的示意性平面图，并且图17示出了沿图16的线XVII-XVII'和XVII'-XVII”截取的示意性截面图。
参考图8和图17，金属层设置在基底110上。
基底110可以包括诸如玻璃的具有刚性特性的材料，并且因此不弯折，或者可以包括诸如可以弯折的柔性材料，诸如塑料或聚酰亚胺。在柔性基底的情况下，基底110可以具有其中聚酰亚胺的两层结构和聚酰亚胺的两层结构上的由无机绝缘材料形成的阻挡层多次堆叠的结构。
金属层可以包括第一扫描线151、第二扫描线152、第一发光控制线153、第三扫描线154、第二发光控制线155、参考电压线174、初始化电压线175、第一驱动低电压线(也被称为驱动低电压线)176、第一金属图案BML1和保持电容器Chold的第一电极Cholde。
第一扫描线151、第二扫描线152、第一发光控制线153、第三扫描线154、第二发光控制线155、参考电压线174、初始化电压线175和第一驱动低电压线176可以在水平方向(第一方向)上延伸，并且可以具有至少一个突起或延伸部分。在图8中，第一扫描线151和第二扫描线152可以具有弯折结构，第一扫描线151可以具有向上的延伸部分，并且第二扫描线152可以具有向下的突起。第一发光控制线153可以具有垂直的突起，第三扫描线154可以具有向下的延伸部分，并且第二发光控制线155可以具有向上的突起。参考电压线174可以具有向下的延伸部分，初始化电压线175可以具有向下的延伸部分，并且第一驱动低电压线176可以具有向上的延伸部分。
在图8中，第一金属图案BML1可以具有弯折结构并且可以设置在第一发光控制线153下方，并且保持电容器Chold的第一电极Cholde可以设置在第一金属图案BML1下方。保持电容器Chold的第一电极Cholde可以进一步包括突出连接部分。
金属层也可以被称为下部屏蔽层，并且可以包含诸如铜(Cu)、钼(Mo)、铝(Al)或钛(Ti)的金属或者它们的金属合金，并且可以形成为单层或多层。
参考图17，缓冲层111可以设置在基底110和金属层上，并且可以覆盖基底110和金属层。缓冲层111可以阻止杂质渗透到设置在缓冲层111上的半导体层中，并且可以是包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)的无机绝缘层。
如图9中所示，半导体层可以设置在缓冲层111(参见图17)上。半导体层可以包括图1中所示的晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9的沟道、第一区和第二区。半导体层的除沟道之外的设置在沟道的各个侧处的第一区和第二区可以通过等离子体处理或掺杂而具有与导电层相同或等效的特性。半导体层可以包括多晶半导体或氧化物半导体。
半导体层可以主要地划分为两个部分(第一半导体部分和第二半导体部分)，并且第一半导体部分可以包括驱动晶体管T1的半导体ACT1、第六晶体管T6的半导体ACT6、第七晶体管T7的半导体ACT7、第八晶体管T8的半导体ACT8和第九晶体管T9的半导体ACT9。第二半导体部分可以包括第二晶体管T2的半导体ACT2、第三晶体管T3的半导体ACT3、第四晶体管T4的半导体ACT4和第五晶体管T5的半导体ACT5。
在平面图中，第一半导体部分的驱动晶体管T1的半导体ACT1可以与第一金属图案BML1的一部分重叠，并且第一半导体部分的驱动晶体管T1的半导体ACT1可以延伸到一侧，使得第六晶体管T6的半导体ACT6可以设置在该一侧处，并且第一半导体部分的驱动晶体管T1的半导体ACT1可以延伸到另一侧并且可以划分为两个部分，使得第七晶体管T7的半导体ACT7和第八晶体管T8的半导体ACT8可以设置在该另一侧处。在平面图中，第六晶体管T6的半导体ACT6可以设置在与第一发光控制线153的向下的突起重叠的部分处，并且可以延伸出额外的宽度。在平面图中，第七晶体管T7的半导体ACT7可以设置在与第三扫描线154的向下的延伸部分重叠的部分处，并且在平面图中，第八晶体管T8的半导体ACT8可以设置在与第二发光控制线155的向上的突起重叠的部分处。第八晶体管T8的半导体ACT8可以进一步延伸，使得第九晶体管T9的半导体ACT9可以设置在第八晶体管T8的半导体ACT8进一步延伸到的地方处，并且在平面图中，第九晶体管T9的半导体ACT9可以设置在与第三扫描线154的向下的延伸部分重叠的部分处。第七晶体管T7的半导体ACT7和第九晶体管T9的半导体ACT9可以分别进一步延伸，并且可以具有较宽的延伸部分。
在平面图中，第二半导体部分的第二晶体管T2的半导体ACT2可以在与第一扫描线151的向上的延伸部分重叠的部分处，并且可以延伸到一侧，使得第三晶体管T3的半导体ACT3可以设置在该一侧处，并且可以延伸到另一侧并且可以具有延伸部分。在平面图中，第三晶体管T3的半导体ACT3可以设置在与第一发光控制线153的向上的突起重叠的部分处，并且可以进一步延伸并分离成两个部分，使得第四晶体管T4的半导体ACT4和第五晶体管T5的半导体ACT5可以设置在第三晶体管T3的半导体ACT3进一步延伸到的地方处。在平面图中，第四晶体管T4的半导体ACT4可以设置在与第二扫描线152的一部分重叠的部分处。在平面图中，第五晶体管T5的半导体ACT5可以设置在与第二扫描线152的向下的突起重叠的部分处。第四晶体管T4的半导体ACT4和第五晶体管T5的半导体ACT5可以分别进一步延伸，并且可以具有较宽的延伸部分。
参考图17，第一栅极绝缘膜141可以设置在半导体层上。第一栅极绝缘膜141可以是包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)的无机绝缘膜。
参考图10，在第一栅极绝缘膜141(参见图17)上，可以设置可以包括图1中所示的晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9的栅极电极G1、G2、G3、G4、G5、G6、G7、G8和G9以及N节点电极CN的第一栅极导电层。
晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9的栅极电极G1、G2、G3、G4、G5、G6、G7、G8和G9可以设置为在平面图中分别与半导体层的半导体ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7、ACT8和ACT9重叠。第三晶体管T3的栅极电极G3和第六晶体管T6的栅极电极G6可以彼此一体，并且第四晶体管T4的栅极电极G4和第五晶体管T5的栅极电极G5可以彼此一体。
N节点电极CN可以设置为在平面图中与保持电容器Chold(参见图17)的设置在金属层中的第一电极Cholde重叠。保持电容器Chold可以形成在保持电容器Chold的第一电极Cholde和N节点电极CN在平面图中重叠的部分处，保持电容器Chold的第一电极Cholde和N节点电极CN可以是保持电容器Chold的第一电极和第二电极，并且设置在保持电容器Chold的第一电极Cholde和N节点电极CN之间的缓冲层111(参见图17)和第一栅极绝缘膜141可以是保持电容器Chold的绝缘层。
第一栅极导电层可以包括诸如铜(Cu)、钼(Mo)、铝(Al)或钛(Ti)的金属或者它们的金属合金，并且可以形成为单层或多层。
在堆叠第一栅极导电层之后，可以执行等离子体处理或掺杂工艺以使半导体层的在平面图中可以不被第一栅极导电层覆盖的部分导电。例如，半导体层的被第一栅极导电层覆盖的部分可以是不导电的。然而，半导体层的在平面图中可以不被第一栅极导电层覆盖的部分可以具有与第一栅极导电层基本上相同或相似的特性。结果，半导体层的导电部分可以形成为晶体管的第一电极或第二电极，并且半导体层的各部分之中的被第一栅极导电层覆盖的部分可以形成为晶体管的沟道部分。
参考图17，第二栅极绝缘膜142可以设置在第一栅极导电层和第一栅极绝缘膜141上。第二栅极绝缘膜142可以是包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)的无机绝缘膜。
参考图11，在第二栅极绝缘膜142(参见图17)上，可以定位包括存储电容器Cst(参见图17)的第一存储电极Cste和N节点连接构件CN2(在本文中，也被称为第一节点连接构件)的第二栅极导电层。
存储电容器Cst的第一存储电极Cste可以包括开口OPst，并且可以形成于在平面图中与设置在第一栅极导电层中的N节点电极CN重叠的位置处，并且存储电容器Cst的第一存储电极Cste的开口OPst也可以形成于在平面图中与N节点电极CN重叠的位置处。存储电容器Cst形成在存储电容器Cst的第一存储电极Cste和N节点电极CN在平面图中重叠的部分处，存储电容器Cst的第一存储电极Cste和N节点电极CN可以形成存储电容器Cst的第一电极和第二电极，并且设置在存储电容器Cst的第一存储电极Cste和N节点电极CN之间的第二栅极绝缘膜142可以形成存储电容器Cst的绝缘层。参考图17的放大部分，保持电容器Chold(参见图17)和存储电容器Cst可以彼此垂直地重叠，并且N节点电极CN可以共同包括在保持电容器Chold和存储电容器Cst中。
N节点连接构件CN2可以在纵向方向(第二方向)上延伸，并且N节点连接构件CN2的一个端部可以具有延伸部分，并且可以设置于在平面图中与第五晶体管T5的半导体ACT5的延伸部分相邻的位置处。N节点连接构件CN2的另一个端部可以延伸到存储电容器Cst的与第一存储电极Cste相邻的部分。
第二栅极导电层可以包括诸如铜(Cu)、钼(Mo)、铝(Al)或钛(Ti)的金属或者它们的金属合金，并且可以形成为单层或多层。
参考图17，第一层间绝缘膜161可以设置在第二栅极导电层上。第一层间绝缘膜161可以包括无机绝缘膜，所述无机绝缘膜包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)，并且在一些实施例中，无机绝缘材料可以厚厚地形成在第一层间绝缘膜161中。
参考图12，在第一层间绝缘膜161(参见图17)和设置在下方的绝缘膜(缓冲层111、第一栅极绝缘膜141和第二栅极绝缘膜142)中可以形成开口OP1。例如，在开口OP1中，开口可以形成在缓冲层111、第一栅极绝缘膜141、第二栅极绝缘膜142和第一层间绝缘膜161中的至少一者中，并且可以暴露设置在下方的金属层、半导体层、第一栅极导电层或第二栅极导电层。
参考图13，第一数据导电层可以设置在第一层间绝缘膜161(参见图17)上。
第一数据导电层可以包括第(1-1)扫描线151-1、第(2-1)扫描线152-1、第(3-1)扫描线154-1、第(2-1)发光控制线155-1、第二参考电压线174-1、第二初始化电压线175-1、第二驱动低电压线176-1、连接构件CNSD1、CNSD2、CNSD3、CNSD4、CNSD5和CNEM1、以及辅助连接部分CN171、CN172、CN174和ACN1。
第(1-1)扫描线151-1、第(2-1)扫描线152-1、第(3-1)扫描线154-1、第(2-1)发光控制线155-1、第二参考电压线174-1、第二初始化电压线175-1和第二驱动低电压线176-1可以在水平方向(第一方向)上延伸，并且可以分别与第一扫描线151、第二扫描线152、第三扫描线154、第二发光控制线155、参考电压线174、初始化电压线175和驱动低电压线176重叠。第(1-1)扫描线151-1、第(2-1)扫描线152-1、第(3-1)扫描线154-1、第(2-1)发光控制线155-1、第二参考电压线174-1、第二初始化电压线175-1和第二驱动低电压线176-1分别具有至少一个突起或延伸部分，并且可以通过开口OP1分别连接到第一扫描线151、第二扫描线152、第三扫描线154、第二发光控制线155、参考电压线174、初始化电压线175和驱动低电压线176。
设置在第一数据导电层中的第(1-1)扫描线151-1、第(2-1)扫描线152-1、第(3-1)扫描线154-1和第(2-1)发光控制线155-1可以分别连接到设置在金属层上的第一扫描线151、第二扫描线152、第三扫描线154和第二发光控制线155，并且可以分别连接到各个晶体管的栅极电极，如下将对此进行详细描述。
参考图1和图13，第二晶体管T2的设置在第一栅极导电层中的栅极电极G2可以通过开口OP1连接到第一扫描线151和第(1-1)扫描线151-1，并且第四晶体管T4的设置在第一栅极导电层中的栅极电极G4和第五晶体管T5的设置在第一栅极导电层中的栅极电极G5可以连接到第二扫描线152和第(2-1)扫描线152-1。第七晶体管T7的设置在第一栅极导电层中的栅极电极G7和第九晶体管T9的设置在第一栅极导电层中的栅极电极G9可以连接到第三扫描线154和第(3-1)扫描线(154-1)，并且第八晶体管T8的设置在第一栅极导电层中的栅极电极G8可以连接到第二发光控制线155和第(2-1)发光控制线155-1。第三晶体管T3的设置在第一栅极导电层中的栅极电极G3和第六晶体管T6的设置在第一栅极导电层中的栅极电极G6可以连接到第一发光控制线153。
第一连接构件CNSD1可以在垂直方向(第二方向)上延伸并且可以在第一连接构件CNSD1的两个端部处设置延伸部分，并且一个端部处的延伸部分可以通过开口OP1连接到存储电容器Cst(参见图17)的第一存储电极Cste，而另一个端部处的延伸部分可以通过开口OP1连接到第一金属图案BML1。第一连接构件CNSD1的另一个端部处的延伸部分可以通过另一开口OP1连接到半导体层，并且第一连接构件CNSD1的另一个端部处的延伸部分可以连接到的半导体层可以连接在驱动晶体管T1的半导体ACT1与第六晶体管T6的半导体ACT6之间。
第二连接构件CNSD2可以在垂直方向(第二方向)上延伸并且在第二连接构件CNSD2的两个端部处设置延伸部分，并且一个端部处的延伸部分可以通过开口OP1连接到N节点连接构件CN2，而另一个端部处的延伸部分可以通过开口OP1和第一存储电极Cste的开口OPst连接到N节点电极CN。
第三连接构件CNSD3可以具有弯折结构并且可以在第三连接构件CNSD3的两个端部处设置延伸部分，并且一个端部处的延伸部分可以通过开口OP1连接到从保持电容器Chold(参见图17)的第一电极Cholde突出的突出连接部分，而另一个端部处的延伸部分可以通过开口OP1连接到半导体层。第三连接构件CNSD3的另一个端部处的延伸部分可以连接到的半导体层可以连接在第二晶体管T2的半导体ACT2与第三晶体管T3的半导体ACT3之间。
第四连接构件CNSD4可以在垂直方向(第二方向)上延伸并且可以在第四连接构件CNSD4的两个端部处设置延伸部分，并且一个端部处的延伸部分可以通过开口OP1连接到驱动晶体管T1的栅极电极G1，而另一个端部处的延伸部分可以通过开口OP1连接到半导体层。第四连接构件CNSD4的另一个端部处的延伸部分可以连接到的半导体层可以是与第四晶体管T4的半导体ACT4和第五晶体管T5的半导体ACT5相邻的延伸部分，并且第四连接构件CNSD4的另一个端部处的延伸部分可以连接到第三晶体管T3的还可以与半导体ACT3连接的部分。
第五连接构件CNSD5可以在垂直方向(第二方向)上延伸，并且可以通过开口OP1连接N节点连接构件CN2的一个端部和第五晶体管T5的半导体ACT5的延伸部分。
第六连接构件CNEM1可以通过开口OP1将第一发光控制线153与第三晶体管T3的栅极电极G3和第六晶体管T6的栅极电极G6连接。第三晶体管T3的栅极电极G3和第六晶体管T6的栅极电极G6可以彼此一体。
第一辅助连接部分CN171可以具有岛状结构，并且可以通过开口OP1连接到与第二晶体管T2的半导体ACT2相邻的延伸部分。
第二辅助连接部分CN172可以进一步包括通过开口OP1连接到与第六晶体管T6的半导体ACT6相邻的延伸部分的延伸部分以及从该延伸部分在垂直方向上长长地延伸的延伸部分。延伸部分可以屏蔽其它组件。
第三辅助连接部分CN174可以包括延伸部分和从延伸部分垂直地延伸的另一长的延伸部分。
第一阳极连接部分ACN1可以通过开口OP1连接到半导体层，并且第一阳极连接部分ACN1可以连接到的半导体层可以连接在第八晶体管T8的半导体ACT8与第九晶体管T9的半导体ACT9之间。
第一数据导电层可以包括诸如铝(Al)、铜(Cu)、钼(Mo)或钛(Ti)的金属或者它们的金属合金，并且可以形成为单层或多层。
参考图17，第一有机膜180可以设置在第一数据导电层上。第一有机膜180可以是包括有机材料的有机绝缘膜，并且有机材料可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的一种或多种。
参考图14，开口OP2可以设置在第一有机膜180(参见图17)上。第一有机膜180的开口OP2可以暴露第一数据导电层，并且暴露的第一数据导电层可以是第一辅助连接部分CN171、第二辅助连接部分CN172、第三辅助连接部分CN174、第一阳极连接部分ACN1、第二参考电压线174-1和第二初始化电压线175-1的部分。
参考图15，第二数据导电层可以设置在第一有机膜180(参见图17)上，并且第二数据导电层可以包括数据线171、第三驱动低电压线176-2、第三参考电压线174-2、第三初始化电压线175-2和第二阳极连接部分ACN2。
数据线171可以通过开口OP2连接到第一辅助连接部分CN171，第三驱动低电压线176-2可以通过开口OP2连接到第二辅助连接部分CN172和第二驱动低电压线176-1，第三参考电压线174-2可以通过开口OP2连接到第二参考电压线174-1和第三辅助连接部分CN174，并且第三初始化电压线175-2可以通过开口OP2连接到第二初始化电压线175-1。
第二阳极连接部分ACN2可以通过开口OP2连接到第一阳极连接部分ACN1。
第二数据导电层可以包括诸如铝(Al)、铜(Cu)、钼(Mo)或钛(Ti)的金属或者它们的金属合金，并且可以形成为单层或多层。
参考图17，第二有机膜181可以设置在第二数据导电层上。第二有机膜181可以是有机绝缘膜，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的一种或多种。
尽管在图17中未示出，但是阳极可以设置在第二有机膜181上，并且阳极可以连接到第二阳极连接部分ACN2(参见图15)。
图16示出了施加到所有上述层堆叠的平面结构中的各个部分的信号或电压，并且示出了在平面图中哪些部分是晶体管T1、T2、T3、T4、T5、T6、T7、T8和T9以及电容器Chold和Cst。
图16示出了截面线XVII-XVII'和XVII'-XVII”，并且图17示出了沿图16的截面线截取的示意性截面图。
基于如上所述的平面结构，将参照图17描述沿图16的截面线XVII-XVII'和XVII'-XVII”截取的截面结构。
包括保持电容器Chold的第一电极Cholde的金属层可以设置在基底110上。
覆盖金属层的缓冲层111可以设置在金属层上，半导体层可以设置在缓冲层111上，并且第一栅极绝缘膜141可以设置在半导体层上。
包括N节点电极CN的第一栅极导电层可以设置在第一栅极绝缘膜141上。
第二栅极绝缘膜142可以设置在第一栅极导电层上，并且包括存储电容器Cst的第一存储电极Cste和N节点连接构件CN2的第二栅极导电层可以设置在第二栅极绝缘膜142上。
第一层间绝缘膜161可以设置在第二栅极导电层上，并且包括第一连接构件CNSD1、第二连接构件CNSD2和第三连接构件CNSD3的第一数据导电层可以设置在第一层间绝缘膜161上。
参考图17，第一连接构件CNSD1可以通过开口OP1(参见图13)连接到存储电容器Cst的第一存储电极Cste。尽管在图17中未示出，但是第一连接构件CNSD1的另一个端部可以连接到第一金属图案BML1(参见图13)和半导体层，并且第一连接构件CNSD1的另一个端部处的延伸部分可以连接到的半导体层连接在驱动晶体管T1的半导体ACT1与第六晶体管T6的半导体ACT6之间。
参考图17，第二连接构件CNSD2的一个端部处的延伸部分可以通过开口OP1(参见图13)连接到N节点连接构件CN2，并且另一个端部处的延伸部分可以通过开口OP1和第一存储电极Cste的开口OPst连接到N节点电极CN。
参考图17，第三连接构件CNSD3可以通过开口OP1(参见图13)连接到从保持电容器Chold的第一电极Cholde突出的突出连接部分，并且尽管在图17中未示出，但是第三连接构件CNSD3的另一个端部处的延伸部分可以通过开口OP1连接到半导体层，并且第三连接构件CNSD3的另一个端部处的延伸部分可以连接到的半导体层可以连接在第二晶体管T2(参见图1)的半导体ACT2(参见图13)与第三晶体管T3(参见图1)的半导体ACT3(参见图13)之间。
参考图17，第一有机膜180设置在第一数据导电层上，并且包括驱动低电压线176(参见图15)的第二数据导电层可以设置在第一有机膜180上。第二有机膜181可以设置在第二数据导电层上。
尽管第二有机膜181的上部部分的结构未在图17中示出，但是第二有机膜181的上部部分的结构可以遵循下面的结构。
阳极可以设置在第二有机膜181上，并且覆盖阳极的至少一部分同时具有暴露阳极的开口的像素限定膜可以设置在阳极上。像素限定膜可以包括黑色颜料，或者可以由透明有机材料形成。
间隔件可以设置在像素限定膜上，并且功能层和阴极可以顺序地形成在阳极、间隔件和像素限定膜上。发光层可以设置在多个功能层之间，并且发光层可以仅设置在像素限定膜的开口内。功能层可以包括诸如电子注入层、电子传输层、空穴传输层和空穴注入层的多个辅助层中的至少一者。驱动电压ELVDD(参见图1)可以通过驱动电压线172而施加到阴极。
封装层设置在阴极上，并且封装层包括至少一个无机层和至少一个有机层，并且在一些实施例中，封装层可以具有包括第一无机封装层、有机封装层以及第二无机封装层的三层结构。
在一些实施例中，感测绝缘层和感测电极可以包括在封装层上用于触摸感测。
遮光构件和滤色器层可以设置在感测绝缘层和感测电极上。
参考图17，示出了部分区的放大图，并且在该区中，从底部开始，保持电容器Chold的第一电极Cholde、缓冲层111、第一栅极绝缘膜141、N节点电极CN、第二栅极绝缘膜142、存储电容器Cst的第一存储电极Cste和第一层间绝缘膜161顺序地堆叠。
其中，保持电容器Chold的第一电极Cholde和N节点电极CN重叠以形成保持电容器Chold，并且N节点电极CN和存储电容器Cst的第一存储电极Cste重叠以形成存储电容器Cst。
已经在本文中公开了实施例，并且虽然采用了术语，但是这些术语仅以一般性和描述性的意义来使用和解释，而不是出于限制的目的。在一些实例中，除非另外具体地指出，否则如对于本领域普通技术人员将显而易见的那样，结合实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，将由本领域普通技术人员理解的是，在不脱离如所附权利要求中所阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.一种发光显示装置，其中，所述发光显示装置包括：
发光二极管，包括：
第一电极；以及
第二电极，驱动电压施加到所述第二电极；
驱动晶体管，包括：
栅极电极；
第一电极；以及
第二电极；
第二晶体管，包括：
栅极电极；
第一电极，电连接到数据线，数据电压施加到所述数据线；以及
第二电极，电连接到D节点；
存储电容器，包括：
第一电极，电连接到所述驱动晶体管的所述第一电极；以及
第二电极，电连接到N节点；
保持电容器，包括：
第一电极，电连接到所述D节点；以及
第二电极，电连接到所述N节点；
第三晶体管，包括：
栅极电极；
第一电极，电连接到所述D节点；以及
第二电极，电连接到所述驱动晶体管的所述栅极电极；
第四晶体管，包括：
栅极电极；
第一电极，电连接到所述驱动晶体管的所述栅极电极；以及
第二电极，接收参考电压；
第五晶体管，包括：
栅极电极；
第一电极，电连接到所述驱动晶体管的所述栅极电极；以及
第二电极，电连接到所述N节点；
第六晶体管，包括：
栅极电极；
第一电极，电连接到所述驱动晶体管的所述第一电极；以及
第二电极，接收驱动低电压；
第七晶体管，包括：
栅极电极；
第一电极，电连接到所述驱动晶体管的所述第二电极；以及
第二电极，接收初始化电压；以及
第八晶体管，包括：
栅极电极；
第一电极，电连接到所述驱动晶体管的所述第二电极；以及
第二电极，电连接到所述发光二极管的所述第一电极。
2.根据权利要求1所述的发光显示装置，其中：
所述驱动电压具有高电平的值；
所述初始化电压和所述驱动电压具有相同的值，或者所述初始化电压具有与所述驱动电压的所述值对应的高电平的值；
所述驱动低电压具有低电平的值；
所述参考电压具有高电平的值；
所述存储电容器存储所述驱动晶体管的所述第一电极的电压；
所述保持电容器存储从所述第二晶体管输出的所述数据电压；
所述第二晶体管的所述栅极电极电连接到第一扫描线；
所述第四晶体管的所述栅极电极和所述第五晶体管的所述栅极电极电连接到第二扫描线；
所述第三晶体管的所述栅极电极和所述第六晶体管的所述栅极电极电连接到第一发光控制线；
所述第七晶体管的所述栅极电极电连接到第三扫描线；并且
所述第八晶体管的所述栅极电极电连接到第二发光控制线。
3.根据权利要求2所述的发光显示装置，其中，所述显示装置进一步包括：
第九晶体管，包括：
栅极电极；
第一电极，电连接到所述发光二极管的所述第一电极；以及
第二电极，所述初始化电压施加到所述第二电极，
其中，所述第九晶体管的所述栅极电极电连接到所述第三扫描线，其中，在初始化时段中，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管导通，其中，在写入时段中，所述第二晶体管、所述第四晶体管和所述第五晶体管导通，
其中，在补偿时段中，所述第四晶体管、所述第五晶体管和所述第七晶体管导通，
其中，在所述补偿时段中，所述第九晶体管导通，并且
其中，在发光时段中，所述第三晶体管、所述第六晶体管和所述第八晶体管导通。
4.一种发光显示装置，其中，所述发光显示装置包括：
金属层，设置在基底上；
缓冲层，设置在所述金属层上；
半导体层，设置在所述缓冲层上；
第一栅极绝缘膜，设置在所述半导体层上；
第一栅极导电层，设置在所述第一栅极绝缘膜上；
第二栅极绝缘膜，设置在所述第一栅极导电层上；
第二栅极导电层，设置在所述第二栅极绝缘膜上；
第一层间绝缘膜，设置在所述第二栅极导电层上；
第一数据导电层，设置在所述第一层间绝缘膜上；
第一有机膜，设置在所述第一数据导电层上；
第二数据导电层，设置在所述第一有机膜上；以及
第二有机膜，设置在所述第二数据导电层上，其中，
在平面图中，保持电容器的设置在所述金属层中的第一电极、设置在所述第一栅极导电层中的第一节点电极和存储电容器的设置在所述第二栅极导电层中的第一存储电极彼此重叠，
所述保持电容器在所述保持电容器的所述第一电极与所述第一节点电极在所述平面图中重叠的部分处，并且
所述存储电容器在所述第一节点电极与所述存储电容器的所述第一存储电极在所述平面图中重叠的部分处。
5.根据权利要求4所述的发光显示装置，其中，
所述半导体层包括：
驱动晶体管的半导体；第二晶体管的半导体；第三晶体管的半导体；第四晶体管的半导体；第五晶体管的半导体；第六晶体管的半导体；第七晶体管的半导体；以及第八晶体管的半导体，
所述第一栅极导电层包括：
所述驱动晶体管的栅极电极；所述第二晶体管的栅极电极；所述第三晶体管的栅极电极；所述第四晶体管的栅极电极；所述第五晶体管的栅极电极；所述第六晶体管的栅极电极；所述第七晶体管的栅极电极；以及所述第八晶体管的栅极电极，并且
所述第二数据导电层包括：
数据线；以及
驱动低电压线。
6.根据权利要求5所述的发光显示装置，其中，所述第一数据导电层包括第一连接构件，所述第一连接构件电连接到所述存储电容器的所述第一存储电极，电连接到所述驱动晶体管的所述半导体，并且电连接到所述第六晶体管的所述半导体，并且
其中，所述第一连接构件设置在所述金属层上，并且电连接到在所述平面图中与所述驱动晶体管的所述半导体的至少一部分重叠的第一金属图案。
7.根据权利要求5所述的发光显示装置，其中，
所述第一数据导电层包括第二连接构件，所述第二连接构件电连接到第一节点连接构件并且电连接到设置在所述第一栅极导电层中的所述第一节点电极，
所述第二连接构件通过设置在所述存储电容器的所述第一存储电极中的开口电连接到所述第一节点电极，并且
所述第一节点连接构件通过设置在所述第一数据导电层中的第五连接构件电连接到所述第五晶体管的所述半导体。
8.根据权利要求5所述的发光显示装置，其中，所述第一数据导电层包括第四连接构件，所述第四连接构件电连接到所述驱动晶体管的所述栅极电极，电连接到所述第三晶体管的所述半导体，电连接到所述第四晶体管的所述半导体，并且电连接到所述第五晶体管的所述半导体。
9.根据权利要求5所述的发光显示装置，其中，所述保持电容器的所述第一电极包括：
突出连接部分，所述突出连接部分电连接到所述第二晶体管的所述半导体，并且通过设置在所述第一数据导电层中的第三连接构件电连接到所述第三晶体管的所述半导体。
10.根据权利要求5所述的发光显示装置，其中，所述金属层包括：
第一扫描线；第二扫描线；第一发光控制线；第三扫描线；第二发光控制线；参考电压线；初始化电压线；以及第一驱动低电压线。
其中，所述第一数据导电层包括：
第1-1扫描线；第2-1扫描线；第3-1扫描线；第2-1发光控制线；第二参考电压线；第二初始化电压线；以及第二驱动低电压线，
所述第二晶体管的所述栅极电极电连接到所述第一扫描线和所述第1-1扫描线，
所述第三晶体管的所述栅极电极和所述第六晶体管的所述栅极电极电连接到所述第一发光控制线，
所述第四晶体管的所述栅极电极和所述第五晶体管的所述栅极电极电连接到所述第二扫描线和所述第2-1扫描线，
所述第七晶体管的所述栅极电极电连接到所述第三扫描线和所述第3-1扫描线，并且
所述第八晶体管的所述栅极电极电连接到所述第二发光控制线和所述第2-1发光控制线，并且
其中，所述半导体层进一步包括：
第九晶体管的半导体，
所述第一栅极导电层进一步包括：
所述第九晶体管的栅极电极，并且
所述第九晶体管的所述栅极电极电连接到所述第三扫描线和所述第3-1扫描线。
CN202211433141.3A 2021-11-25 2022-11-16 发光显示装置 Pending CN116169146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210164664A KR20230077804A (ko) 2021-11-25 2021-11-25 발광 표시 장치
KR10-2021-0164664 2021-11-25

Publications (1)

Publication Number Publication Date
CN116169146A true CN116169146A (zh) 2023-05-26

Family

ID=86384080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211433141.3A Pending CN116169146A (zh) 2021-11-25 2022-11-16 发光显示装置

Country Status (3)

Country Link
US (1) US11972726B2 (zh)
KR (1) KR20230077804A (zh)
CN (1) CN116169146A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289631B1 (ko) 2006-09-18 2013-07-30 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101495359B1 (ko) 2008-12-22 2015-02-24 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101666589B1 (ko) 2010-07-02 2016-10-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그의 구동방법
US9917272B2 (en) 2012-10-09 2018-03-13 Merck Patent Gmbh Electronic device
KR101950848B1 (ko) 2012-12-21 2019-02-22 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법

Also Published As

Publication number Publication date
US11972726B2 (en) 2024-04-30
US20230162679A1 (en) 2023-05-25
KR20230077804A (ko) 2023-06-02

Similar Documents

Publication Publication Date Title
US9024848B2 (en) Display device
CN110729324A (zh) 像素和包括该像素的有机发光显示装置
US10976848B2 (en) Display apparatus with touch sensor
US9647048B2 (en) Capacitor structures for display pixel threshold voltage compensation circuits
US7119370B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
US7576358B2 (en) Display panel
US11709562B2 (en) Semiconductor device
CN111554704A (zh) 有机发光二极管显示器
CN104393018A (zh) 具有底部屏蔽的有机发光二极管显示器
US20240213263A1 (en) Dummy pixel circuit, display panel and display device
US11972069B2 (en) Light emitting display device with integrated touch screen and method of manufacturing the same
CN116169146A (zh) 发光显示装置
US20240233645A1 (en) Light emitting display device
US9286829B2 (en) Display device
CN116895244A (zh) 发射型显示装置
US20230141774A1 (en) Light emitting display device
CN221008583U (zh) 发光显示装置
US20240138188A1 (en) Light emitting display device
US20240237403A9 (en) Light emitting display device
US20240147794A1 (en) Light emitting display device
US20240062710A1 (en) Light emitting display device
US20230326399A1 (en) Emissive display device
CN117998920A (zh) 发射显示装置
CN117095626A (zh) 发射显示装置
CN118055641A (zh) 发射显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication