CN116167332A - 版图仿真方法和版图仿真装置 - Google Patents

版图仿真方法和版图仿真装置 Download PDF

Info

Publication number
CN116167332A
CN116167332A CN202111415076.7A CN202111415076A CN116167332A CN 116167332 A CN116167332 A CN 116167332A CN 202111415076 A CN202111415076 A CN 202111415076A CN 116167332 A CN116167332 A CN 116167332A
Authority
CN
China
Prior art keywords
type
layer
information
different
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111415076.7A
Other languages
English (en)
Inventor
张甜
李雪
潘见
邓含露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111415076.7A priority Critical patent/CN116167332A/zh
Publication of CN116167332A publication Critical patent/CN116167332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

版图仿真方法和版图仿真装置，其中版图仿真方法包括：提供第一规则模型，第一规则模型包括若干不同的第一器件，各第一器件包括若干不同类的第一器件结构；根据第一规则模型，获取若干与各第一器件对应的检查模型；提供工艺设计套件，工艺设计套件包括若干不同的第二器件；通过提取模块，在工艺设计套件中获取待检测信息，待检测信息包括全部第二器件；采用第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构；根据检查模型，判断各第二器件中的不同类的第二器件结构是否位置重叠。本发明技术方案提高了版图仿真提取的精度。

Description

版图仿真方法和版图仿真装置
技术领域
本发明涉及半导体制造领域，尤其涉及版图仿真方法和版图仿真装置。
背景技术
精准的版图后仿真提取是集成电路设计的关键一环。在工艺设计包(PDK)中，版图原理图对比(LVS)、寄生参数提取(PEX)、器件模型(SPICE Model)是版图后仿真验证的重要组成部分。
不同器件的各器件结构的连接关系在版图原理图对比(LVS)里面定义，如何保证各器件结构位置互相不重叠，是寄生参数精准提取(PEX)的关键。
然而，在现有技术中，没有有效的方法来保证各器件结构位置不重叠，从而造成后仿真重复提取，大大影响仿真精度。
发明内容
本发明解决的技术问题是提供版图仿真方法和版图仿真装置，通过检查模型，确保了来自同一导体的各器件结构不重叠，提高了版图后仿真提取精度。
为解决上述技术问题，本发明的技术方案提供一种版图仿真方法，所述版图仿真方法包括：提供第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；提供工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
可选的，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
可选的，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
可选的，所述第一器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
可选的，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
可选的，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件；获取各所述第二器件中若干不同种所述第二器件层对应的若干不同种所述第一器件层；根据对应的若干不同种所述第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
可选的，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
可选的，所述第二器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，还包括：在根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠之后，当所述第二器件中的不同类的第二器件结构存在位置重叠时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
可选的，还包括：在根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠之后，当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，重叠检查完毕。
可选的，所述第一器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
可选的，所述第二器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
可选的，所述第一器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，所述第二器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
相应的，本发明的技术方案提供一种版图仿真装置，所述版图仿真装置包括：第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；检查模块，用于根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；结构模块，用于采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；判断模块，用于根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
可选的，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
可选的，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
可选的，所述第一器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
可选的，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
可选的，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件；获取各所述第二器件中若干不同种所述第二器件层对应的若干不同种所述第一器件层；根据对应的若干不同种所述第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
可选的，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
可选的，所述第二器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，还包括：修改模块，用于在所述判断模块之后，当所述第二器件中的不同类的第二器件结构存在位置重叠时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
可选的，还包括：结束模块，用于所述判断模块之后，当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，重叠检查完毕。
可选的，所述第一器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
可选的，所述第二器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
可选的，所述第一器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
可选的，所述第二器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的版图仿真方法中，通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件具有器件信息；采用第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构；之后再根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。通过所述检查模型判断所述工艺设计套件的全部所述第二器件中的不同类的所述第二器件结构位置是否重叠，之后能够根据所述所述第二器件结构的重叠情况对所述第一规则模型进行修改，从而能够确保所述工艺设计套件的全部所述第二器件的各类所述第二器件结构位置没有重叠，从而提高了版图后仿真提取的精度。
相应的，本发明技术方案提供的版图仿真装置中，通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件具有器件信息；通过结构模块，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构；通过判断模块，判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。通过所述检查模型判断所述工艺设计套件的全部所述第二器件中的不同类的所述第二器件结构位置是否重叠，之后能够根据所述所述第二器件结构的重叠情况通过所述修改模块对所述第一规则模型进行修改，从而能够确保所述工艺设计套件的全部所述第二器件的各类所述第二器件结构位置没有重叠，从而提高了版图后仿真提取的精度。
附图说明
图1为本发明实施例中版图仿真方法的流程示意图；
图2为本发明实施例中版图仿真装置的模块示意图。
具体实施方式
如背景技术所述，现有技术中没有有效的方法来保证各器件结构位置不重叠，从而造成后仿真重复提取，大大影响仿真精度。
为解决所述技术问题，本发明技术方案提供了一种版图仿真方法和一种版图仿真装置，通过检查模型，最终确保所述工艺设计套件的全部所述第二器件的各类所述第二器件结构位置没有重叠，从而提高了版图后仿真提取的精度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1为本发明实施例中版图仿真方法的流程示意图，包括：
步骤S100，提供第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；
步骤S200，根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；
步骤S300，提供工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；
步骤S400，通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；
步骤S500，采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；
步骤S600，根据所述检查模型，判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠；
步骤S700，当步骤S600条件成立时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息；
步骤S800，当步骤S600条件不成立时，重叠检查完毕。
以下进行详细说明。
执行步骤S100，提供第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息。
在本实施例中，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
在本实施例中，所述第一器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
在本实施例中，所述第一器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
在本实施例中，所述第一器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
在本实施例中，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
所述第一规则模型的作用是定义了各所述第一器件所包括的所述第一器件结构的类别，以及通过所述第一图形关系，定义了各所述第一器件中的每类所述第一器件结构包括和不包括的所述第一器件层的种类。在版图仿真的过程中，需要根据所述第一规则模型中的定义，进行寄生参数提取(PEX)，之后再根据提取的寄生参数进行版图仿真。
执行步骤S200，根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息。
所述检查条件信息的作用是根据所述第一器件信息中所述第一器件结构对应的所述第一器件结构位置信息来判断所述器件组中的两类不同的所述第一器件结构的位置是否重叠。
在本实施例中，所述检查模型用于检查与所述检查模型对应的所述第一器件中的各类所述第一器件结构是否有重叠。
执行步骤S300，提供工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息。
在本实施例中，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
在本实施例中，所述工艺设计套件指的是集成电路设计中的Process Design Kit(PDK)套件，用于提供所述第二器件设计版图。
在本实施例中，所述第二器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
在本实施例中，所述第二器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
在本实施例中，所述第二器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
执行步骤S400，通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应。
需要说明的是，所述提取模块提取的全部所述第二器件包括所述第二器件具有的所述器件信息，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
执行步骤S500，采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息。
在本实施例中，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
在本实施例中，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件以及获取各所述第二器件的若干不同种所述第二器件层对应的若干不同种所述第一器件层，之后，根据所述第一规则模型中的各所述第一器件中所述第一器件结构与所述若干不同种第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
在本实施例中，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
执行步骤S600，根据所述检查模型，判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
当所述第二器件中的不同类的第二器件结构存在位置重叠时，执行步骤S700，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，执行步骤S800，重叠检查完毕。
在本实施例中，步骤S100至步骤S700是一个循环的过程，通过所述检查模型判断各所述第二器件中的各类不同的所述第二器件结构是否有重叠，如果有重叠，需要在所述第一规则模型中修改重叠的所述第二器件结构对应的所述第一器件结构中的所述第一结构信息，也就是重新确定所述第一器件中所述第一器件结构包括的以及不包括的所述第一器件层的种类。通过不断修改所述第一规则模型，确保各所述第二器件中不存在重叠的所述第二器件结构，从而确保之后根据所述第一规则模型而提取的寄生参数更准确，提高了版图仿真精度。
图2为本发明实施例中版图仿真装置的模块示意图。
相应的，本发明的实施例还提供一种版图仿真装置。具体请参考图2，所述版图仿真装置包括：
第一规则模型200，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；
检查模块210，用于根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；
工艺设计套件220，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；
提取模块230，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；
结构模块240，用于采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；
判断模块250，用于判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
修改模块260，用于在所述判断模块之后，当所述第二器件中的不同类的第二器件结构存在位置重叠时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
结束模块270，用于所述判断模块之后，当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，重叠检查完毕。
在本实施例中，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
在本实施例中，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
在本实施例中，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
在本实施例中，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
在本实施例中，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件以及获取各所述第二器件的若干不同种所述第二器件层对应的若干不同种所述第一器件层，之后，根据所述第一规则模型中的各所述第一器件中所述第一器件结构与所述若干不同种第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
在本实施例中，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种版图仿真方法，其特征在于，包括：
提供第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；
根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；
提供工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；
通过提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；
采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；
根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
2.如权利要求1所述的版图仿真方法，其特征在于，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
3.如权利要求2所述的版图仿真方法，其特征在于，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
4.如权利要求2所述的版图仿真方法，其特征在于，所述第一器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
5.如权利要求2所述的版图仿真方法，其特征在于，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
6.如权利要求5所述的版图仿真方法，其特征在于，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
7.如权利要求6所述的版图仿真方法，其特征在于，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件；获取各所述第二器件中若干不同种所述第二器件层对应的若干不同种所述第一器件层；根据对应的若干不同种所述第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
8.如权利要求6所述的版图仿真方法，其特征在于，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
9.如权利要求6所述的版图仿真方法，其特征在于，所述第二器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
10.如权利要求1所述的版图仿真方法，其特征在于，还包括：在根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠之后，当所述第二器件中的不同类的第二器件结构存在位置重叠时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
11.如权利要求1所述的版图仿真方法，其特征在于，还包括：在根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠之后，当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，重叠检查完毕。
12.如权利要求1所述的版图仿真方法，其特征在于，所述第一器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
13.如权利要求1所述的版图仿真方法，其特征在于，所述第二器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
14.如权利要求1所述的版图仿真方法，其特征在于，所述第一器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
15.如权利要求1所述的版图仿真方法，其特征在于，所述第二器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
16.一种版图仿真装置，其特征在于，包括：
第一规则模型，所述第一规则模型包括若干不同的第一器件，各所述第一器件包括若干不同类的第一器件结构，各所述第一器件的每类第一器件结构具有第一结构信息；
检查模块，用于根据所述第一规则模型，获取若干与各所述第一器件对应的检查模型，各所述检查模型包括若干组器件组以及各器件组对应的检查条件信息，每组器件组包括与所述检查模型对应的所述第一器件中两类不同的所述第一器件结构以及所述第一器件结构的所述第一结构信息；
工艺设计套件，所述工艺设计套件包括若干不同的第二器件，各所述第二器件具有器件信息；
提取模块，在所述工艺设计套件中获取待检测信息，所述待检测信息包括全部所述第二器件，各所述第二器件与各所述第一器件一一对应；
结构模块，用于采用所述第一规则模型，在所述待检测信息中获取各所述第二器件的若干不同类第二器件结构，且每类所述第二器件结构具有第二结构信息；
判断模块，用于根据所述检查模型判断各所述第二器件中的不同类的所述第二器件结构是否位置重叠。
17.如权利要求16所述的版图仿真装置，其特征在于，各所述第一结构信息包括：所述第一器件结构对应的第一器件结构位置信息、若干不同种第一器件层、所述第一器件结构与所述若干不同种第一器件层的第一图形关系、所述若干不同种第一器件层对应的若干第一器件层位置信息、以及所述第一器件结构位置信息与所述若干第一器件层位置信息的位置关系。
18.如权利要求17所述的版图仿真装置，其特征在于，所述第一图形关系包括：各所述第一器件结构包括的所述第一器件层的种类、以及各所述第一器件结构不包括的所述第一器件层的种类。
19.如权利要求17所述的版图仿真装置，其特征在于，所述第一器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
20.如权利要求17所述的版图仿真装置，其特征在于，各所述器件信息包括：若干不同种第二器件层、以及所述若干不同种第二器件层对应的若干第二器件层位置信息。
21.如权利要求20所述的版图仿真装置，其特征在于，各所述第二结构信息包括：所述第二器件结构对应的第二器件结构位置信息、若干不同种第二器件层、所述第二器件结构与所述若干不同种第二器件层的第二图形关系，各所述第二器件结构与各所述第一器件结构一一对应，各所述第二结构信息与各所述第一结构信息一一对应，各所述第二器件结构的所述第二图形关系与各所述第二器件结构对应的各所述第一器件结构的所述第一图形关系相同。
22.如权利要求21所述的版图仿真装置，其特征在于，获取各所述第二器件的若干不同类第二器件结构的方法包括：根据所述待检测信息中各所述第二器件的若干不同种所述第二器件层，获取各所述第二器件对应的各所述第一器件；获取各所述第二器件中若干不同种所述第二器件层对应的若干不同种所述第一器件层；根据对应的若干不同种所述第一器件层的第一图形关系，获取各所述第二器件的若干不同类第二器件结构。
23.如权利要求21所述的版图仿真装置，其特征在于，所述第二图形关系包括：各所述第二器件结构包括的所述第二器件层的种类、以及各所述第二器件结构不包括的所述第二器件层的种类。
24.如权利要求21所述的版图仿真装置，其特征在于，所述第二器件层包括：多晶硅层、有源区、N型注入、P型注入、N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
25.如权利要求16所述的版图仿真装置，其特征在于，还包括：修改模块，用于在所述判断模块之后，当所述第二器件中的不同类的第二器件结构存在位置重叠时，在所述第一规则模型中修改所述第二器件中重叠的第二器件结构对应的所述第一器件结构的所述第一结构信息。
26.如权利要求16所述的版图仿真装置，其特征在于，还包括：结束模块，用于所述判断模块之后，当每个所述第二器件中的每类所述第二器件结构均不存在位置重叠时，重叠检查完毕。
27.如权利要求16所述的版图仿真装置，其特征在于，所述第一器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
28.如权利要求16所述的版图仿真装置，其特征在于，所述第二器件包括：N型MOS管、P型MOS管、NPN型三极管和NPN型三极管中的一者或多者。
29.如权利要求16所述的版图仿真装置，其特征在于，所述第一器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
30.如权利要求16所述的版图仿真装置，其特征在于，所述第二器件结构包括：N型栅极层、N型多晶硅层、N型扩散区、P型栅极层、P型多晶硅层和P型扩散区中的一者或多者。
CN202111415076.7A 2021-11-25 2021-11-25 版图仿真方法和版图仿真装置 Pending CN116167332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111415076.7A CN116167332A (zh) 2021-11-25 2021-11-25 版图仿真方法和版图仿真装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111415076.7A CN116167332A (zh) 2021-11-25 2021-11-25 版图仿真方法和版图仿真装置

Publications (1)

Publication Number Publication Date
CN116167332A true CN116167332A (zh) 2023-05-26

Family

ID=86420670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111415076.7A Pending CN116167332A (zh) 2021-11-25 2021-11-25 版图仿真方法和版图仿真装置

Country Status (1)

Country Link
CN (1) CN116167332A (zh)

Similar Documents

Publication Publication Date Title
KR102139425B1 (ko) 회로 스텐실들을 이용한 회로 설계를 위한 추출된 레이아웃-의존 효과들의 재사용
US20080021689A1 (en) Method for designing semiconductor integrated circuit and method of circuit simulation
US9836565B2 (en) Electronic design automation method and apparatus thereof
US20080010623A1 (en) Semiconductor device verification system and semiconductor device fabrication method
JP2006178907A (ja) 回路シミュレーション方法および装置
CN118194777B (zh) 版图移植方法、装置、存储介质及终端设备
JP2017021671A (ja) 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置
US8549445B2 (en) Targeted production control using multivariate analysis of design marginalities
CN103646031B (zh) Drc文件的坐标数据对比方法
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
US20080072191A1 (en) Sanity checker for integrated circuits
US7490308B2 (en) Method for implementing overlay-based modification of VLSI design layout
US7404158B2 (en) Inspection method and inspection apparatus for semiconductor integrated circuit
CN116167332A (zh) 版图仿真方法和版图仿真装置
CN113971386A (zh) 集成电路的仿真方法
Tam et al. SLIDER: Simulation of layout-injected defects for electrical responses
CN106897504B (zh) 对ip模块进行开发形成参数化单元的方法
CN110781641B (zh) 一种快速识别纠正版图中敏感图形的方法
CN112100975A (zh) 一种版图设计的金属层自动连接方法
CN111241774A (zh) 集成电路布局的产生方法
CN111429426A (zh) 一种检测对象缺陷图案的提取装置、提取方法及存储介质
Laurent Physical verification of microelectronics" mask patterns" with calibre SVRF rule files
CN111767690B (zh) 基于lvs工具的盆区检测方法
US20110078649A1 (en) Wafer layout assisting method and system
CN114722768B (zh) 一种芯片虚拟部件设计方法及其装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination