CN116156964A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN116156964A
CN116156964A CN202211434911.6A CN202211434911A CN116156964A CN 116156964 A CN116156964 A CN 116156964A CN 202211434911 A CN202211434911 A CN 202211434911A CN 116156964 A CN116156964 A CN 116156964A
Authority
CN
China
Prior art keywords
line
bridge
insulating layer
disposed
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211434911.6A
Other languages
English (en)
Inventor
崔昇柱
金京准
俞贤在
孙礼瑟
韩相千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116156964A publication Critical patent/CN116156964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示面板。该显示面板包括：基体层；像素，包括晶体管和发光元件，晶体管中的每个包括半导体图案和栅极，发光元件电连接到晶体管；数据线，电连接到对应的像素，在第一方向上彼此间隔开并且在与第一方向相交的第二方向上延伸；桥接线，电连接到数据线；以及扫描线和感测线，电连接到像素，在第二方向上彼此间隔开并且在第一方向上延伸。桥接线在第二方向上延伸，并且在平面图中在扫描线和感测线与数据线相交所在的区域中与数据线叠置。

Description

显示面板
本申请要求于2021年11月16日在韩国知识产权局提交的第10-2021-0157188号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开在此涉及一种显示面板，并且涉及一种包括具有改善的可靠性的电路元件的显示面板。
背景技术
显示面板可以包括像素和控制像素的驱动电路(例如，扫描驱动电路和数据驱动电路)。像素中的每个可以包括显示元件和控制显示元件的像素的驱动电路。像素的驱动电路可以包括有机连接的晶体管。
扫描驱动电路和/或数据驱动电路可以通过与形成像素的工艺相同的工艺形成。扫描驱动电路和/或数据驱动电路可以包括有机连接的晶体管。
将理解的是，该背景技术部分部分地旨在提供用于理解该技术的有用背景。然而，该背景技术部分也可以包括不是在这里公开的主题的对应的有效提交日期之前相关领域技术人员已知或理解的内容的一部分的想法、构思或认识。
发明内容
公开提供了一种具有改善的显示质量的显示面板。
实施例提供了一种显示面板，该显示面板包括：基体层；像素，包括晶体管和发光元件，晶体管中的每个可以包括半导体图案和栅极，发光元件电连接到晶体管；数据线，电连接到对应的像素，在第一方向上彼此间隔开，并且在与第一方向相交的第二方向上延伸；桥接线，电连接到数据线；以及扫描线和感测线，电连接到像素，在第二方向上彼此间隔开并且在第一方向上延伸，其中，桥接线在第二方向上延伸，并且在平面图中在扫描线和感测线与数据线相交所在的区域中与数据线叠置。
在实施例中，桥接线中的每条可以包括：栅极桥，具有在第二方向上的端部和与端部相对的另一端部，且扫描线和感测线设置在端部与另一端部之间；第一源极桥，在平面图中同数据线中的与端部相邻的对应的数据线和与端部相邻的栅极桥叠置，并且电连接到所述对应的数据线和栅极桥；以及第二源极桥，在平面图中同数据线中的与另一端部相邻的所述对应的数据线和与另一端部相邻的栅极桥叠置，并且电连接到所述对应的数据线和栅极桥。
在实施例中，栅极桥和栅极可以包括相同的材料。
在实施例中，第一源极桥、第二源极桥和扫描线可以包括相同的材料。
在实施例中，第一源极桥和第二源极桥可以在第二方向上彼此间隔开，且扫描线和感测线设置在第一源极桥与第二源极桥之间。
在实施例中，桥接线中的每条可以具有在第二方向上的端部和另一端部，且扫描线和感测线设置在端部与另一端部之间，并且桥接线中的每条可以直接电连接到数据线中的对应的数据线的与端部相邻的一部分以及数据线中的所述对应的数据线的与另一端部相邻的一部分。
在实施例中，桥接线中的每条和栅极可以包括相同的材料。
在实施例中，扫描线和感测线中的每条以及栅极可以包括相同的材料，并且桥接线中的每条可以包括与栅极的材料不同的材料。
在实施例中，显示面板还可以包括设置在基体层上的绝缘层，其中，绝缘层可以包括：第一绝缘层，设置在基体层上以覆盖数据线；第二绝缘层，设置在第一绝缘层上以覆盖半导体图案；第三绝缘层，设置在第二绝缘层上；以及第四绝缘层，设置在第三绝缘层上以覆盖扫描线和感测线。
在实施例中，桥接线中的每条可以包括：栅极桥，在平面图中与数据线中的对应的数据线叠置，设置在第二绝缘层上并且被第三绝缘层覆盖；以及源极桥，设置在第三绝缘层上并且被第四绝缘层覆盖，其中，源极桥的在平面图中与栅极桥叠置的一部分可以通过第三绝缘层中的接触孔电连接到栅极桥，并且源极桥的在平面图中与所述对应的数据线叠置的一部分可以通过第三绝缘层和第一绝缘层中的接触孔电连接到所述对应的数据线。
在实施例中，桥接线可以在平面图中与数据线叠置，设置在第二绝缘层上并且可以被第三绝缘层覆盖，并且可以通过第一绝缘层和第二绝缘层中的接触孔直接电连接到数据线，且扫描线和感测线设置在第三绝缘层上。
在实施例中，晶体管可以包括第一晶体管、第二晶体管和第三晶体管，并且显示面板还可以包括光阻挡图案，该光阻挡图案设置在基体层上，被第一绝缘层覆盖，并且在平面图中与第一晶体管的半导体图案的至少一部分叠置。
在实施例中，显示面板还可以包括：电容器，包括设置在第二绝缘层上的第一图案以及第二图案；第一子图案，设置在第四绝缘层上，并且将数据线中的对应的数据线与第二晶体管电连接；以及第二子图案，设置在第四绝缘层上，并且将第二晶体管与电容器的第一图案电连接。
在实施例中，第二绝缘层的一部分可以在平面上具有与栅极桥的形状对应的形状。
在实施例中，显示面板还可以包括设置在基体层上的绝缘层，其中，绝缘层可以包括：第一绝缘层，设置在基体层上并且覆盖数据线；第二绝缘层，设置在第一绝缘层上并且覆盖半导体图案；第三绝缘层，设置在第二绝缘层上并且覆盖栅极、扫描线和感测线；以及第四绝缘层，设置在第三绝缘层上并且覆盖桥接线，桥接线可以通过第一绝缘层和第三绝缘层中的接触孔直接电连接到数据线。
在实施例中，一种显示面板可以包括：第一晶体管、第二晶体管和第三晶体管，第一晶体管、第二晶体管和第三晶体管中的每个可以包括半导体图案和栅极；发光元件，电连接到第一晶体管；扫描线，电连接到第二晶体管并且在第一方向上延伸；感测线，电连接到第三晶体管并且在第一方向上延伸，感测线在与第一方向相交的第二方向上与扫描线间隔开；数据线，电连接到第二晶体管并且在与第一方向相交的第二方向上延伸；以及桥接线，电连接到数据线，其中，在平面图中，数据线与扫描线和感测线相交所在的区域同桥接线与扫描线和感测线相交所在的区域叠置。
在实施例中，桥接线可以包括：栅极桥，具有在第二方向上的端部和与端部相对的另一端部，且扫描线和感测线设置在端部与另一端部之间；第一源极桥，在平面图中同数据线的与端部相邻的一部分和与端部相邻的栅极桥叠置，并且电连接到数据线的所述一部分和栅极桥；以及第二源极桥，在平面图中同数据线的与另一端部相邻的另一部分和与另一端部相邻的栅极桥叠置，并且电连接到数据线的所述另一部分和栅极桥。
在实施例中，栅极桥和栅极可以设置在同一层。
在实施例中，第一源极桥、第二源极桥和扫描线可以设置在同一层。
在实施例中，桥接线可以具有在第二方向上的端部和另一端部，且扫描线和感测线设置在端部与另一端部之间，并且桥接线可以直接电连接到数据线的与端部相邻的一部分以及数据线的与另一端部相邻的一部分。
在实施例中，桥接线和栅极可以设置在同一层。
在实施例中，扫描线、感测线和栅极可以设置在同一层，并且桥接线和栅极可以设置在不同的层上。
附图说明
包括附图以提供对公开的进一步理解，并且附图被并入本说明书中并且构成本说明书的一部分。附图示出了公开的实施例，并且与描述一起用于解释公开的原理。在附图中：
图1A是根据实施例的显示面板的示意性透视图；
图1B是根据实施例的弯曲显示面板的示意性透视图；
图2是根据实施例的显示面板的示意性剖视图；
图3是根据实施例的显示面板的示意性平面图；
图4是根据实施例的像素的等效电路的示意图；
图5是示出根据实施例的设置在单位像素中的导电图案的层叠顺序的示意性平面图；
图6A至图6K是根据实施例的其中针对每个层划分设置在单位像素中的导电图案的层叠顺序的示意性平面图；
图7是沿着图6K的线I-I'截取的示意性剖视图；
图8是沿着图6K的线II-II'截取的示意性剖视图；
图9是沿着图6K的线III-III'截取的示意性剖视图；
图10A是示出根据实施例的单位像素的一个区域的放大示意性平面图；
图10B是沿着图10A的线IV-IV'截取的示意性剖视图；
图10C是沿着图10A的线V-V'截取的示意性剖视图；
图11A是根据实施例的示出单位像素的一个区域的放大示意性平面图；
图11B是沿着图11A的线VI-VI'截取的示意性剖视图；以及
图11C是沿着图11A的线VII-VII'截取的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述公开，在附图中示出了实施例。然而，本公开可以以不同的形式体现，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达公开的范围。
在本说明书中，还将理解的是，当一个组件(或区域、层、部分)被称为“在”另一组件“上”、“连接到”或“结合到”另一组件时，该组件(或区域、层、部分)可以直接设置在所述一个组件上/直接连接/直接结合到所述一个组件，或者也可以存在居间的第三组件或其他组件。
将理解的是，术语“连接到”或“结合到”可以包括物理或电连接或结合。
同样的附图标记始终指同样的元件。此外，在图中，为了清楚说明，可以夸大组件的厚度、比率和尺寸。
如这里所使用的，除非上下文另有明确指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为是指“A、B或A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
将理解的是，尽管这里使用诸如“第一”和“第二”的术语来描述各种元件，但是这些元件不应受这些术语限制。术语仅用于将一个组件与其他组件区分开。例如，在不脱离所附权利要求的范围的情况下，在实施例中被称为第一元件的第一元件可以在另一实施例中被称为第二元件。除非指出为相反，否则单数形式的术语可以包括复数形式。
此外，“在……下面”、“在……下方”、“在……上方”、“上”等用于解释附图中所示的元件的关系关联。术语可以是相对概念，并且基于附图中表达的方向来描述。
术语“叠置”或其变型是指第一物体可以在第二物体上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或面向、在……之上延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其他合适的术语。
当元件被描述为“不”与另一元件“叠置”或其变型时，其可以包括元件彼此间隔开、彼此偏移或彼此隔开或者本领域普通技术人员将领会和理解的任何其他合适的术语。
术语“面对”和“面向”是指第一元件可以直接或间接与第二元件相对。在第三元件介于第一元件与第二元件之间的情况下，第一元件和第二元件尽管仍然彼此面对但可以被理解为彼此间接相对。
当在本说明书中使用术语“包含”、“包括”、“具有”和/或它们的变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如这里使用的“约(大约)”或“近似”包括所陈述的值，并且是指在如由本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约(大约)”可以是指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非这里另外定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
在下文中，将参照附图描述实施例。
图1A是根据实施例的显示面板的示意性透视图；图1B是根据实施例的弯曲显示面板的示意性透视图。图2是根据实施例的显示面板的示意性剖视图。图3是根据实施例的显示面板的示意性平面图。图4是根据实施例的像素的等效电路的示意图。
图1A和图1B中所示的显示面板DP和DP-1中的每个可以是发射显示面板，并且包括液晶显示面板、电泳显示面板、微机电系统(MEMS)显示面板、电润湿显示面板、有机发光显示面板、无机发光显示面板和量子点显示面板中的一个。根据实施例的显示面板DP和DP-1中的每个可以包括超小型发光元件。例如，显示面板DP和DP-1中的每个可以包括微型LED元件和/或纳米LED元件，但是不受特别地限制。
如图1A中所示，显示面板DP可以通过显示表面DP-IS显示图像。设置在显示面板DP的最上侧处的构件的顶表面可以被定义为显示表面DP-IS。根据公开，图2中所示的窗面板WD的顶表面可以设置为显示面板DP的显示表面DP-IS。
显示表面DP-IS可以是与由第一方向DR1和第二方向DR2限定的表面平行的表面。显示表面DP-IS的法线方向(例如，显示面板DP的厚度方向)被指示为第三方向DR3。下面将描述的层中的每个或单元中的每个的前表面(或顶表面)和后表面(或底表面)通过第三方向DR3来区分。
显示面板DP可以包括显示区域DA和非显示区域NDA。像素PX的发射层EML(见图7)设置在显示区域DA中，像素PX的发射层EML不设置在非显示区域NDA中。非显示区域NDA沿着显示表面DP-IS的边缘限定。非显示区域NDA可以围绕显示区域DA或者可以与显示区域DA相邻。在实施例中，非显示区域NDA可以被省略，或者可以设置在显示区域DA的仅一侧或侧面处。
参照图1B，根据实施例的显示面板DP-1可以相对于在第二方向DR2上延伸的虚拟轴AX沿着第一方向DR1弯曲。然而，实施例不限于此，轴可以在第一方向DR1上延伸，或者显示面板DP-1可以基于在不同方向上延伸的轴弯曲。
根据实施例的显示面板DP和DP-1中的每个可以是可卷曲的显示面板、可折叠的显示面板或可滑动的显示面板。这里，显示面板DP和显示面板DP-1中的每个可以具有柔性性质，并且可以在被安装在显示装置中之后被折叠或卷曲。因此，显示面板DP和DP-1中的每个可以包括弯曲显示表面或三维显示表面DP-IS。立体形的显示表面DP-IS可以包括指示不同方向的显示区域。
图1A和图1B示出了其中单位像素PXU设置在显示区域DA中的状态。单位像素PXU可以包括提供不同光的至少两个像素。例如，单位像素PXU可以是其中设置有提供绿光、红光和蓝光的像素的区域。设置在单位像素PXU中的像素中的每个的发射区域、形状和布置不限于任一种形状和/或布置。例如，设置在单位像素PXU中的像素中的每个的发射区域可以彼此不同。发射区域中的每个可以在平面上具有圆形或多边形形状。
参照图2，根据公开的显示面板DP可以包括基体层BS、设置在基体层BS上的电路元件层DP-CL、显示元件层DP-OLED、薄膜封装层TFE、光控制层OSL和窗面板WD。在公开的精神和范围内，显示面板DP还可以包括诸如抗反射层、折射率控制层等的功能层。电路元件层DP-CL可以至少包括绝缘层和电路元件。下面描述的绝缘层可以包括有机层和/或无机层。
基体层BS可以包括合成树脂层。合成树脂层可以包括热固性树脂。例如，合成树脂层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。合成树脂层可以包括玻璃基底、金属基底或有机/无机复合基底。
电路元件层DP-CL通过诸如涂覆和沉积的工艺形成绝缘层、半导体层和导电层。此后，可以通过光刻和蚀刻工艺选择性地使绝缘层、半导体层和导电层图案化。通过该工艺形成半导体图案、导电图案、信号线等。设置在同一层的图案使用相同的材料通过同一工艺形成。
电路元件层DP-CL可以包括构成像素PX的驱动电路或信号线。显示元件层DP-OLED可以包括设置在像素PX中的发光元件OLED(见图7)和像素限定层PDL(见图7)。
薄膜封装层TFE可以设置在显示元件层DP-OLED上以保护发光元件OLED。薄膜封装层TEF可以包括无机层和设置在无机层之间的有机层。无机层可以保护发光元件OLED免受湿气和氧的影响，有机层可以保护发光元件OLED免受异物(诸如灰尘颗粒)的影响。
光控制层OSL可以包括改变发光元件OLED中产生的源光的光学性质的光控制图案。光控制图案可以包括量子点，并且也可以包括选择性地透射穿过光控制图案的光的滤色器图案。
窗面板WD可以设置在光控制层OSL上，并且可以将从显示面板DP提供的图像透射到外部。窗面板WD可以被划分为如图1A中所示的显示表面DP-IS的显示区域DA和非显示区域NDA。显示区域DA与非显示区域NDA之间的边界可以由设置在窗面板WD下面或下方并且吸收光的边框图案限定。
窗面板WD可以包括基体层和设置在基体层上的功能层。在公开的精神和范围内，功能层可以包括保护层、抗指纹层等。窗面板WD的基体层可以由玻璃、蓝宝石或塑料制成。
图3示出了设置在显示面板DP中的信号线SL1至SLn以及DL1至DLm与像素PX11至PXnm之间在平面上的布置关系。信号线SL1至SLn以及DL1至DLm可以包括扫描线SL1至SLn以及数据线DL1至DLm。
像素PX11至PXnm可以设置在显示区域DA中。像素PX11至PXnm中的每个连接到扫描线SL1至SLn中的对应的扫描线以及数据线DL1至DLm中的对应的数据线。像素PX11至PXnm中的每个可以包括像素驱动电路和发光元件。根据像素PX11至PXnm的像素驱动电路的构造，更多种类的信号线可以设置在显示面板DP中。将理解的是，像素PX11至PXnm可以包括像素PX：PX1、PX2和PX3。
栅极驱动电路GDC可以设置在非显示区域NDA中。栅极驱动电路GDC可以通过氧化硅栅极驱动电路(OSG)工艺或非晶硅栅极驱动电路(ASG)工艺与显示面板DP成一体。
图4示出了像素PX11至PXnm之中的一个像素PXij的电路图。
像素PXij可以包括像素电路PC和发光元件OLED。像素电路PC可以包括晶体管T1至T3以及电容器Cst。
晶体管T1至T3可以通过低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺形成。第一晶体管T1至第三晶体管T3中的每个可以包括硅半导体和氧化物半导体中的任一种。这里，氧化物半导体可以包括结晶氧化物半导体或非晶氧化物半导体，硅半导体可以包括非晶硅、多晶硅等，但是不限于任一实施例。
在下文中，第一晶体管T1至第三晶体管T3中的每个被描述为N型，但是不限于此。例如，根据施加的信号，第一晶体管T1至第三晶体管T3中的每个可以是P型晶体管或N型晶体管。这里，P型晶体管的源极和漏极可以分别与N型晶体管的漏极和源极对应。
图4示出了连接到第i扫描线SCLi、第i感测线SSLi、第j数据线DLj和第j初始线ILj的像素PXij的示例。
像素电路PC可以包括第一晶体管T1(驱动晶体管)、第二晶体管T2(开关晶体管)、第三晶体管T3(感测晶体管)和电容器Cst。然而，像素电路PC还可以包括附加晶体管和附加电容器，但是不限于任一实施例。
发光元件OLED可以是包括阳极(第一电极)和阴极(第二电极)的有机发光元件或无机发光元件。发光元件OLED的阳极可以通过第一晶体管T1接收第一电压ELVDD，并且发光元件OLED的阴极可以接收第二电压ELVSS。发光元件OLED可以接收第一电压ELVDD和第二电压ELVSS以发射光。
第一晶体管T1可以包括接收第一电压ELVDD的漏极D1、连接到发光元件OLED的阳极的源极S1以及连接到电容器Cst的栅极G1。第一晶体管T1可以响应于存储在电容器Cst中的电压值控制以第一电压ELVDD流过发光元件OLED的驱动电流。
第二晶体管T2可以包括连接到第j数据线DLj的漏极D2、连接到电容器Cst的源极S2以及接收第i第一扫描信号SCi的栅极G2。第二晶体管T2响应于第i第一扫描信号SCi将数据电压Vd提供到第一晶体管T1。
第三晶体管T3可以包括连接到第j初始线ILj的源极S3、连接到发光元件OLED的阳极的漏极D3以及接收第i第二扫描信号SSi的栅极G3。第j初始线ILj可以接收初始电压Vintit。
电容器Cst可以根据输入信号存储具有各种值的电压差。例如，电容器Cst可以存储与从第二晶体管T2传输的电压和第一电压ELVDD之间的差对应的电压。
图5是示出根据实施例的设置在单位像素中的导电图案的层叠顺序的示意性平面图。图6A至图6K是根据实施例的其中针对每个层划分设置在单位像素中的导电图案的层叠顺序的示意性平面图。图7是沿着图6K的线I-I'截取的示意性剖视图。图8是沿着图6K的线II-II'截取的示意性剖视图。图9是沿着图6K的线III-III'截取的示意性剖视图。
图5示出了设置在单位像素PXU(见图1A)中的三个像素与设置在驱动元件中的组件之间的布置关系，并且图6A至图6K示出了针对每个层划分的图5的组件。
像素中的每个连接到第一电力线ED、第二电力线EL、扫描线SCL和感测线SSL。此外，像素可以连接到对应的数据线DL1、DL2和DL3。第一电力线ED可以提供第一电压ELVDD，第二电力线EL可以提供低于第一电压ELVDD的第二电压ELVSS(见图4)。
像素中的每个可以包括第一晶体管至第三晶体管T1、T2和T3、电容器Cst和发光元件OLED(见图4)。图5示出了设置在像素PX1、PX2和PX3中的每个中的发光元件OLED的第一电极AE。
与设置在像素中的一个中的第一晶体管至第三晶体管T1、T2和T3以及电容器Cst相关的等效电路图可以与图4中描述的等效电路图对应。
在图6A至图6K中所示的组件中，仅针对每个层描述用于设置在不同层上的组件的附图标记，并且将参照图6A至图6K描述省略的附图标记。
参照图5和图6A，第一导电层MSL1可以包括初始线IL、电力图案EBR、光阻挡图案BML1、BML2和BML3、第一数据线至第三数据线DL1、DL2和DL3以及第二电力线EL的第一线E-1。
在公开中，第一数据线至第三数据线DL1、DL2和DL3可以在第一方向DR1上彼此间隔开，并且第一数据线至第三数据线DL1、DL2和DL3中的每条可以在第二方向DR2上延伸。图5至图6K示出了在第一方向DR1上顺序布置(或设置)的第二数据线DL2、第一数据线DL1和第三数据线DL3，但是该实施例不限于此。第一数据线至第三数据线DL1、DL2和DL3的布置顺序可以改变，并且不限于任一实施例。
初始线IL和电力图案EBR中的每者可以沿着第二方向DR2延伸，并且初始线IL和电力图案EBR可以在第一方向DR1上彼此间隔开。电力图案EBR可以连接到稍后将描述的第四导电层MSL4的第一电力线ED，并且可以将第一电压ELVDD提供到第一晶体管T1。
第二电力线EL的设置在最下层处的第一线E-1可以在第二方向DR2上延伸。因此，第一线E-1可以与第一数据线至第三数据线DL1、DL2和DL3以及初始线IL在同一方向上延伸。
光阻挡图案BML1、BML2和BML3可以设置在第二数据线DL2与电力图案EBR之间，并且可以在第二方向DR2上彼此间隔开。光阻挡图案BML1、BML2和BML3可以单独地设置，以与对应的像素之中的第一晶体管T1的半导体层部分地叠置。根据实施例，光阻挡图案BML1、BML2和BML3中的每个可以连接到叠置的第一晶体管T1的源极S1，并且接收施加到源极S1的信号，以在半导体图案下方形成同步结构(sync structure)。
根据公开，其中第一数据线至第三数据线DL1、DL2和DL3、扫描线SCL、第一电力线ED和感测线SSL彼此叠置的区域可以被定义为“交叉区域CA”。在交叉区域CA中，数据线DL1、DL2和DL3中的每条可以通过稍后将描述的桥接线BL双重连接。
第一导电层MSL1可以被第一绝缘层10覆盖(或叠置)。第一绝缘层10可以是缓冲层。
图6B示出了限定在第一绝缘层10中的接触孔。第一绝缘层10可以设置在基体层BS(见图2)上以覆盖第一导电层MSL1。穿过第一绝缘层10并且使第一导电层MSL1的一部分暴露的接触孔可以限定在第一绝缘层10中。
第一初始接触孔CNT-R1可以使初始线IL的一部分暴露。
第一-1附加接触孔CNT-A1和第一-2附加接触孔CNT-Q1可以使第一线E-1的一部分暴露。
第一-1电力接触孔CNT-P1和第一-2电力接触孔CNT-V1可以使电力图案EBR的一部分暴露。
第一数据接触孔CNT-D1可以使第一数据线至第三数据线DL1、DL2和DL3之中的对应的数据线的一部分暴露。
第一光阻挡接触孔CNT-B1可以使光阻挡图案BML1、BML2和BML3之中的对应的光阻挡图案的一部分暴露。
第一线接触孔CNT-E1可以使电力图案EBR的一部分暴露。
第一孔CD1和第三孔CD3可以使第一数据线至第三数据线DL1、DL2及DL3之中的对应的数据线的一个端部或一端和另一端部或另一端暴露。如图6F和图9中所示，第一孔CD1与限定在第三绝缘层30中的第二孔CD2叠置。第一孔CD1和第二孔CD2可以被定义为“第一-1桥接触孔C-D1”。并且第三孔CD3与限定在第三绝缘层30中的第四孔CD4叠置。第三孔CD3和第四孔CD4可以被定义为“第一-2桥接触孔C-D2”。
参照图5和图6C，根据公开的第二导电层MSL2可以设置在第一绝缘层10上。第二导电层MSL2可以包括设置在第一晶体管至第三晶体管T1、T2和T3中的每个中的半导体图案。
设置在第一晶体管T1中的半导体图案可以包括源极S1、漏极D1和沟道区A1。沟道区A1可以设置在源极S1与漏极D1之间。设置在第二晶体管T2中的半导体图案可以包括源极S2、漏极D2和沟道区A2。沟道区A2可以设置在源极S2与漏极D2之间。设置在第三晶体管T3中的半导体图案可以包括源极S3、漏极D3和沟道区A3。沟道区A3可以设置在源极S3与漏极D3之间。
在使用稍后将描述的栅极作为掩模执行减少工艺之后，可以将设置在半导体图案中的每个中的区域划分为源极、漏极和沟道区。
半导体图案中的每个可以设置为氧化物半导体图案。例如，氧化物半导体可以包括氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)中的任一种。然而，公开不限于此，半导体图案可以由非晶硅或多晶硅制成，但是不限于任一实施例。
图6D示出了限定在第二绝缘层20中的接触孔。第二绝缘层20设置在第一绝缘层10上以覆盖第二导电层MSL2的一部分。穿过第二绝缘层20以使第二导电层MSL2的一部分暴露的接触孔可以限定在第二绝缘层20中。
第一栅极接触孔CNT-T1可以与设置在第二晶体管T2中的从漏极D2突出的突起PP(见图7)叠置。
根据公开，接触孔可以限定在第二绝缘层20中，并且设置在第二绝缘层20上的导电层可以被图案化以形成第三导电层MSL3。此后，可以使用设置在第三导电层MSL3中的导电图案作为掩模来去除第二绝缘层20。
因此，在公开中，除了限定在第二绝缘层20中的接触孔之外，第二绝缘层20在平面上的形状可以与设置在第三导电层MSL3中的导电图案的形状对应。在公开中，“与形状对应”的含义并不是指在平面上具有相同的面积，而可以包括工艺上的误差。
参照图5和图6E，第三导电层MSL3可以设置在第二绝缘层20上。第三导电层MSL3可以包括连接到第四导电层MSL4的感测线SSL的感测图案SS-P、连接到第四导电层MSL4的扫描线SCL的扫描图案SC-P、第二电力线EL的附加线E-2以及电容器Cst的第一部分Cst-1(第一图案)。
第三导电层MSL3可以包括第一附加电力图案ED-S1。第一附加电力图案ED-S1可以被单独地提供到像素中的每个。第一附加电力图案ED-S1的与电力图案EBR叠置的一部分可以设置在第一-1电力接触孔CNT-P1中并且连接到电力图案EBR。
第二电力线EL的附加线E-2可以与第一线E-1叠置。附加线E-2可以设置在与其上设置有数据线DL1、DL2和DL3的层不同的层上。附加线E-2可以沿着第二方向DR2延伸。第一线E-1和附加线E-2可以在平面上与数据线DL1、DL2和DL3间隔开。附加线E-2可以设置在第一-1附加接触孔CNT-A1中并且连接到第一线E-1。
根据公开，第三导电层MSL3可以包括设置在第一晶体管至第三晶体管T1、T2和T3中的栅极。
第三导电层MSL3的与第一晶体管T1的沟道区A1叠置的部分可以被限定为第一晶体管T1的栅极G1，并且剩余部分可以被限定为电容器Cst的第一部分Cst-1。第一部分Cst-1可以设置在第一栅极接触孔CNT-T1中，并且连接到从第二晶体管T2的漏极D2突出的突起PP(见图7)。
与第二晶体管T2的沟道区A2叠置的扫描图案SC-P可以被限定为第二晶体管T2的栅极G2，并且与第三晶体管T3的沟道区A3叠置的感测图案SS-P可以被限定为第三晶体管T3的栅极G3。
可以使用栅极G1、G2和G3作为掩模来执行设置在第一晶体管至第三晶体管T1、T2和T3中的每个中的半导体图案的减少工艺，并且源极和漏极中的每个可以具有大于沟道区的导电率的导电率。
感测图案SS-P可以设置在稍后将描述的第四导电层MSL4中，并且连接到在第一方向DR1上延伸的感测线SSL。感测图案SS-P可以在第二方向DR2上延伸。
扫描图案SC-P可以设置在稍后将描述的第四导电层MSL4中，并且连接到在第一方向DR1上延伸的扫描线SCL。扫描图案SC-P可以在第二方向DR2上延伸。
根据该实施例，第三导电层MSL3可以包括栅极桥GB。栅极桥GB可以设置在交叉区域CA中，稍后将描述的扫描线SCL、第一电力线ED和感测线SSL在交叉区域CA中彼此交叉(或相交)。栅极桥GB可以设置为多个以与数据线DL1、DL2和DL3中的每条叠置。
例如，栅极桥GB可以包括与第一数据线DL1叠置的第一栅极桥B1、与第二数据线DL2叠置的第二栅极桥B2以及与第三数据线DL3叠置的第三栅极桥B3。栅极桥B1、B2和B3中的每个可以在数据线DL1、DL2和DL3延伸所沿的方向上(在与第二方向DR2相同的方向上)延伸。
栅极桥GB可以与稍后将描述的源极桥SB一起设置在桥接线BL中。
栅极桥B1、B2和B3中的每个可以包括一个端部或一端B-1和另一端部或另一端B-2。稍后将描述的扫描线SCL、第一电力线ED和感测线SSL可以设置在一个端部或一端B-1与另一端部或另一端B-2之间。
第三导电层MSL3可以被第三绝缘层30覆盖。
图6F示出了限定在第三绝缘层30中的接触孔。第三绝缘层30设置在第二绝缘层20上以覆盖第三导电层MSL3。穿过第三绝缘层30以使第三导电层MSL3的一部分暴露的接触孔可以限定在第三绝缘层30中。
第二初始接触孔CNT-R2可以与第一初始接触孔CNT-R1叠置。
第二-1附加接触孔CNT-A2可以使附加线E-2的一部分暴露。第二-2附加接触孔CNT-Q2可以使第一线E-1的一部分暴露。
扫描接触孔CNT-C可以使扫描图案SC-P的一部分暴露。感测接触孔CNT-S可以使感测图案SS-P的一部分暴露。
第二线接触孔CNT-E2可以与第一线接触孔CNT-E1叠置。第一线接触孔CNT-E1和第二线接触孔CNT-E2可以使电力图案EBR的一部分暴露。
第二-1附加接触孔CNT-A2可以与第一-1附加接触孔CNT-A1叠置。第二-1附加接触孔CNT-A2可以使附加线E-2的一部分暴露。
第二-2附加接触孔CNT-Q2可以与第一-2附加接触孔CNT-Q1叠置。第二-2附加接触孔CNT-Q2可以使第一线E-1的一部分暴露。
第二光阻挡接触孔CNT-B2可以与第一光阻挡接触孔CNT-B1叠置。第二光阻挡接触孔CNT-B2可以使对应的光阻挡图案BML1、BML2和BML3暴露。
第二-1电力接触孔CNT-P2可以与第一-1电力接触孔CNT-P1叠置。第二-1电力接触孔CNT-P2可以使对应的第一附加电力图案ED-S1暴露。
第二-2电力接触孔CNT-V2可以与第一-2电力接触孔CNT-V1叠置。第二-2电力接触孔CNT-V2可以使电力图案EBR的一部分暴露。
第二线接触孔CNT-E2可以与第一线接触孔CNT-E1叠置。第二线接触孔CNT-E2可以使电力图案EBR的一部分暴露。
第二-1半导体接触孔CNT-S21可以使设置在第一晶体管T1中的源极S1和漏极D1的一部分暴露。
第二-2半导体接触孔CNT-S22可以使设置在第二晶体管T2中的源极S2和漏极D2的一部分暴露。
第二-3半导体接触孔CNT-S23可以使设置在第三晶体管T3中的源极S3和漏极D3的一部分暴露。
第二栅极接触孔CNT-T2可以使电容器Cst的第一部分Cst-1的一部分暴露。
第二数据接触孔CNT-D2可以与第一数据接触孔CNT-D1叠置。第二数据接触孔CNT-D2可以使第一数据线至第三数据线DL1、DL2和DL3之中的对应的数据线的一部分暴露。
根据该实施例，与数据线DL1、DL2和DL3和桥接线BL的部分叠置的桥接触孔C-D1、C-D2、C-G1和C-G2可以限定在第三绝缘层30中。
第三绝缘层30可以包括第二孔CD2和第四孔CD4。第二孔CD2和第四孔CD4可以使第一数据线至第三数据线DL1、DL2和DL3之中的对应的数据线的一部分暴露。第二孔CD2可以与限定在第一绝缘层10中的第一孔CD1叠置，第四孔CD4可以与限定在第一绝缘层10中的第三孔CD3叠置。
在公开中，第一-1桥接触孔C-D1可以被限定为包括第一孔CD1和第二孔CD2，第一-2桥接触孔C-D2可以被限定为包括第三孔CD3和第四孔CD4。
第一-1桥接触孔C-D1可以同数据线DL1、DL2和DL3中的每条的分别与栅极桥B1、B2和B3的端部B-1相邻的一部分叠置，第一-2桥接触孔C-D2可以同数据线DL1、DL2和DL3中的每条的分别与栅极桥B1、B2和B3的另一端部B-2相邻的一部分叠置。
第二-1桥接触孔C-G1可以与栅极桥B1、B2和B3中的每个的分别与栅极桥B1、B2和B3的端部B-1相邻的一部分叠置，第二-2桥接触孔C-G2可以与栅极桥B1、B2和B3中的每个的分别与栅极桥B1、B2和B3的另一端部B-2相邻的一部分叠置。
设置在稍后将描述的第四导电层MSL4中的源极桥SB可以通过桥接触孔C-D1、C-D2、C-G1和C-G2将数据线DL1、DL2和DL3连接。稍后将对此进行描述。
参照图5和图6G，第四导电层MSL4可以设置在第三绝缘层30上。第四导电层MSL4可以包括扫描线SCL、感测线SSL、第一电力线ED、第一子图案CP1、第二子图案CP2、子初始线IL-S和电容器Cst的第二部分Cst-2(第二图案)。
第四导电层MSL4可以包括第二电力线EL的第二线E-3。第二线E-3可以与第一线E-1和附加线E-2叠置并且在第二方向DR2上延伸。
第二线E-3可以设置在第二-1附加接触孔CNT-A2中并且连接到附加线E-2。第二线E-3可以通过第一-2附加接触孔CNT-Q1和第二-2附加接触孔CNT-Q2连接到第一线E-1。
扫描线SCL可以通过扫描接触孔CNT-C连接到扫描图案SC-P。为了便于说明，图6G示出了其中设置在上端处的扫描线SCL通过扫描接触孔CNT-C连接到扫描图案SC-P的状态并且未示出设置在下端处的扫描线SCL与扫描图案SC-P之间的状态。然而，设置在下端处的扫描线SCL和扫描图案SC-P之间的连接关系与设置在上端处的扫描线SCL和扫描图案SC-P之间的连接关系相同。
感测线SSL可以通过感测接触孔CNT-S连接到感测图案SS-P。
扫描线SCL、感测线SSL和第一电力线ED中的每条可以在第一方向DR1上延伸，并且扫描线SCL、感测线SSL和第一电力线ED可以在第二方向DR2上彼此间隔开。
第二附加电力图案ED-S2可以设置为多个，并且可以设置在对应的第一附加电力图案ED-S1上。第二附加电力图案ED-S2可以设置在第二-1电力接触孔CNT-P2中并且连接到第一附加电力图案ED-S1。第二附加电力图案ED-S2可以设置在第一-2电力接触孔CNT-V1和第二-2电力接触孔CNT-V2中，并且连接到电力图案EBR。
电容器Cst的第二部分Cst-2的一部分可以设置在第一光阻挡接触孔CNT-B1和第二光阻挡接触孔CNT-B2中，并且连接到对应的光阻挡图案。
电容器Cst的第二部分Cst-2的一部分可以设置在第二-1半导体接触孔CNT-S21之中的与第一晶体管T1的源极S1叠置的接触孔中，并且连接到第一晶体管T1的源极S1。
电容器Cst的第二部分Cst-2的一部分可以延伸到第三晶体管T3的漏极D3。第二部分Cst-2可以设置在第二-3半导体接触孔CNT-S23之中的与漏极D3叠置的接触孔中，以将第一晶体管T1连接到第三晶体管T3。
第一子图案CP1可以将第二晶体管T2连接到数据线DL1、DL2和DL3中的对应的数据线。
第一子图案CP1的一个端部或一端可以与第二晶体管T2的源极S2叠置，并且设置在第二-2半导体接触孔CNT-S22之中的与第二晶体管T2的源极S2叠置的接触孔中。第一子图案CP1的另一端部可以延伸到对应的数据线，并且设置在第一数据接触孔CNT-D1和第二数据接触孔CNT-D2中，以便连接到对应的数据线。因此，第二晶体管T2和数据线DL1、DL2和DL3中的对应的数据线可以通过第一子图案CP1彼此连接。
第二子图案CP2的一个端部或一端可以与第二晶体管T2的漏极D2叠置，并且设置在第二-2半导体接触孔CNT-S22之中的与第二晶体管T2的漏极D2叠置的接触孔中。第二子图案CP2的另一端部可以与电容器Cst的第一部分Cst-1叠置，并且可以设置在第二栅极接触孔CNT-T2中。
子初始线IL-S可以与初始线IL叠置。子初始线IL-S可以通过第一初始接触孔CNT-R1和第二初始接触孔CNT-R2连接到初始线IL。
根据公开的第四导电层MSL4可以包括源极桥SB。根据该实施例，设置在第三导电层MSL3中的栅极桥GB和源极桥SB可以设置在桥接线BL中。
源极桥SB可以包括第一源极桥R1、第二源极桥R2和第三源极桥R3。
第一源极桥至第三源极桥R1、R2和R3可以将第一数据线至第三数据线DL1、DL2和DL3连接到栅极桥B1、B2和B3。
例如，第一源极桥R1中的任一个可以设置为同第一数据线DL1的与一个端部或一端B-1相邻的一部分和第一栅极桥B1的与一个端部或一端B-1相邻的一部分叠置，并且第一源极桥R1中的另一个可以设置为同第一数据线DL1的与另一端部或另一端B-2相邻的一部分和第一栅极桥B1的与另一端部或另一端B-2相邻的一部分叠置。
第一源极桥R1中的任一个可以通过桥接触孔C-D1和C-G1连接到第一数据线DL1和第一栅极桥B1，第一源极桥R1中的另一个可以通过剩余的桥接触孔C-D2和C-G2连接到第一数据线DL1和第一栅极桥B1。
因此，在扫描线SCL、第一电力线ED和感测线SSL彼此交叉所在的交叉区域中，第一数据线DL1可以通过设置在不同层上的第一栅极桥B1和第一源极桥R1连接。
第二源极桥R2与第二数据线DL2和第三源极桥R3与第三数据线DL3之间的连接关系可以同第一源极桥R1与第一数据线DL1之间的连接关系相同。
在该实施例中，设置在第四导电层MSL4中的导电图案可以设置为层。例如，第四导电层MSL4可以设置为其中层叠有钛(Ti)/铜(Cu)的两层金属层，或者可以设置为其中层叠有钛(Ti)/铝(Al)/钛(Ti)的三层金属层。
图6H示出了限定在第四绝缘层40中的接触孔。第四绝缘层40设置在第三绝缘层30上以覆盖第四导电层MSL4。穿过第四绝缘层40以使第四导电层MSL4的一部分暴露的接触孔可以限定在第四绝缘层40中。
第一过孔接触孔EL-H1可以使第二电力线EL的第二线E-3的一部分暴露。
第一阳极接触孔EL-S1可以使电容器Cst的第二部分Cst-2的一部分暴露。
图6I示出了限定在第五绝缘层50中的接触孔。第五绝缘层50可以设置在第四绝缘层40上。穿过第五绝缘层50以与限定在第四绝缘层40中的接触孔叠置的接触孔可以限定在第五绝缘层50中。
第二过孔接触孔EL-H2可以与第一过孔接触孔EL-H1叠置。第二过孔接触孔EL-H2的表面积可以大于第一过孔接触孔EL-H1的表面积。第一过孔接触孔EL-H1和第二过孔接触孔EL-H2可以使第二电力线EL的第二线E-3的一部分暴露。
第二阳极接触孔EL-S2可以与第一阳极接触孔EL-S1叠置。第一阳极接触孔EL-S1和第二阳极接触孔EL-S2可以使电容器Cst的第二部分Cst-2的一部分暴露。
根据实施例，可以省略第四绝缘层40和第五绝缘层50中的任一个。因此，第四绝缘层40和第五绝缘层50可以设置为一个绝缘层，并且限定在第四绝缘层40中的上述接触孔和限定在第五绝缘层50中的上述接触孔可以限定在所述一个绝缘层中，但是不限于任一实施例。
图6J示出了设置在像素中的每个的发光元件OLED(见图4)中的第一电极AE和电极图案EL-E。第一电极AE和电极图案EL-E可以设置在第五绝缘层50上。
第一电极AE可以设置在第一阳极接触孔EL-S1和第二阳极接触孔EL-S2中，并且连接到电容器Cst的第二部分Cst-2。
设置在提供不同光的像素中的第一电极AE的表面积可以彼此不同。例如，设置在提供第二颜色光的像素中的第一电极AE的表面积可以小于设置在提供第一颜色光的像素中的第一电极AE的表面积，并且可以大于设置在提供第三颜色光的像素中的第一电极AE的表面积。第一颜色可以是绿色，第二颜色可以是红色，并且第三颜色可以是蓝色。
然而，公开不限于此，第一电极AE的表面积可以相同。根据第一电极AE的面积提供的光的颜色可以根据像素的质量而变化，但是不限于任一实施例。
电极图案EL-E可以设置在第一过孔接触孔EL-H1和第二过孔接触孔EL-H2中，并且连接到第二电力线EL的第二线E-3。
图6K示出了像素限定层PDL。像素限定层PDL可以设置在第五绝缘层50上，并且具有使第一电极AE的至少一部分暴露的第一开口OP1和使电极图案EL-E的至少一部分暴露的第二开口OP2。
像素限定层PDL可以被图案化以围绕第一电极AE和电极图案EL-E的边缘。根据实施例的像素限定层PDL可以覆盖光阻挡材料。
第一电极AE的被第一开口OP1暴露的区域可以被限定为由发光元件OLED产生的光基本上被提供到其的发射区域PXA(见图7)，并且第一电极AE的与像素限定层PDL叠置的区域可以被限定为非发射区域NPXA(见图7)。
参照图7，显示面板DP可以包括基体层BS、设置在基体层BS上的电路元件层DP-CL、显示元件层DP-OLED和薄膜封装层TFE。在图7中，省略了图2中描述的窗面板WD和光控制层OSL。
电路元件层DP-CL可以包括第一绝缘层至第五绝缘层10、20、30、40和50以及第一导电层至第四导电层MSL1、MSL2、MLS3和MLS4。根据实施例，第一绝缘层至第五绝缘层10、20、30、40和50中的每个可以包括无机层和有机层中的任一个。
第一绝缘层至第五绝缘层10、20、30、40和50以及像素限定层PDL可以与参照图6B、图6D、图6F、图6H、图6I和图6K描述的绝缘层10、20、30、40和50对应，并且第一导电层至第四导电层MSL1、MSL2、MLS3和MLS4可以与参照图6A、图6C、图6E和图6G描述的导电层MSL1、MSL2、MLS3和MLS4对应。
显示元件层DP-OLED可以包括发光元件OLED和像素限定层PDL。发光元件OLED可以包括第一电极AE、空穴控制层HCL、发射层EML、电子控制层ECL和第二电极CE。
发光元件OLED的第一电极AE设置在第五绝缘层50上。第一电极AE可以是阳极。设置在像素中的每个中的第一电极AE可以与参照图6J描述的第一电极AE对应。
像素限定层PDL设置在第五绝缘层50上。像素限定层PDL的第一开口OP1使第一电极AE的至少一部分暴露。像素限定层PDL的第一开口OP1可以限定为基本上通过其提供光的发射区域PXA。发射区域PXA的外围可以被定义为非发射区域NPXA。
空穴控制层HCL可以公共地设置在发射区域PXA和非发射区域NPXA中。诸如空穴控制层HCL的公共层可以公共地设置在像素PX中。空穴控制层HCL可以包括空穴传输层和空穴注入层。
发射层EML设置在空穴控制层HCL上。发射层EML可以仅设置在与第一开口OP1对应的区域中。发射层EML可以设置为在像素PX中彼此分离。
尽管图案化的发射层EML在当前实施例中作为示例被示出，但是发射层EML可以公共地设置在像素PX中。公共地设置的发射层EML可以产生白光或蓝光。此外，发射层EML可以具有多层结构。
电子控制层ECL设置在发射层EML上。电子控制层ECL可以包括电子传输层和电子注入层。第二电极CE设置在电子控制层ECL上。电子控制层ECL和第二电极CE公共地设置在像素PX中。
第二电极CE可以设置在第二开口OP2中并且连接到电极图案EL-E。因此，第二电极CE可以公共地向像素提供第二电压ELVSS。
薄膜封装层TFE设置在第二电极CE上。薄膜封装层TFE公共地设置在像素PX上。在当前的实施例中，薄膜封装层TFE覆盖或直接覆盖第二电极CE。
薄膜封装层TFE可以包括一个或更多个无机层和有机层。例如，薄膜封装层TEF可以包括两个或更多个无机层和设置在两个或更多个无机层之间的有机层。
无机层可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。有机层可以包括丙烯酸类有机层，但是实施例不限于此。
光阻挡图案BML3和数据线DL1、DL2和DL3设置在基体层BS上并且被第一绝缘层10覆盖。
第一绝缘层10可以设置在基体层BS上以覆盖光阻挡图案BML3和数据线DL1、DL2和DL3。使数据线DL1、DL2和DL3中的每条的一部分暴露的第一数据接触孔CNT-D1可以限定在第一绝缘层10中。
第二晶体管T2的源极S2、沟道区A2、漏极D2以及从漏极D2突出的突起PP可以设置在第一绝缘层10上。
第二绝缘层20可以与突起PP和沟道区A2叠置。第一栅极接触孔CNT-T1可以限定在第二绝缘层20的与突起PP叠置的区域中。第一栅极接触孔CNT-T1使突起PP的一部分暴露。
第二晶体管T2的栅极G2设置在第二绝缘层20的与沟道区A2叠置的区域上。
电容器Cst的第一部分Cst-1可以设置在第二绝缘层20上并且设置在第一栅极接触孔CNT-T1中，以便连接到突起PP。
第三绝缘层30可以覆盖电容器Cst的第一部分Cst-1和栅极G2。第三绝缘层30可以包括第二栅极接触孔CNT-T2、第二-2半导体接触孔CNT-S22和第二数据接触孔CNT-D2。
第二栅极接触孔CNT-T2可以使电容器Cst的第一部分Cst-1的一部分暴露。第二-2半导体接触孔CNT-S22中的一个使设置在第二晶体管T2中的源极S2的一部分暴露，并且第二-2半导体接触孔CNT-S22中的另一个使设置在第二晶体管T2中的漏极D2的一部分暴露。
电容器Cst的第二部分Cst-2、第一子图案CP1和第二子图案CP2可以设置在第三绝缘层30上。
第一子图案CP1的一个端部或一端可以设置在第一数据接触孔CNT-D1和第二数据接触孔CNT-D2中，并且连接到第三数据线DL3。第一子图案CP1的另一端部或另一端可以设置在第二-2半导体接触孔CNT-S22中的与源极S2叠置的接触孔中并且连接到源极S2。因此，第二晶体管T2可以通过第一子图案CP1连接到第三数据线DL3。
第二子图案CP2的一个端部或一端可以设置在第二栅极接触孔CNT-T2中并且连接到电容器Cst的第一部分Cst-1。第二子图案CP2的另一端部或另一端可以设置在第二-2半导体接触孔CNT-S22中的与漏极D2叠置的接触孔中，并且连接到漏极D2。
第四绝缘层40可以设置在第三绝缘层30上以覆盖电容器Cst的第二部分Cst-2、第一子图案CP1和第二子图案CP2。第四绝缘层40可以具有使电容器Cst的第二部分Cst-2的一部分暴露的第一阳极接触孔EL-S1。
第五绝缘层50可以设置在第四绝缘层40上，并且可以具有与第一阳极接触孔EL-S1叠置的第二阳极接触孔EL-S2。
第一电极AE可以设置在第一阳极接触孔EL-S1和第二阳极接触孔EL-S2中，并且连接到电容器Cst的第二部分Cst-2。
图8和图9示出了设置在第三绝缘层30上的直到仅第四导电层MSL4的层，并且省略了第四绝缘层40之后的层。
参照图8和图9，在交叉区域CA中，第二数据线DL2可以与第二栅极桥B2叠置。第二栅极桥B2可以设置在第二绝缘层20上。当使用第二栅极桥B2作为掩模来使第二绝缘层20图案化时，第二绝缘层20的形状可以在平面上类似于第二栅极桥B2的形状。
第二源极桥R2中的任一个可以设置为与第二数据线DL2和第二栅极桥B2中的每者的一个端部或一端叠置，并且通过桥接触孔C-D1和C-G1连接到第二数据线DL2和第二栅极桥B2。
第一-1桥接触孔C-D1可以包括限定在第一绝缘层10中的第一孔CD1和限定在第三绝缘层30中并且与第一孔CD1叠置的第二孔CD2。
第二源极桥R2中的另一个可以设置为与第二数据线DL2和第二栅极桥B2中的每者的另一端部叠置，并且通过桥接触孔C-D2和C-G2连接到第二数据线DL2和第二栅极桥B2。
第一-2桥接触孔C-D2可以包括限定在第一绝缘层10中的第三孔CD3和限定在第三绝缘层30中并且与第三孔CD3叠置的第四孔CD4。
根据公开，第二数据线DL2可以通过交叉区域CA(见图5)中的桥接线BL连接。桥接线BL可以包括设置在不同层上的第二栅极桥B2和第二源极桥R2。交叉区域CA中的第一数据线DL1和第三数据线DL3之间的连接关系可以与第二数据线DL2的连接关系相同。
可以对设置在第一导电层MSL1中的数据线DL1、DL2和DL3执行修复工艺，以防止在形成第一绝缘层10之后在扫描线SCL和感测线SSL彼此交叉所在的区域中发生缺陷的情况下发生短路。
在修复工艺中，可以对交叉区域CA(见图5)中的数据线DL1、DL2和DL3的裂缝部分执行墨修复工艺。这里，墨可以包括其中金属被熔化的材料。
在第三绝缘层30形成在对其执行修复工艺的部分上的情况下，对其执行修复工艺的部分的台阶覆盖会不好，因此，数据线DL1、DL2和DL3会在交叉区域CA中从第一绝缘层10和第三绝缘层30暴露。
这里，在扫描线SCL和感测线SSL形成在暴露的数据线DL1、DL2和DL3上的情况下，在数据线DL1、DL2和DL3、扫描线SCL以及感测线SSL之间会发生短路。
根据公开，数据线DL1、DL2和DL3可以在扫描线SCL和感测线与数据线DL1、DL2和DL3交叉所在的区域中通过桥接线BL连接，因此，可以省略用于交叉区域CA中的数据线DL1、DL2和DL3的单独修复工艺。
因此，可以预先防止在与数据线DL1、DL2和DL3延伸所沿的方向交叉的方向上延伸的扫描线SCL和感测线SSL之间发生短路，以提供具有改善的可靠性的显示面板DP。
数据线DL1、DL2和DL3可以通过在交叉区域CA中设置在不同层上的桥接线BL连接以提供双线，从而减小数据线DL1、DL2和DL3中的每条的电阻值。
图10A是示出根据实施例的单位像素的一个区域或区域的放大平面图。图10B是沿着图10A的线IV-IV'截取的示意性剖视图。图10C是沿着图10A的线V-V'截取的示意性剖视图。相同/相似的附图标记用于与图5至图9中的构造相同/相似的构造，并且省略冗余的描述。图10B和图10C示出了设置在第三绝缘层30上的直到仅第四导电层MSL4的层，并且省略了第四绝缘层40之后的层。
参照图10A至图10C，数据线DL1、DL2和DL3中的每条在第二方向DR2上延伸，并且扫描线SCL-A、第一电力线ED-A和感测线SSL-A中的每条在第一方向DR1上延伸。数据线DL1、DL2和DL3可以具有与扫描线SCL-A、第一电力线ED-A和感测线SSL-A叠置的交叉区域CA-A。
数据线DL1、DL2和DL3可以通过交叉区域CA-A中的桥接线BL-A连接。桥接线BL-A的一个端部或一端和另一端部或另一端可以通过桥接触孔C-D3和C-D4连接到数据线DL1、DL2和DL3。
根据该实施例的扫描线SCL-A、第一电力线ED-A和感测线SSL-A可以设置在第二绝缘层20上，并且桥接线BL-A可以设置在第三绝缘层30上。
在该实施例中，桥接线BL-A可以连接到或直接连接到第二数据线DL2。桥接线BL-A的一个端部或一端通过第三桥接触孔C-D3连接到第二数据线DL2的一个端部或一端，并且桥接线BL-A的另一端部或另一端通过第四桥接触孔C-D4的另一端部连接到第二数据线DL2。
第三桥接触孔C-D3可以包括限定在第一绝缘层10中的第五孔CD5和限定在第三绝缘层30中并且与第五孔CD5叠置的第六孔CD6。
第四桥接触孔C-D4可以包括限定在第一绝缘层10中的第七孔CD7和限定在第三绝缘层30中并且与第七孔CD7叠置的第八孔CD8。
根据该实施例，扫描线SCL-A、第一电力线ED-A和感测线SSL-A可以在交叉区域CA-A中通过设置在不同层上的桥接线BL-A连接到数据线DL1、DL2和DL3，因此，可以减少在数据线DL1、DL2和DL3与扫描线SCL-A、第一电力线ED-A和感测线SSL-A之间发生的短路。
图11A是示出根据实施例的单位像素的一个区域或区域的放大平面图。图11B是沿着图11A的线VI-VI'截取的示意性剖视图。图11C是沿着图11A的线VII-VII'截取的示意性剖视图。
参照图11A，根据实施例，数据线DL1、DL2和DL3中的每条在第二方向DR2上延伸，并且扫描线SCL、第一电力线ED和感测线SSL中的每条在第一方向DR1上延伸。数据线DL1、DL2和DL3可以具有与扫描线SCL、第一电力线ED和感测线SSL叠置的交叉区域CA-B。
数据线DL1、DL2和DL3可以通过桥接线BL-B连接。桥接线BL-B的一个端部或一端和另一端部或另一端可以通过桥接触孔C-D5和C-D6连接到数据线DL1、DL2和DL3。
参照图11A和图11B，根据该实施例的扫描线SCL、第一电力线ED和感测线SSL可以设置在第三绝缘层30上，并且桥接线BL-B可以设置在第二绝缘层20上。
桥接线BL-B可以连接到或直接连接到第二数据线DL2。桥接线BL-B的一个端部或一端通过第五桥接触孔C-D5连接到第二数据线DL2的一个端部或一端，桥接线BL-B的另一端部或另一端通过第六桥接触孔C-D6连接到第二数据线DL2的另一端部或另一端。
第五桥接触孔C-D5可以包括限定在第一绝缘层10中的第九孔CD9和限定在第二绝缘层20中并且与第九孔CD9叠置的第十孔CD10。
第六桥接触孔C-D6可以包括限定在第一绝缘层10中的第十一孔CD11和限定在第二绝缘层20中并且与第十一孔CD11叠置的第十二孔CD12。
根据该实施例，数据线DL1、DL2和DL3可以通过在扫描线SCL、第一电力线ED和感测线SSL与数据线DL1、DL2和DL3交叉所在的交叉区域CA-B中设置在不同层上的桥接线BL-B连接，因此，可以减少在数据线DL1、DL2和DL3与扫描线SCL、第一电力线ED和感测线SSL之间发生的短路。
根据公开，即使在数据线与扫描线、感测线或电力线交叉所在的区域中发生数据线的开路故障，也可以省略单独的修复工艺。因此，通过省略对交叉区域的修复工艺，可以减少在数据线与扫描线之间、在数据线与感测线之间以及在数据线与电力线之间发生的短路缺陷，以提供具有改善的可靠性的显示面板。
对于本领域技术人员将明显的是，可以在公开中进行各种修改和变化。因此，意图的是，公开覆盖所附权利要求及其等同物的范围内的修改和变化。
因此，公开的技术范围不应限于说明书的详细描述中描述的内容，而是也应由权利要求书确定。

Claims (22)

1.一种显示面板，所述显示面板包括：
基体层；
像素，包括：晶体管，所述晶体管中的每个包括半导体图案和栅极；以及发光元件，电连接到所述晶体管；
数据线，电连接到对应的像素，在第一方向上彼此间隔开，并且在与所述第一方向相交的第二方向上延伸；
桥接线，电连接到所述数据线；以及
扫描线和感测线，电连接到所述像素，在所述第二方向上彼此间隔开，并且在所述第一方向上延伸，
其中，所述桥接线在所述第二方向上延伸，并且在平面图中在所述扫描线和所述感测线与所述数据线相交所在的区域中与所述数据线叠置。
2.根据权利要求1所述的显示面板，其中，所述桥接线中的每条包括：
栅极桥，具有在所述第二方向上的端部和与所述端部相对的另一端部，且所述扫描线和所述感测线设置在所述端部与所述另一端部之间；
第一源极桥，在平面图中同所述数据线中的与所述端部相邻的对应的数据线和与所述端部相邻的所述栅极桥叠置，并且电连接到所述对应的数据线和所述栅极桥；以及
第二源极桥，在平面图中同所述数据线中的与所述另一端部相邻的所述对应的数据线和与所述另一端部相邻的所述栅极桥叠置，并且电连接到所述对应的数据线和所述栅极桥。
3.根据权利要求2所述的显示面板，其中，所述栅极桥和所述栅极包括相同的材料。
4.根据权利要求2所述的显示面板，其中，所述第一源极桥、所述第二源极桥和所述扫描线包括相同的材料。
5.根据权利要求2所述的显示面板，其中，所述第一源极桥和所述第二源极桥在所述第二方向上彼此间隔开，且所述扫描线和所述感测线设置在所述第一源极桥与所述第二源极桥之间。
6.根据权利要求1所述的显示面板，其中，
所述桥接线中的每条具有在所述第二方向上的端部和另一端部，且所述扫描线和所述感测线设置在所述端部与所述另一端部之间，并且
所述桥接线中的每条直接电连接到所述数据线中的对应的数据线的与所述端部相邻的一部分以及所述数据线中的所述对应的数据线的与所述另一端部相邻的一部分。
7.根据权利要求6所述的显示面板，其中，所述桥接线中的每条和所述栅极包括相同的材料。
8.根据权利要求6所述的显示面板，其中，
所述扫描线和所述感测线中的每条以及所述栅极包括相同的材料，并且
所述桥接线中的每条包括与所述栅极的材料不同的材料。
9.根据权利要求1所述的显示面板，所述显示面板还包括：
绝缘层，设置在所述基体层上，
其中，所述绝缘层包括：第一绝缘层，设置在所述基体层上以覆盖所述数据线；第二绝缘层，设置在所述第一绝缘层上以覆盖所述半导体图案；第三绝缘层，设置在所述第二绝缘层上；以及第四绝缘层，设置在所述第三绝缘层上以覆盖所述扫描线和所述感测线。
10.根据权利要求9所述的显示面板，其中，所述桥接线中的每条包括：
栅极桥，在平面图中与所述数据线中的对应的数据线叠置，设置在所述第二绝缘层上并且被所述第三绝缘层覆盖；以及
源极桥，设置在所述第三绝缘层上并且被所述第四绝缘层覆盖，
所述源极桥的在平面图中与所述栅极桥叠置的一部分通过所述第三绝缘层中的接触孔电连接到所述栅极桥，并且
所述源极桥的在平面图中与所述对应的数据线叠置的一部分通过所述第三绝缘层和所述第一绝缘层中的接触孔电连接到所述对应的数据线。
11.根据权利要求9所述的显示面板，其中，所述桥接线在平面图中与所述数据线叠置，设置在所述第二绝缘层上并且被所述第三绝缘层覆盖，并且通过所述第一绝缘层和所述第二绝缘层中的接触孔直接电连接到所述数据线，且所述扫描线和所述感测线设置在所述第三绝缘层上。
12.根据权利要求9所述的显示面板，其中，
所述晶体管包括第一晶体管、第二晶体管和第三晶体管，并且
所述显示面板还包括光阻挡图案，所述光阻挡图案设置在所述基体层上，被所述第一绝缘层覆盖，并且在平面图中与所述第一晶体管的半导体图案的至少一部分叠置。
13.根据权利要求12所述的显示面板，所述显示面板还包括：
电容器，包括设置在所述第二绝缘层上的第一图案以及第二图案；
第一子图案，设置在所述第四绝缘层上，并且将所述数据线中的对应的数据线与所述第二晶体管电连接；以及
第二子图案，设置在所述第四绝缘层上，并且将所述第二晶体管与所述电容器的所述第一图案电连接。
14.根据权利要求10所述的显示面板，其中，所述第二绝缘层的一部分在平面上具有与所述栅极桥的形状对应的形状。
15.根据权利要求1所述的显示面板，所述显示面板还包括：
绝缘层，设置在所述基体层上，其中，
所述绝缘层包括：第一绝缘层，设置在所述基体层上并且覆盖所述数据线；第二绝缘层，设置在所述第一绝缘层上并且覆盖所述半导体图案；第三绝缘层，设置在所述第二绝缘层上并且覆盖所述栅极、所述扫描线和所述感测线；以及第四绝缘层，设置在所述第三绝缘层上并且覆盖所述桥接线，
所述桥接线通过所述第一绝缘层和所述第三绝缘层中的接触孔直接电连接到所述数据线。
16.一种显示面板，所述显示面板包括：
第一晶体管、第二晶体管和第三晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管中的每个包括半导体图案和栅极；
发光元件，电连接到所述第一晶体管；
扫描线，电连接到所述第二晶体管并且在第一方向上延伸；
感测线，电连接到所述第三晶体管并且在所述第一方向上延伸，所述感测线在与所述第一方向相交的第二方向上与所述扫描线间隔开；
数据线，电连接到所述第二晶体管并且在与所述第一方向相交的所述第二方向上延伸；以及
桥接线，电连接到所述数据线，
其中，在平面图中，所述数据线与所述扫描线和所述感测线相交所在的区域同所述桥接线与所述扫描线和所述感测线相交所在的区域叠置。
17.根据权利要求16所述的显示面板，其中，所述桥接线包括：
栅极桥，具有在所述第二方向上的端部和与所述端部相对的另一端部，且所述扫描线和所述感测线设置在所述端部与所述另一端部之间；
第一源极桥，在平面图中同所述数据线的与所述端部相邻的一部分和与所述端部相邻的所述栅极桥叠置，并且电连接到所述数据线的所述一部分和所述栅极桥；以及
第二源极桥，在平面图中同所述数据线的与所述另一端部相邻的另一部分和与所述另一端部相邻的所述栅极桥叠置，并且电连接到所述数据线的所述另一部分和所述栅极桥。
18.根据权利要求17所述的显示面板，其中，所述栅极桥和所述栅极设置在同一层。
19.根据权利要求18所述的显示面板，其中，所述第一源极桥、所述第二源极桥和所述扫描线设置在同一层。
20.根据权利要求16所述的显示面板，其中，
所述桥接线具有在所述第二方向上的端部和另一端部，且所述扫描线和所述感测线设置在所述端部与所述另一端部之间，并且
所述桥接线直接电连接到所述数据线的与所述端部相邻的一部分以及所述数据线的与所述另一端部相邻的一部分。
21.根据权利要求20所述的显示面板，其中，所述桥接线和所述栅极设置在同一层。
22.根据权利要求20所述的显示面板，其中，
所述扫描线、所述感测线和所述栅极设置在同一层，并且
所述桥接线和所述栅极设置在不同的层上。
CN202211434911.6A 2021-11-16 2022-11-16 显示面板 Pending CN116156964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210157188A KR20230071871A (ko) 2021-11-16 2021-11-16 표시 패널
KR10-2021-0157188 2021-11-16

Publications (1)

Publication Number Publication Date
CN116156964A true CN116156964A (zh) 2023-05-23

Family

ID=86323497

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202223051961.4U Active CN219534034U (zh) 2021-11-16 2022-11-16 显示面板
CN202211434911.6A Pending CN116156964A (zh) 2021-11-16 2022-11-16 显示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202223051961.4U Active CN219534034U (zh) 2021-11-16 2022-11-16 显示面板

Country Status (3)

Country Link
US (1) US20230157106A1 (zh)
KR (1) KR20230071871A (zh)
CN (2) CN219534034U (zh)

Also Published As

Publication number Publication date
CN219534034U (zh) 2023-08-15
US20230157106A1 (en) 2023-05-18
KR20230071871A (ko) 2023-05-24

Similar Documents

Publication Publication Date Title
CN113130597B (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
JP6709274B2 (ja) 表示装置
KR20220123499A (ko) 표시 패널 및 그 제조방법
TW201926756A (zh) 顯示面板及其製造方法
US11751448B2 (en) Display device
CN108470842A (zh) 显示装置及其制造方法
CN112992981A (zh) 显示装置
CN112635520A (zh) 显示装置
JP7515671B2 (ja) 表示装置
US11737329B2 (en) Display apparatus having column spacer between emission panel and color panel
US11599229B2 (en) Display device and method of manufacturing display device
TW202125195A (zh) 觸控顯示器裝置
US20230371307A1 (en) Display panel and display apparatus including the same
WO2021254049A1 (zh) 显示基板和显示装置
CN219534034U (zh) 显示面板
CN217086574U (zh) 显示设备
US11871519B2 (en) Display device
US20230247878A1 (en) Display panel
US20230269984A1 (en) Display panel
US20230157082A1 (en) Emissive display device
TWI814317B (zh) 顯示面板
EP4322724A1 (en) Display panel and method of manufacturing the same
JP2024081606A (ja) フレキシブル表示装置
CN117396026A (zh) 显示装置
KR20240095554A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination