CN116156785A - 印制电路板的制备方法 - Google Patents
印制电路板的制备方法 Download PDFInfo
- Publication number
- CN116156785A CN116156785A CN202310317072.8A CN202310317072A CN116156785A CN 116156785 A CN116156785 A CN 116156785A CN 202310317072 A CN202310317072 A CN 202310317072A CN 116156785 A CN116156785 A CN 116156785A
- Authority
- CN
- China
- Prior art keywords
- conductive
- deposition
- conductive layer
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本申请提供印制电路板的制备方法,涉及电子部件的领域,该制备方法包括以下步骤:提供压合结构,压合结构包括层叠设置的多个芯板;在压合结构形成导电孔;在导电孔的内壁形成至少一条导电线路,导电线路的第一端连接多个芯板中的一个芯板,导电线路的第二端连接多个芯板中的另一个芯板;将元器件电连接于导电线路,以使元器件位于导电孔内。本申请能够解决导电孔的功能单一,印制电路板的电气连接结构复杂的问题。
Description
技术领域
本申请涉及电子部件的领域,尤其涉及印制电路板的制备方法。
背景技术
印制电路板是一种重要的电子部件,能够代替复杂的布线,印制电路板的应用缩小了整机体积,降低设备成本,提高电子设备的质量和可靠性。
印制电路板包括压合结构,压合结构包括层叠设置的多个芯板,在印制电路板的制备过程中,通常需要多个芯板形成导电孔,从而通过导电孔实现不同层芯板之间的电气连接,然而,印制电路板的导电孔的功能单一,使得印制电路板的电气连接结构复杂。
发明内容
本申请实施例提供印制电路板的制备方法,用以解决导电孔的功能单一,印制电路板的电气连接结构复杂的问题。
本申请实施例提供的印制电路板的制备方法,包括以下步骤:
提供压合结构,所述压合结构包括层叠设置的多个芯板;
在所述压合结构形成导电孔;
在所述导电孔的内壁形成至少一条导电线路,所述导电线路的第一端连接所述多个芯板中的一个所述芯板,所述导电线路的第二端连接所述多个芯板中的另一个所述芯板;
将元器件电连接于所述导电线路,以使所述元器件位于导电孔内。
通过采用上述技术方案,在印制电路板的制备过程中,首先在压合结构形成导电孔,然后在导电孔内形成导电线路,从而能够通过导电线路实现多个芯板之间的电气连接;并且,导电孔内还设置有元器件,且元器件通过导电线路电连接于芯板,从而能够通过导电孔容置至少一个元器件,相对于相关技术,本申请实施例提供的印制电路板能够利用导电孔形成导电线路,并利用导电孔容置元器件,使得导电孔的功能更加丰富,且印制电路板的电气连接结构更加简单。
在一些可能的实施方式中,在所述导电孔的内壁形成至少一条导电线路,包括以下步骤:
在所述导电孔的内壁形成沉积导电层;
去除部分所述沉积导电层,以形成至少一个沉积部;
在各所述沉积部背离所述导电孔的表面形成电镀部,所述电镀部与对应的所述沉积部形成所述导电线路。
在一些可能的实施方式中,在所述压合结构形成导电孔时,所述导电孔设置为方形导电孔;
所述方形导电孔的内壁包括相对设置的两个第一内壁,以及相对设置的两个第二内壁,所述第一内壁的长度大于或等于1毫米,且所述第二内壁的长度大于或等于0.2毫米。
在一些可能的实施方式中,在所述导电孔的内壁形成至少一条导电线路,包括以下步骤:
通过沉积在所述方形导电孔的内壁形成所述沉积导电层,所述沉积导电层覆盖两个所述第一内壁和两个所述第二内壁,所述沉积导电层的厚度大于或等于0.5微米,小于或等于1微米;
通过电镀在所述沉积部背离所述方形导电孔的表面形成电镀部,所述电镀部的厚度大于或等于18微米,小于或等于25微米。
在一些可能的实施方式中,所述导电线路的数量设置为一个;去除部分所述沉积导电层,以形成至少一个沉积部,包括以下步骤:
通过铣削去除部分所述沉积导电层,以使剩余部分的所述沉积导电层形成一个所述沉积部;所述沉积部包括第一沉积部,以及连接于所述第一沉积部两端的两个第二沉积部;所述第一沉积部覆盖其中一个所述第一内壁,各所述第二沉积部一一对应覆盖一个所述第二内壁。
在一些可能的实施方式中,所述导电线路的数量设置为两个;去除部分所述沉积导电层,以形成至少一个沉积部,包括以下步骤:
通过铣削去除部分所述沉积导电层,以使剩余部分的所述沉积导电层形成两个所述沉积部;所述沉积部包括第一沉积部,以及连接于所述第一沉积部两端的两个第二沉积部;所述第一沉积部覆盖其中一个所述第一内壁,各所述第二沉积部一一对应覆盖一个所述第二内壁。
在一些可能的实施方式中,将元器件电连接于所述导电线路,包括以下步骤:
将所述元器件的其中一个引脚电连接于两个所述第二沉积部的其中一个,将所述元器件的另一个引脚电连接于两个所述第二沉积部的另一个;
或者,将所述元器件的两个引脚均电连接于所述第一沉积部。
在一些可能的实施方式中,在各所述沉积部背离所述导电孔的表面形成电镀部,包括以下步骤:
通过电镀在所述沉积部背离所述方形导电孔的表面形成电镀导电层;
在所述电镀导电层背离所述沉积部的表面形成遮挡层,所述遮挡层覆盖部分所述电镀导电层;
通过刻蚀去除所述电镀导电层未覆盖所述遮挡层的部分;
去除所述遮挡层,以使电镀导电层覆盖所述遮挡层的部分形成所述电镀部。
在一些可能的实施方式中,所述遮挡层选用金属锡制成;
所述去除所述遮挡层,设置为:通过激光镭射去除所述遮挡层。
在一些可能的实施方式中,还包括以下步骤:
向所述导电孔内填充液态的导热材料;
固化所述导热材料,以形成散热柱,所述散热柱容置所述元器件。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的印制电路板的制备方法的流程示意图;
图2为本申请实施例提供的在导电孔的内壁形成导电线路的流程示意图;
图3为本申请实施例提供的印制电路板的结构示意图;
图4为本申请实施例提供的导电线路的结构示意图;
图5为本申请实施例提供的形成电镀部的流程示意图;
图6为本申请实施例提供的印制电路板的俯视图;
图7为本申请实施例提供的另一实施方式的印制电路板的俯视图。
附图标记说明:
100、压合结构;
110、芯板;120、连接层;
200、方形导电孔;
300、导电线路;
310、沉积部;311、第一沉积部;312、第二沉积部;320、电镀部;
400、元器件;
410、引脚;
500、散热柱。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
正如背景技术所述,印制电路板包括压合结构,压合结构包括层叠设置的多个芯板,在印制电路板的制备过程中,通常需要多个芯板形成导电孔,从而通过导电孔实现不同层芯板之间的电气连接;当通过导电孔实现不同层芯板之间的电气连接时,通常需要在导电孔内通过沉铜等方式形成导电层,从而利用导电层实现导电孔所对应的多个芯板的电气连接。
由于导电层覆盖于导电孔内,使得导电层的长度通常等于导电孔的深度,将元器件连接于多个芯板内的其中一个芯板时,通常需要先在多个芯板形成导电孔和导电层,且导电孔延伸至元器件对应的芯板,然后将元器件的引脚电连接于多个芯板中的最外层芯板,以通过最外层芯板和导电层实现元器件与对应芯板的电连接过程,导电孔的功能较为单一,使得印制电路板中元器件的电气连接结构复杂。
为了解决上述技术问题,本申请实施例提供一种印制电路板的制备方法,首先在压合结构形成导电孔,然后在导电孔内形成导电线路,从而能够通过导电线路实现多个芯板之间的电气连接;并且,导电孔内还设置有元器件,且元器件通过导电线路电连接于芯板,从而能够通过导电孔容置至少一个元器件,相对于相关技术,本申请实施例提供的印制电路板能够利用导电孔形成导电线路,并利用导电孔容置元器件,使得导电孔的功能更加丰富,且印制电路板的电气连接结构更加简单。
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
参照图1-图4,本申请实施例提供一种印制电路板的制备方法,包括以下步骤:提供压合结构100,压合结构100包括层叠设置的多个芯板110;在压合结构100形成导电孔;在导电孔的内壁形成至少一条导电线路300,导电线路300的第一端连接多个芯板110中的一个芯板110,导电线路300的第二端连接多个芯板110中的另一个芯板110;将元器件400电连接于导电线路300,以使元器件400位于导电孔内。
S101、提供压合结构100,压合结构100包括层叠设置的多个芯板110;
参照图1-图3,在一些可能的实施方式中,压合结构100包括沿第一方向层叠设置的多个芯板110,芯板110可以通过在基板的表明覆盖金属导电层形成;
示例性的,压合结构100还包括至少一个连接层120,连接层120可以设置为半固化片,且连接层120设置于相邻的两个芯板110之间,连接层120的第一表面连接其中一个芯板110,连接层120的第二表面连接另一个芯板110,以通过连接层120实现相邻芯板110的连接过程。
S102、在压合结构100形成导电孔;
示例性的,可以通过钻孔等方式在压合结构100中形成导电孔,使得导电孔贯穿于压合结构100,在第一方向上,导电孔的长度大于或等于6毫米,例如,导电孔的长度可以设置为8毫米。
导电孔设置为方形导电孔200,即以垂直于第一方向的平面为截面,导电孔的截面形状设置为长方形,并且,方形导电孔200的内壁包括相对设置的两个第一内壁,以及相对设置的两个第二内壁,第一内壁的长度大于第二内壁的长度,第一内壁和/或第二内壁连接元器件400,以使元器件400能够通过安装于第一内壁和/或第二内壁电连接于芯板110。
在方形导电孔200内,第一内壁的长度大于或等于1毫米,即导电孔的长度大于或等于1毫米,例如,第一内壁的长度可以设置为1毫米、1.2毫米、1.5毫米和2毫米中的一种;且第二内壁的长度大于或等于0.2毫米,即导电孔的宽度大于或等于0.2毫米,例如,第一内壁的长度可以设置为0.2毫米、0.3毫米、0.4毫米和0.5毫米中的一种,从而使方形导电孔200易于容置至少一个元器件400。
S103、在导电孔的内壁形成至少一条导电线路300,导电线路300的第一端连接多个芯板110中的一个芯板110,导电线路300的第二端连接多个芯板110中的另一个芯板110;
参照图1-图7,在一些可能的实施方式中,导电孔设置为方形导电孔200,导电线路300包括相连接的沉积部310和电镀部320,沉积部310设置于方形导电孔200的内壁,电镀部320设置于沉积部310背离方形导电孔200的表面,且电镀部320连接元器件400,以使元器件400依次通过电镀部320和沉积部310电连接于芯板110。在方形导电孔200内,沉积部310的至少部分覆盖于第一内壁。
示例性的,在方形导电孔200的内壁形成至少一条导电线路300,包括以下步骤:
S1031、在导电孔的内壁形成沉积导电层;
在一些可能的实施方式中,沉积导电层可以选用金属铜(化学式为Cu)制成,并且,可以通过化学沉铜等方式在方形导电孔200的内壁形成沉积导电层,沉积导电层覆盖于两个第一内壁和两个第二内壁,且沉积导电层电连接于方形导电孔200所对应的多个芯板110。
示例性的,沉积导电层的厚度大于或等于0.5微米,小于或等于1微米,例如,沉积导电层的厚度可以设置为0.8微米,以能够通过沉积导电层形成沉积部310。
S1032、去除部分沉积导电层,以形成至少一个沉积部310;
在同一方形导电孔200内,导电线路300的数量可以设置为一个或两个,且各导电线路300均能够用于连接一个元器件400。当导电线路300的数量和元器件400的数量均设置为一个时,去除部分沉积导电层,包括以下步骤:
通过铣削去除部分沉积导电层,以使剩余部分的沉积导电层形成一个沉积部310;沉积部310包括第一沉积部311,以及连接于第一沉积部311两端的两个第二沉积部312;第一沉积部311覆盖其中一个第一内壁,各第二沉积部312一一对应覆盖一个第二内壁。
容易理解的是,当导电线路300的数量和元器件400的数量均设置为一个时,可以通过铣削方式去除覆盖于其中一个第一内壁表面的沉积导电层,并通过铣削方式去除覆盖于两个第二内壁表面的部分沉积导电层,以使覆盖于另一个第一内壁表面的沉积导电层形成第一沉积部311,且覆盖于第二内壁表面的部分沉积导电层形成第二沉积部312,且第一沉积部311,以及连接于第一沉积部311两端的两个第二沉积部312共同形成一个沉积部310。
当导电线路300的数量和元器件400的数量均设置为两个时,去除部分沉积导电层,包括以下步骤:
通过铣削去除部分沉积导电层,以使剩余部分的沉积导电层形成两个沉积部310;沉积部310包括第一沉积部311,以及连接于第一沉积部311两端的两个第二沉积部312;第一沉积部311覆盖其中一个第一内壁,各第二沉积部312一一对应覆盖一个第二内壁。
容易理解的是,当导电线路300的数量和元器件400的数量均设置为两个时,可以通过铣削方式去除覆盖于两个第二内壁表面的部分沉积导电层,以使覆盖于第一内壁表面的沉积导电层形成第一沉积部311,且覆盖于第二内壁表面的部分沉积导电层形成第二沉积部312,且第一沉积部311,以及连接于第一沉积部311两端的两个第二沉积部312共同形成一个沉积部310,即通过铣削在方形导电孔200的内壁去除部分沉积导电层,以使剩余的沉积导电层形成两个沉积部310。
示例性的,由于方形导电孔200的长度大于或等于1毫米,且方形导电孔200的宽度大于或等于0.2毫米,使得方形导电孔200的尺寸较大;当通过沉铜等沉积方式在方形导电孔200的内壁形成沉积导电层之后,可以通过铣削等方式去除部分沉积导电层,使得方形导电孔200内沉积导电层的去除过程更加方便。
并且,由于沉积导电层的厚度大于或等于0.5微米,小于或等于1微米,沉积导电层的厚度较小,且沉积导电层通过沉铜等方式形成于方形导电孔200的内壁,沉积导电层易出现断裂等情况,且易从方形导电孔200的内壁脱离,通过铣削等方式去除部分沉积导电层,可以减小沉积导电层从方形导电孔200内壁完全脱离的可能性,并能够减小在方形导电孔200内壁形成毛刺的可能性,使得沉积部310的形成过程更加方便。
应当注意的是,还可以通过激光镭射等方式去除部分沉积导电层,使得剩余的部分沉积导电层形成沉积部310,然而,相较于激光镭射的方式去除沉积导电层,由于方形导电孔200的尺寸较大,通过铣削方式去除沉积导电层能够提高方形导电孔200内沉积导电层的去除速度,提高导电线路300的形成效率。
S1033、在各沉积部310背离导电孔的表面形成电镀部320,电镀部320与对应的沉积部310形成导电线路300;
参照图1-图7,在一些可能的实施方式中,在各沉积部310背离所述导电孔的表面形成电镀部320,包括以下步骤:
S10331、通过电镀在沉积部310背离方形导电孔200的表面形成电镀导电层;
示例性的,电镀导电层可以选用金属铜制成,可以通过电镀方式在多个沉积部310背离方形导电孔200的表面镀铜,以形成电镀导电层;并且,容易理解的是,由于方形导电孔200内壁未覆盖沉积部310的区域通常为基板和连接层120,因此电镀导电层仅形成于沉积部310远离方形导电孔200的表面。
电镀导电层的厚度大于或等于18微米,小于或等于25微米,例如,电镀导电层的厚度设置为20微米,以保证电镀部320的厚度大于沉积部310的厚度。并且,电镀导电层的厚度越大,则沉积部310与电镀层的总厚度越大,即导电线路300的电阻越小,以减少导电线路300所产生的热量。
S10332、在电镀导电层背离沉积部310的表面形成遮挡层,遮挡层覆盖部分电镀导电层;
示例性的,遮挡层也可以选用金属锡制成,并且,可以通过电镀等方式在电镀导电层背离沉积部310的表面形成锡镀层,使得锡镀层覆盖于电镀导电层的表面。
然后,通过激光镭射等方式去除部分锡镀层,使得剩余的部分锡镀层能够对应设置于沉积部310,且剩余的部分锡镀层形成遮挡层,遮挡层覆盖部分电镀导电层,以通过遮挡层对电镀导电层起到一定的保护作用。
S10333、通过刻蚀去除电镀导电层未覆盖遮挡层的部分;
示例性的,在电镀导电层背离沉积部310的表面形成遮挡层之后,可以通过蚀刻方式去除部分电镀导电层,遮挡层能够对所覆盖的电镀导电层起到一定的保护作用,从而能够去除电镀导电层未覆盖遮挡层的部分,以使电镀导电层形成相应的形状。
S10334、去除遮挡层,以使电镀导电层覆盖遮挡层的部分形成电镀部320;
在去除电镀导电层未覆盖遮挡层的部分之后,可以通过激光镭射等方式去除遮挡层,以使遮挡层所覆盖的电镀导电层显露,使得电镀导电层形成多个电镀部320,且各电镀部320均能够与对应的一个沉积部310形成一个导电线路300
通过将导电线路300设置为相连接的沉积部310和电镀部320,从而能够在导电孔的内壁上通过沉铜等方式先形成厚度较小的沉积部310,随后通过沉积部310电镀形成厚度较大的电镀部320,使得电镀部320能够与沉积部310共同形成导电线路300,以增大导电线路300的厚度,减小导电线路300的电阻,并能够改善导电线路300的稳定性。
S104、将元器件400电连接于导电线路300,以使元器件400位于导电孔内;
参照图1-图4,在一些可能的实施方式中,将元器件400电连接于导电线路300,包括以下步骤:
可以将元器件400的其中一个引脚410电连接于两个第二沉积部312的其中一个,将元器件400的另一个引脚410电连接于两个第二沉积部312的另一个;或者,还可以将元器件400的两个引脚410均电连接于第一沉积部311,从而使元器件400能够通过两个引脚410电连接于导电线路300。
示例性的,在方形导电孔200内,两个元器件400可以沿方形导电孔200的深度方向排列,或者,两个元器还可以同层布置于方形导电孔200内,以通过方形导电孔200容置两个元器件400。
当元器件400通过导电线路300连接于芯板110时,导电线路300与方形导电孔200内壁之间的连接更加稳定,从而能够改善元器件400与导电线路300之间连接的稳定性。
在将元器件400电连接于导电线路300之后,该制备方法还包括以下步骤:向导电孔内填充液态的导热材料;固化导热材料,以形成散热柱500,散热柱500容置元器件400。
散热柱500可以选用树脂等材料制成,例如,可以向方形导电孔200内填充液态的树脂,随后固化方形导电孔200内的液态的树脂,以形成散热柱500,从而能够在方形导电孔200内形成散热柱500,且散热柱500容置元器件400,以通过散热柱500对元器件400起到一定的散热的作用,且散热柱500连接于导电线路300背离导电孔的表面,从而能够对导电线路300起到一定的固定作用,减小导电线路300从方形导电孔200内壁脱离的可能性。
综上所述,本申请实施例提供一种印制电路板的制备方法,首先在压合结构100形成方形导电孔200,然后在方形导电孔200内形成导电线路300,从而能够通过导电线路300实现多个芯板110之间的电气连接;并且,方形导电孔200内还设置有元器件400,且元器件400通过导电线路300电连接于芯板110,从而能够通过方形导电孔200容置至少一个元器件400,相对于相关技术,本申请实施例提供的印制电路板能够利用导电孔形成导电线路300,并利用导电孔容置元器件400,使得导电孔的功能更加丰富,且印制电路板的电气连接结构更加简单。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,本文中使用的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或成为一体;可以是直接相连,也可以通过中间媒介间接相连,可以使两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种印制电路板的制备方法,其特征在于,包括以下步骤:
提供压合结构,所述压合结构包括层叠设置的多个芯板;
在所述压合结构形成导电孔;
在所述导电孔的内壁形成至少一条导电线路,所述导电线路的第一端连接所述多个芯板中的一个所述芯板,所述导电线路的第二端连接所述多个芯板中的另一个所述芯板;
将元器件电连接于所述导电线路,以使所述元器件位于导电孔内。
2.根据权利要求1所述的印制电路板的制备方法,其特征在于,在所述导电孔的内壁形成至少一条导电线路,包括以下步骤:
在所述导电孔的内壁形成沉积导电层;
去除部分所述沉积导电层,以形成至少一个沉积部;
在各所述沉积部背离所述导电孔的表面形成电镀部,所述电镀部与对应的所述沉积部形成所述导电线路。
3.根据权利要求2所述的印制电路板的制备方法,其特征在于,在所述压合结构形成导电孔时,所述导电孔设置为方形导电孔;
所述方形导电孔的内壁包括相对设置的两个第一内壁,以及相对设置的两个第二内壁,所述第一内壁的长度大于或等于1毫米,且所述第二内壁的长度大于或等于0.2毫米。
4.根据权利要求3所述的印制电路板的制备方法,其特征在于,在所述导电孔的内壁形成至少一条导电线路,包括以下步骤:
通过沉积在所述方形导电孔的内壁形成所述沉积导电层,所述沉积导电层覆盖两个所述第一内壁和两个所述第二内壁,所述沉积导电层的厚度大于或等于0.5微米,小于或等于1微米;
通过电镀在所述沉积部背离所述方形导电孔的表面形成电镀部,所述电镀部的厚度大于或等于18微米,小于或等于25微米。
5.根据权利要求4所述的印制电路板的制备方法,其特征在于,所述导电线路的数量设置为一个;去除部分所述沉积导电层,以形成至少一个沉积部,包括以下步骤:
通过铣削去除部分所述沉积导电层,以使剩余部分的所述沉积导电层形成一个所述沉积部;所述沉积部包括第一沉积部,以及连接于所述第一沉积部两端的两个第二沉积部;所述第一沉积部覆盖其中一个所述第一内壁,各所述第二沉积部一一对应覆盖一个所述第二内壁。
6.根据权利要求4所述的印制电路板的制备方法,其特征在于,所述导电线路的数量设置为两个;去除部分所述沉积导电层,以形成至少一个沉积部,包括以下步骤:
通过铣削去除部分所述沉积导电层,以使剩余部分的所述沉积导电层形成两个所述沉积部;所述沉积部包括第一沉积部,以及连接于所述第一沉积部两端的两个第二沉积部;所述第一沉积部覆盖其中一个所述第一内壁,各所述第二沉积部一一对应覆盖一个所述第二内壁。
7.根据权利要求5或6所述的印制电路板的制备方法,其特征在于,将元器件电连接于所述导电线路,包括以下步骤:
将所述元器件的其中一个引脚电连接于两个所述第二沉积部的其中一个,将所述元器件的另一个引脚电连接于两个所述第二沉积部的另一个;
或者,将所述元器件的两个引脚均电连接于所述第一沉积部。
8.根据权利要求4所述的印制电路板的制备方法,其特征在于,在各所述沉积部背离所述导电孔的表面形成电镀部,包括以下步骤:
通过电镀在所述沉积部背离所述方形导电孔的表面形成电镀导电层;
在所述电镀导电层背离所述沉积部的表面形成遮挡层,所述遮挡层覆盖部分所述电镀导电层;
通过刻蚀去除所述电镀导电层未覆盖所述遮挡层的部分;
去除所述遮挡层,以使电镀导电层覆盖所述遮挡层的部分形成所述电镀部。
9.根据权利要求8所述的印制电路板的制备方法,其特征在于,所述遮挡层选用金属锡制成;
所述去除所述遮挡层,设置为:通过激光镭射去除所述遮挡层。
10.根据权利要求1所述的印制电路板的制备方法,其特征在于,还包括以下步骤:
向所述导电孔内填充液态的导热材料;
固化所述导热材料,以形成散热柱,所述散热柱容置所述元器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310317072.8A CN116156785A (zh) | 2023-03-27 | 2023-03-27 | 印制电路板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310317072.8A CN116156785A (zh) | 2023-03-27 | 2023-03-27 | 印制电路板的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116156785A true CN116156785A (zh) | 2023-05-23 |
Family
ID=86339147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310317072.8A Pending CN116156785A (zh) | 2023-03-27 | 2023-03-27 | 印制电路板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116156785A (zh) |
-
2023
- 2023-03-27 CN CN202310317072.8A patent/CN116156785A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9204552B2 (en) | Printed wiring board | |
CN103188886B (zh) | 一种印制电路板及其制作方法 | |
JP4408343B2 (ja) | 多層プリント配線板の接続構造 | |
CN109004375A (zh) | 天线集成印刷线路板(aipwb) | |
EP2424338A1 (en) | Multilayer printed wiring boards with holes requiring copper wrap plate | |
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN101272661B (zh) | 多层印刷布线板及其制造方法 | |
WO2003067943A2 (en) | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery | |
WO2016134259A1 (en) | Method for producing a printed circuit board | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
CN102656956A (zh) | 柔性印刷电路板及其制造方法 | |
CN107734859B (zh) | 一种pcb的制造方法及pcb | |
CN103781292B (zh) | 电路板及其制作方法 | |
CN116156785A (zh) | 印制电路板的制备方法 | |
KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
CN116528468A (zh) | 印制电路板及电子装置 | |
CN101641461B (zh) | 具有填铜穿透孔的多层印刷线路板 | |
US20180156841A1 (en) | Structure and Method of Making Circuitized Substrate Assembly | |
US7958626B1 (en) | Embedded passive component network substrate fabrication method | |
CN109757037A (zh) | 高密度电路板及其制作方法 | |
CN116113151A (zh) | 印制电路板及电子装置 | |
CN116367441A (zh) | 印制电路板的制备方法 | |
CN116321807A (zh) | 印制电路板的制备方法 | |
JP2017069318A (ja) | 多層配線板 | |
CN114651369A (zh) | 电池布线模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |