CN116155262A - 双源跟随器、缓冲电路以及模数转换器 - Google Patents

双源跟随器、缓冲电路以及模数转换器 Download PDF

Info

Publication number
CN116155262A
CN116155262A CN202211571436.7A CN202211571436A CN116155262A CN 116155262 A CN116155262 A CN 116155262A CN 202211571436 A CN202211571436 A CN 202211571436A CN 116155262 A CN116155262 A CN 116155262A
Authority
CN
China
Prior art keywords
transistor
follower
source
source follower
subunit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211571436.7A
Other languages
English (en)
Inventor
江帆
周磊
武锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acela Micro Co ltd
Original Assignee
Acela Micro Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acela Micro Co ltd filed Critical Acela Micro Co ltd
Priority to CN202211571436.7A priority Critical patent/CN116155262A/zh
Publication of CN116155262A publication Critical patent/CN116155262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种双源跟随器、缓冲电路以及模数转换器。双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管；第二源跟随器模块包括串联的第二电流源和第二晶体管；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。本发明能够抑制沟道长度调制效应。

Description

双源跟随器、缓冲电路以及模数转换器
技术领域
本发明涉及源跟随器技术领域，尤其涉及一种双源跟随器、缓冲电路以及模数转换器。
背景技术
源跟随器常作为高速高精度模数转换模器中的输入缓冲器，常用于高速高精度模数转换器的最前端，其线性度直接限制了模数转换器整体的线性度。
然而，现有的源跟随器因为输入管沟道长度调制效应，使得现有的源跟随器线性度较差。
发明内容
本发明提供了一种双源跟随器、缓冲电路以及模数转换器，以抑制源跟随器中输入管的沟道长度调制效应。
根据本发明的一方面，提供了一种双源跟随器，所述双源跟随器包括：第一源跟随器模块和第二源跟随器模块；
所述第一源跟随器模块包括串联的第一电流源和第一晶体管，所述第一晶体管的栅极作为所述第一源跟随器模块的输入端，所述第一晶体管的源极作为所述第一源跟随器模块的输出端；所述第二源跟随器模块包括串联的第二电流源和第二晶体管，所述第二晶体管的栅极作为所述第二源跟随器模块的输入端，所述第二晶体管的源极作为所述第二源跟随器模块的输出端；所述第一晶体管与所述第二晶体管的晶体管类型不同；
所述第一源跟随器模块还包括第一跟随子单元，所述第一跟随子单元的第一端与所述第一晶体管的漏极电连接，所述第一跟随子单元的第二端与所述双源跟随器的第一电源连接端电连接，所述第一跟随子单元的控制端与所述第二源跟随器模块的输出端电连接，所述第一跟随子单元用于根据其控制端电位调整其第一端电位。
可选地，所述第一跟随子单元包括第三晶体管，所述第三晶体管的源极作为所述第一跟随子单元的第一端，所述第三晶体管的漏极作为所述第一跟随子单元的第二端，所述第三晶体管的栅极作为所述第一跟随子单元的控制端；所述第三晶体管的类型与所述第一晶体管的类型相同。
可选地，所述第三晶体管的栅长大于所述第一晶体管的栅长。
可选地，所述第一源跟随器模块的输出端与所述第二晶体管的漏极电连接。
可选地，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；
所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
其中，所述第一电源连接端用于接地，所述第二电源连接端用于连接预设电源。
可选地，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；
所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
其中，所述第一电源连接端用于连接预设电源，所述第二电源连接端用于接地。
可选地，所述第二源跟随器模块还包括第二跟随子单元；所述第二跟随子单元的第一端与所述第二晶体管的漏极电连接，所述第二跟随子单元的第二端与所述双源跟随器的第二电源连接端电连接，所述第二跟随子单元的控制端与所述第一源跟随器模块的输出端电连接，所述第二跟随子单元用于根据其控制端电位调整其第一端电位。
可选地，所述第二跟随子单元包括第四晶体管，所述第四晶体管的源极作为所述第二跟随子单元的第一端，所述第四晶体管的漏极作为所述第二跟随子单元的第二端，所述第四晶体管的栅极作为所述第二跟随子单元的控制端；所述第四晶体管与所述第二晶体管的晶体管类型相同。
可选地，所述第一源跟随器模块的输入端与所述第二源跟随器模块的输入端电连接后作为所述双源跟随器的输入端；
或者，所述第一源跟随器模块的输入端作为所述双源跟随器的第一输入端，所述第二源跟随器模块的输入端作为所述双源跟随器的第二输入端。
根据本发明的另一方面，提供了一种缓冲电路，所述缓冲电路包括上述的双源跟随器。
根据本发明的另一方面，提供了一种模数转换器(ADC)，所述模数转换器包括上述的缓冲电路。
本发明实施例的技术方案，采用的双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管，第一晶体管的栅极作为第一跟随器单元的输入端，第一晶体管的源极作为第一跟随器单元的输出端；第二源跟随器模块包括串联的第二电流源和第二晶体管，第二晶体管的栅极作为第二源跟随器模块的输入端，第二晶体管的源极作为第二源跟随器模块的输出端；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。通过设置第一源跟随器单元，使得第一晶体管漏极的电位变化趋势与第一晶体管的源极变化趋势相同，从而抑制第一晶体管的沟道长度调制效应，提高第一源跟随器模块的线性度。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种双源跟随器的电路结构示意图；
图2为本发明实施例提供的又一种双源跟随器的电路结构示意图；
图3为本发明实施例提供的又一种双源跟随器的电路结构示意图；
图4为本发明实施例提供的又一种双源跟随器的电路结构示意图；
图5为本发明实施例提供的又一种双源跟随器的电路结构示意图；
图6为本发明实施例提供的又一种双源跟随器的电路结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本发明实施例提供的一种双源跟随器的电路结构示意图，参考图1，双源跟随器包括：第一源跟随器模块11和第二源跟随器模块12；第一源跟随器模块11包括串联的第一电流源I1和第一晶体管Q1，第一晶体管Q1的栅极作为第一源跟随器模块11的输入端，第一晶体管Q1的源极作为第一跟随器单元11的输出端Vout1；第二源跟随器模块12包括串联的第二电流源I2和第二晶体管Q2，第二晶体管Q2的栅极作为第二源跟随器模块12的输入端，第二晶体管Q2的源极作为第二源跟随器模块12的输出端Vout2；第一晶体管Q1与第二晶体管Q2的晶体管类型不同；第一源跟随器模块11还包括第一跟随子单元111，第一跟随子单元111的第一端与第一晶体管Q1的漏极电连接，第一跟随子单元111的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元111的控制端与第二源跟随器模块12的输出端电连接，第一跟随子单元111用于根据其控制端的电位调整其第一端的电位。
具体地，源跟随器输出端的信号能够跟随其输入端信号的变化而变化，在电路中能够起到隔离传输、提高驱动能力等作用。例如第一源跟随器模块11的输出端信号跟随其输入端信号的变化而变化，第二源跟随器模块12的输出端信号跟随其输入端信号的变化而变化。对于第二源跟随器模块12来说，其输出端Vout2的信号跟随其输入端的变化而变化，进而使得第一跟随子单元111控制端的电位大致跟随第二源跟随模块12输入端的变化而变化，同时又由于第一源跟随子单元111第一端的电位随其控制端的电位变化而变化，进而使得第一源跟随器模块11中第一晶体管Q1漏极的电位跟随第二源跟随器模块12输入端的电位变化而变化，在双源跟随器中，第一源跟随器模块11输入的信号与第二源跟随器模块12输入的信号变化趋势基本一致，例如可以将第一源跟随器模块11的输入端与第二源跟随器模块12的输入端电连接之后作为双源跟随器的输入端Vin，经上述分析可知，第一晶体管Q1漏极的电位跟随第二源跟随器模块12的输入端的电位变化而变化，也即第一晶体管Q1漏极的电位跟随第一源跟随器模块11的输入端的变化而变化，又由于第一晶体管Q1源极的电位跟随第一源跟随器模块11的输入端电位的变化而变化，因此，在第一源跟随器模块工作时，第一晶体管Q1漏极的电位与第一晶体管Q1源极的电位变化趋势相同，进而使得第一晶体管Q1源漏电压基本保持一致，从而抑制第一晶体管Q1的沟道长度调制效应，提高第一源跟随器模块的线性度。需要说明的是，上述的某电位跟随另一电位变化而变化，具体指两者的变化趋势相同，例如一个增大，另一个也增大，一个减小另一个也减小；优选地两者变化量也相同。
另外，本实施例中，第一晶体管Q1和第二晶体管Q2类型不同，具体指若一个为N型，则另一个为P型，这样设置可保证第一源跟随器模块11和第二源跟随器模块12中晶体管源漏电压均能满足晶体管开启条件，使得第一源跟随器模块11和第二源跟随器模块12能够同时处于正常工作状态。
本实施例的技术方案，采用的双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管，第一晶体管的栅极作为第一跟随器单元的输入端，第一晶体管的源极作为第一跟随器单元的输出端；第二源跟随器模块包括串联的第二电流源和第二晶体管，第二晶体管的栅极作为第二源跟随器模块的输入端，第二晶体管的源极作为第二源跟随器模块的输出端；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。通过设置第一源跟随器单元，使得第一晶体管漏极的电位变化趋势与第一晶体管的源极变化趋势相同，从而抑制第一晶体管的沟道长度调制效应，提高第一源跟随器模块的线性度。
可选地，图2为本发明实施例提供的又一种双源跟随器的电路结构示意图，参考图2，第一跟随子单元111包括第三晶体管Q3，第三晶体管Q3的源极作为第一跟随子单元111的第一端，第三晶体管Q3的漏极作为第一跟随子单元111的第二端，第三晶体管Q3的栅极作为第一跟随子单元111的控制端；第三晶体管Q3的类型与第一晶体管Q1的类型相同。
具体地，在本实施例中，第三晶体管Q3也可以等效为一个“源跟随器”，其源极的信号会跟随其栅极信号的变化而变化，因而本实施例通过一个晶体管即可实现第一跟随子单元111的功能。由于在集成电路领域，晶体管所占用的面积较小，制作工艺也较为成熟，因此，采用晶体管作为跟随子单元，有利于减小双源跟随器的尺寸，并且能够降低成本。另外，需要说明的是，第三晶体管Q3和第一晶体管Q1的晶体管类型相同，也即若第一晶体管Q1为P型晶体管，则第三晶体管Q3也为P型晶体管；若第一晶体管Q1为N型晶体管，则第三晶体管Q3也为N型晶体管。
可选地，在上述实施例中，第三晶体管Q3的栅长大于第一晶体管Q1的栅长。
具体地，在第三晶体管Q3能够满足驱动能力的前提下，设置第三晶体管Q3的栅长大于第一晶体管Q1的栅长，此时第三晶体管Q3的栅长较大，使得第三晶体管Q3自身源漏小信号阻抗较大，可以更好地抵抗阈值电压，进而能够提高双源跟随器工作的稳定性。
可选地，继续参考图2，第一源跟随器模块11的输出端与第二晶体管Q2的漏极电连接。
具体地，在上述实施方式中，仅仅是利用第二源跟随器模块的来抑制第一源跟随器模块中输入管(第一晶体管)的沟道长度调制效应。本实施例进一步地利用第一源跟随器模块11来抑制第二晶体管Q2的沟道长度调制效应。在本实施例中，第二晶体管Q2的漏极由于与第一源跟随器模块11的输出端电连接，因此第二晶体管Q2的漏极电位变化趋势与第一源跟随器模块11的输出端的电位变化一致，同时由于第一源跟随器模块11的输出端的电位与第一源跟随器模块11的输入端的电位变化一致，且第一源跟随器模块11输入的信号与第二源跟随器模块12输入的信号变化趋势基本一致，最终也即第二晶体管Q2漏极电位与第二晶体管Q2栅极电位变化基本一致，又由于第二晶体管Q2的源极变化与第二晶体管Q2的栅极电位变化基本一致，使得第二晶体管Q2的漏极电位变化与源极电位变化基本一致，在第二晶体管Q2工作时，第二晶体管Q2的源漏电压基本保持不变，从而抑制第二晶体管Q2的沟道长度调制效应，提高第二源跟随器模块12的线性度。另外，本实施例中，第二晶体管Q2的漏极直接与第一源跟随器模块11的输出端电连接，不需要额外的器件，电路结构也较为简单。在本实施例中，第一源跟随器模块11的输出端直接驱动第二晶体管Q2的漏极，可以理解为“直接驱动”方式，第二源跟随器模块12的输出端通过第一跟随子单元来驱动第一晶体管Q1的漏极，可以理解为“间接驱动”方式。
示例性地，如图2所示，第一晶体管Q1为P型晶体管，第二晶体管Q2为N型晶体管；第一电流源I1的第一端与双源跟随器的第二电源连接端电连接，第一电流源I1的第二端与第一晶体管Q1的源极电连接；第二电流源I2的第一端与第一电源连接端电连接，第二电流源I2的第二端与第二晶体管Q2的源极电连接，第二晶体管Q2的漏极与第一晶体管Q1的源极电连接；其中，第一电源连接端用于接地，第二电源连接端用于连接预设电源VCC。
具体地，本实施例中，第一电流源I1上的电流通过第一晶体管Q1和第一跟随子单元111后形成电流回路，流过第一晶体管Q1的电流也即第一电流源的电流；第二晶体管Q2上的电流，由于由第一电流源I1和第二电流源I2作用，流过第二晶体管Q2的电流为两者的差值。因此，本实施例中流过第一晶体管Q1和第二晶体管Q2的电流均是可以确定的，可以保证双源跟随器处于正常工作状态。
当然，在另外一些实施方式中，如图3所示，图3为本发明实施例提供的又一种双源跟随器的电路结构示意图，在本实施例中，第一晶体管Q1为N型晶体管，第二晶体管Q2为P型晶体管；第一电流源I1的第一端与双源跟随器的第二电源连接端电连接，第一电流源I1的第二端与第一晶体管Q1的源极电连接；第二电流源I2的第一端与第一电源连接端电连接，第二电流源I2的第二端与第二晶体管Q2的源极电连接，第二晶体管Q2的漏极与第一晶体管Q1的源极电连接；其中，第一电源连接端用于连接预设电源VCC，第二电源连接端用于接地。本实施例中，也是采用“直接驱动”和“间接驱动”结合的方式来抑制第一源跟随器模块11和第二源跟随器模块12中晶体管的沟道长度调制效应，提高线性度，其原理与图2中所示的双源跟随器的工作原理相同，区别在于晶体管类型不同，在此不再赘述。
可选地，图4为本发明实施例提供的又一种双源跟随器的电路结构示意图，参考图4，第二源跟随器模块12还包括第二跟随子单元121；第二跟随子单元121的第一端与第二晶体管Q2的漏极电连接，第二跟随子单元121的第二端与双源跟随器的第二电源连接端电连接，第二跟随子单元121的控制端与第一源跟随器模块11的输出端电连接，第二跟随子单元121用于根据其控制端电位调整其第一端电位。
具体地，本实施例中第一源跟随器模块11利用“间接驱动”的方式驱动第二晶体管Q2的漏极；同样第二源跟随器模块12也利用“间接驱动”的方式驱动第一晶体管Q1的漏极。对于第一源跟随器模块11来说，其输出端Vout1的信号跟随其输入端的变化而变化，进而使得第二跟随子单元121控制端的电位大致跟随第一源跟随模块11输入端的变化而变化，同时又由于第二源跟随子单元121第一端的电位随其控制端的电位变化而变化，进而使得第二源跟随器模块12中第二晶体管Q2漏极的电位跟随第一源跟随器模块11输入端的电位变化而变化，在双源跟随器中，第一源跟随器模块11输入的信号与第二源跟随器模块12输入的信号变化趋势基本一致，例如可以将第一源跟随器模块11的输入端与第二源跟随器模块12的输入端电连接之后作为双源跟随器的输入端Vin，经上述分析可知，第二晶体管Q2漏极的电位跟随第一源跟随器模块11的输入端的电位变化而变化，也即第二晶体管Q2漏极的电位跟随第二源跟随器模块12的输入端的变化而变化，又由于第二晶体管Q2源极的电位跟随第二源跟随器模块12的输入端电位的变化而变化，因此，在第二源跟随器模块工作时，第二晶体管Q2漏极的电位与第二晶体管Q2源极的电位变化趋势相同，进而使得第二晶体管Q2源漏电压基本保持一致，从而抑制第二晶体管Q2的沟道长度调制效应，提高第二源跟随器模块的线性度。需要说明的是，上述的某电位跟随另一电位变化而变化，具体指两者的变化趋势相同，例如一个增大，另一个也增大，一个减小另一个也减小；优选地两者变化量也相同。
可选地，图5为本发明实施例提供的又一种双源跟随器的电路结构示意图，参考图5，第二跟随子单元122包括第四晶体管Q4，第四晶体管Q4的源极作为第二跟随子单元122的第一端，第四晶体管Q4的漏极作为第二跟随子单元122的第二端，第四晶体管Q4的栅极作为第二跟随子单元122的控制端；第四晶体管Q4与第二晶体管Q2的晶体管类型相同。
具体地，在本实施例中，第四晶体管Q4也可以等效为一个“源跟随器”，其源极的信号会跟随其栅极信号的变化而变化，因而本实施例通过一个晶体管即可实现第二跟随子单元121的功能。由于在集成电路领域，晶体管所占用的面积较小，制作工艺也较为成熟，因此，采用晶体管作为跟随子单元，有利于减小双源跟随器的尺寸，并且能够降低成本。另外，需要说明的是，第四晶体管Q4和第二晶体管Q2的晶体管类型相同，也即若第二晶体管Q2为P型晶体管，则第四晶体管Q4也为P型晶体管；若第二晶体管Q2为N型晶体管，则第四晶体管Q4也为N型晶体管。
在上述实施例中，晶体管可以是绝缘体上硅结构(Silicon On Insulator,SOI)、假型高电子迁移率晶体管(Pseudomorphic HEMTs,pHEMTs)、互补金属氧化物半导体(CMOS,Complementary MOS)晶体管或本领域普通技术人员所熟知的任意晶体管。
在上述实施例中，均以第一源跟随器模块的输入端与第二源跟随器模块的输入端相连为例，在其它一些实施方式中，图6为本发明实施例提供的又一种双源跟随器的电路结构示意图，参考图6，第一源跟随器模块的输入端作为双源跟随器的第一输入端Vin1，第二源跟随器模块的输入端作为双源跟随器的第二输入端Vin2。在本实施例中，两个源跟随器模块的输入端各自输入信号，也即相当于两个源跟随器，可以为两路信号进行跟随，当然，上述两路信号的变化趋势需要相同，才能够保证两个源跟随器模块中输入管的沟道长度调制效应均能得到抑制。
本发明实施例还提供了一种缓冲电路，缓冲电路可应用于本发明实施例提供的模数转换器中，缓冲电路包括本发明任意实施例提供的双源跟随器，因而也具有相同的有益效果，在此不再赘述。
本发明实施例还提供了一种模数转换器，模数转换器包括本发明实施例提供的缓冲电路。因本发明实施例提供的模数转换器包括本发明实施例提供的缓冲电路，因而也具有相同的有益效果，在此不再赘述。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种双源跟随器，其特征在于，所述双源跟随器包括：第一源跟随器模块和第二源跟随器模块；
所述第一源跟随器模块包括串联的第一电流源和第一晶体管，所述第一晶体管的栅极作为所述第一源跟随器模块的输入端，所述第一晶体管的源极作为所述第一源跟随器模块的输出端；所述第二源跟随器模块包括串联的第二电流源和第二晶体管，所述第二晶体管的栅极作为所述第二源跟随器模块的输入端，所述第二晶体管的源极作为所述第二源跟随器模块的输出端；所述第一晶体管与所述第二晶体管的晶体管类型不同；
所述第一源跟随器模块还包括第一跟随子单元，所述第一跟随子单元的第一端与所述第一晶体管的漏极电连接，所述第一跟随子单元的第二端与所述双源跟随器的第一电源连接端电连接，所述第一跟随子单元的控制端与所述第二源跟随器模块的输出端电连接，所述第一跟随子单元用于根据其控制端电位调整其第一端电位。
2.根据权利要求1所述的双源跟随器，其特征在于，所述第一跟随子单元包括第三晶体管，所述第三晶体管的源极作为所述第一跟随子单元的第一端，所述第三晶体管的漏极作为所述第一跟随子单元的第二端，所述第三晶体管的栅极作为所述第一跟随子单元的控制端；所述第三晶体管的类型与所述第一晶体管的类型相同。
3.根据权利要求2所述的双源跟随器，其特征在于，所述第三晶体管的栅长大于所述第一晶体管的栅长。
4.根据权利要求1所述的双源跟随器，其特征在于，所述第一源跟随器模块的输出端与所述第二晶体管的漏极电连接。
5.根据权利要求4所述的双源跟随器，其特征在于，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；
所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
其中，所述第一电源连接端用于接地，所述第二电源连接端用于连接预设电源。
6.根据权利要求4所述的双源跟随器，其特征在于，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；
所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
其中，所述第一电源连接端用于连接预设电源，所述第二电源连接端用于接地。
7.根据权利要求1所述的双源跟随器，其特征在于，所述第二源跟随器模块还包括第二跟随子单元；所述第二跟随子单元的第一端与所述第二晶体管的漏极电连接，所述第二跟随子单元的第二端与所述双源跟随器的第二电源连接端电连接，所述第二跟随子单元的控制端与所述第一源跟随器模块的输出端电连接，所述第二跟随子单元用于根据其控制端电位调整其第一端电位。
8.根据权利要求7所述的双源跟随器，其特征在于，所述第二跟随子单元包括第四晶体管，所述第四晶体管的源极作为所述第二跟随子单元的第一端，所述第四晶体管的漏极作为所述第二跟随子单元的第二端，所述第四晶体管的栅极作为所述第二跟随子单元的控制端；所述第四晶体管与所述第二晶体管的晶体管类型相同。
9.一种缓冲电路，其特征在于，所述缓冲电路包括权利要求1-8任一项所述的双源跟随器。
10.一种模数转换器，其特征在于，所述模数转换器包括权利要求9所述的缓冲电路。
CN202211571436.7A 2022-12-08 2022-12-08 双源跟随器、缓冲电路以及模数转换器 Pending CN116155262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211571436.7A CN116155262A (zh) 2022-12-08 2022-12-08 双源跟随器、缓冲电路以及模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211571436.7A CN116155262A (zh) 2022-12-08 2022-12-08 双源跟随器、缓冲电路以及模数转换器

Publications (1)

Publication Number Publication Date
CN116155262A true CN116155262A (zh) 2023-05-23

Family

ID=86357297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211571436.7A Pending CN116155262A (zh) 2022-12-08 2022-12-08 双源跟随器、缓冲电路以及模数转换器

Country Status (1)

Country Link
CN (1) CN116155262A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134097A (ja) * 1998-10-22 2000-05-12 Haruo Kobayashi トラックホールド回路及びトラックホールド回路用バッファ回路
US20070064371A1 (en) * 2005-09-19 2007-03-22 Raffaele Salerno Circuit device for filtering or impedance matching
CN105978568A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 用于模数转换器输入信号驱动的高线性度源极跟随器
CN110212876A (zh) * 2019-06-24 2019-09-06 南京芯耐特半导体有限公司 带内置负反馈的跟随器电路结构
CN111313852A (zh) * 2020-05-15 2020-06-19 微龛(广州)半导体有限公司 一种驱动放大器及模数转换器
US10879890B1 (en) * 2019-12-05 2020-12-29 Lontium Semiconductor Corporation Cascade complementary source follower and controlling circuit
CN114594820A (zh) * 2022-02-22 2022-06-07 北京奕斯伟计算技术有限公司 源极跟随器以及源极跟随器的驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134097A (ja) * 1998-10-22 2000-05-12 Haruo Kobayashi トラックホールド回路及びトラックホールド回路用バッファ回路
US20070064371A1 (en) * 2005-09-19 2007-03-22 Raffaele Salerno Circuit device for filtering or impedance matching
CN105978568A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 用于模数转换器输入信号驱动的高线性度源极跟随器
CN110212876A (zh) * 2019-06-24 2019-09-06 南京芯耐特半导体有限公司 带内置负反馈的跟随器电路结构
US10879890B1 (en) * 2019-12-05 2020-12-29 Lontium Semiconductor Corporation Cascade complementary source follower and controlling circuit
CN111313852A (zh) * 2020-05-15 2020-06-19 微龛(广州)半导体有限公司 一种驱动放大器及模数转换器
CN114594820A (zh) * 2022-02-22 2022-06-07 北京奕斯伟计算技术有限公司 源极跟随器以及源极跟随器的驱动方法

Similar Documents

Publication Publication Date Title
JP4832965B2 (ja) スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
US7598802B2 (en) Semiconductor integrated circuit apparatus and electronic apparatus
CN1897465B (zh) 具有降低的沟道电导变化的采样和保持电路及其操作方法
US20010006352A1 (en) Metal oxide semiconductor transistor circuit and semiconductor integrated circuit using the same
JP2005006143A (ja) 高周波スイッチ回路および半導体装置
EP0134731A1 (en) Complementary logic integrated circuit
US20100148851A1 (en) Low voltage analog cmos switch
JP2010051165A (ja) 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN112073054B (zh) 电平转换器
US20230100170A1 (en) Voltage level shifter applicable to very-low voltages
US20150021614A1 (en) Controlled on and off time scheme for monolithic cascoded power transistors
JP2023508575A (ja) 充電保護回路、充電回路、及び電子デバイス
JP2018512783A (ja) ゲートのオーバーバイアスのために構成されたトランジスタ及びそれらによる回路
CN101986570B (zh) 模数转换器及其采样保持电路
US6188243B1 (en) Input/output circuit with high input/output voltage tolerance
US6377089B1 (en) Output driver
CN114172509A (zh) 基于化合物的纯耗尽型逻辑电路及复合逻辑电路
CN112803721B (zh) 一种电压转换器
CN101153880A (zh) 负电压检测器
JP2005251931A (ja) 終端回路
WO1999062171A1 (en) Body grabbing switch
CN116155262A (zh) 双源跟随器、缓冲电路以及模数转换器
US10659040B2 (en) Clock voltage step-up circuit
US6462602B1 (en) Voltage level translator systems and methods
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 708-1, Building 1, Northwest District, Suzhou Nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215121

Applicant after: Xunxin Microelectronics (Suzhou) Co.,Ltd.

Address before: Room 708-1, Building 1, Northwest District, Suzhou Nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215121

Applicant before: ACELA MICRO CO.,LTD.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20230523