CN116137302A - 外延结构及制作方法、发光元件及制作方法 - Google Patents

外延结构及制作方法、发光元件及制作方法 Download PDF

Info

Publication number
CN116137302A
CN116137302A CN202111354637.7A CN202111354637A CN116137302A CN 116137302 A CN116137302 A CN 116137302A CN 202111354637 A CN202111354637 A CN 202111354637A CN 116137302 A CN116137302 A CN 116137302A
Authority
CN
China
Prior art keywords
layer
type
active
bulge
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111354637.7A
Other languages
English (en)
Inventor
蔡明达
张杨
陈靖中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111354637.7A priority Critical patent/CN116137302A/zh
Priority to PCT/CN2022/092387 priority patent/WO2023087638A1/zh
Publication of CN116137302A publication Critical patent/CN116137302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

本申请提供一种制程简单且成本较低的外延结构及制作方法，包括：在第一衬底上沉积N型材料层，对N型材料层进行刻蚀形成第一凸起；第一凸起的至少部分表面为曲面；在第一凸起上依次沉积形成第一有源层和第一P型层；去除第一衬底，对N型材料层背离第一凸起的一侧进行刻蚀，以形成与第一凸起对应的第二凸起；其中，第二凸起的至少部分表面为曲面；在第二凸起上依次沉积形成第二有源层和第二P型层；其中，第一凸起和第二凸起构成N型层，第一有源层和第二有源层构成有源层，第一P型层和第二P型层构成P型层。本申请还进一步提供采用前述外延结构制作发光元件的方法以及发光元件。

Description

外延结构及制作方法、发光元件及制作方法
技术领域
本申请涉及显示技术领域，尤其涉及一种外延结构及制作方法、发光元件及其制作方法。
背景技术
在显示技术领域，通常将微米发光二极管(Micro Light-Emitting-Diode，Micro-LED)为发光像素单元组装在驱动面板上形成高密度LED阵列以进行显示。随着不断追求更低尺寸的Micro-LED芯片，保障其发光面积和发光效率成为了亟待突破的问题。此时，通过将Micro-LED芯片制成球形，可以提高芯片的发光面积和发光效率。但在Micro-LED芯片的制程中需采用特殊专用的设备形成球形的外延层结构，而特殊专用设备的采用势必增加了Micro-LED芯片的制作复杂度与成本。
发明内容
为解决上述问题，本申请提供了一种外延结构及其制作方法、在所述外延结构基础上制作的发光元件及其发光元件的制作方法。
本申请一实施例提供一种外延结构的制作方法，包括：
在第一衬底上沉积N型材料层，对N型材料层进行刻蚀形成第一凸起；第一凸起的至少部分表面为曲面；
在第一凸起上依次沉积形成第一有源层和第一P型层；
去除第一衬底，对N型材料层背离第一凸起的一侧进行刻蚀，以形成与第一凸起对应的第二凸起；其中，第二凸起的至少部分表面为曲面；
在第二凸起上依次沉积形成第二有源层和第二P型层；其中，第一凸起和第二凸起构成N型层，第一有源层和第二有源层构成有源层，第一P型层和第二P型层构成P型层。
相较于现有技术，前述外延结构完全可以采用现有的设备制作球形的N型层、有源层与P型层以及绝缘层，完全无需采用特殊专用的设备形成球形外延结构，从而降低了球形外延结构的制作复杂度与成本。
可选地，第一凸起与第二凸起呈镜像对称。
可选地，第一凸起的表面为半球状，第二凸起的表面为半球状；具有半球状表面的第一凸起和具有半球状表面的第二凸起结合形成球状。
可选地，第一凸起的形成步骤，包括：
于N型材料层上形成第一球形粒子；
以第一球形粒子为掩膜对N型材料层进行蚀刻以形成第一凸起。
可选地，在去除第一衬底之前，还包括：
于第一P型层上形成一蚀刻阻挡层；其中，蚀刻阻挡层背离第一P型层的一面为平坦化表面。
可选地，第二凸起的形成步骤，包括：
于N型材料层背离蚀刻阻挡层一侧形成第二球形粒子；
以第二球形粒子为掩膜对N型材料层、第一有源层和第一P型层进行蚀刻以形成第二凸起；其中，第一有源层、第一P型层经由刻蚀后形成的端面与蚀刻阻挡层齐平。
可选地，在形成第二球形粒子之前，还包括：
于N型材料层背离蚀刻阻挡层一侧形成一第一光阻层；
对第一光阻层进行图案化处理；
以图案化处理后的第一光阻层为掩膜，对N型材料层、第一有源层、第一P型层进行刻蚀，以形成与第一凸起对应的岛状结构；其中，岛状结构沿蚀刻阻挡层延伸方向上的长度至少大于第一凸起沿蚀刻阻挡层延伸方向上的长度；
于N型材料层背离蚀刻阻挡层一侧形成第二球形粒子为于岛状结构上形成第二球形粒子。
可选地，第二有源层的形成步骤，包括：
于第二凸起一侧设置一第二光阻层；其中，第二光阻层覆盖第二凸起、第一有源层的端面和第一P型层的端面；
对第二光阻层进行图案化处理，以露出第一有源层的端面以及至少部分第二凸起；
于露出的至少部分第二凸起表面和第一有源层的端面沉积有源材料层以形成第二有源层。
可选地，第二P型层的形成步骤，包括：
去除第二光阻层，并于第二凸起一侧设置一第三光阻层；其中，第三光阻层覆盖第二凸起的露出表面、第二有源层和第一P型层的端面；
对第三光阻层进行图案化处理，以露出第一P型层的端面以及第二有源层；
于露出的第二有源层和第一P型层的端面沉积P型材料层以形成第二P型层。
可选地，第一绝缘层的形成步骤，包括：
去除第三光阻层，并在第二凸起一侧沉积绝缘材料层，以形成第一绝缘层。
可选地，第二绝缘层的形成步骤，包括：
在第一绝缘层表面设置第二衬底；
去除刻蚀阻挡层与部分第一绝缘层，以显露第一P型层及第一绝缘层的端面；
在第一P型层表面及第一绝缘层的端面上沉积绝缘材料层，以形成第二绝缘层。
本申请一实施例提出一种外延结构，该外延结构采用上述任一实施例的方法进行制作。
本申请一实施例还提出一种发光元件的制作方法，包括：
提供一如上述的外延结构；
在外延结构上分别制作形成N电极和P电极；其中，N电极与N型层电连接，P电极与P型层电连接。
本申请提供一种发光元件，发光元件采用上述发光元件的制作方法进行制作。
附图说明
为更清楚地阐述本申请的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。
图1为本申请一实施例中外延结构的三维结构示意图；
图2为图1所示外延结构沿任一中轴线的剖面结构示意图；
图3-图20为图2所示外延结构的制作方法中各步骤对应的剖面结构示意图；
图21为本申请第一实施例中发光元件沿任一中轴线的剖面结构示意图；
图22为本申请第一实施例中图21所示的发光元件的制作N电极的剖面结构示意图；
图23-图34为本申请第二实施例中图21所示的发光元件的制作方法中各步骤对应的剖面结构示意图；
图35为本申请第三实施例中发光元件的剖面结构示意图；
图36本申请第四实施例中发光元件的剖面结构示意图；
图37为本申请第五实施例中发光元件的剖面结构示意图。
附图标记说明：
100-外延结构，O-球心，110-N型层，111-第一凸起，112-第二凸起，120-有源层，121-第一有源层，122-第二有源层，123-第一缺口，130-P型层，131-第一P型层，132-第二P型层，133-第二缺口，140-绝缘层，141-第一绝缘层，142-第二绝缘层，150-N电极，160-P电极，170-电流扩散层，180-电子阻挡层，10-N型材料层，20-第一衬底，30-第一球形粒子，40-刻蚀阻挡层，60-第二球形粒子，001-对称线，70-第二光阻层，80-第三光阻层，90-第二衬底，200-发光元件，H1-第一开口，第一有源层的端面F1，第一P型层的端面F2，第一绝缘层的端面F3。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本申请保护的范围。
本申请提供一种外延结构100，请参阅图1，图1为本申请外延结构100的三维结构示意图。如图1所示，外延结构100为球状，具有球心O，球心O为本申请外延结构100所有中轴线的交点。
请参阅图2，图2为图1所示外延结构100沿任一中轴线的剖面结构示意图。在图2所示的实施例中，外延结构100从球心O到外表面(即外延结构100的轮廓)包括依次层叠设置的N型层110、有源层120、P型层130、绝缘层140。
如图2所示，N型层110为实心球体结构，包括球心O，可以理解的，N型层110的球心O即为外延结构100的球心O。有源层120为球形层，位于N型层110与P型层130之间。本实施例中，有源层120完全包覆N型层110，且被P型层130完全包覆。绝缘层140为一球形层，完全包覆P型层130。绝缘层140可采用SiO2或Si3N4材料，本实施例不作具体限定。通过绝缘层140能够保护多个外延结构100之间、外延结构100与外界以及外延结构100内部结构之间的绝缘性。
本申请还提供了一种如图1所示的外延结构100的制作方法，请参阅图3-图20，其为本申请第一实施例中图2所示外延结构100的制作时各步骤的剖面结构示意图。如图3-图20所示，外延结构100的制作包括步骤：
步骤100、在第一衬底上沉积N型材料层，对N型材料层进行刻蚀形成第一凸起，第一凸起的至少部分表面为曲面。
步骤100具体包括：
步骤S001、请参阅图3，图3为在衬底上生长N型材料层后的剖面结构示意图。如图3所示，提供第一衬底20，在第一衬底20通过金属有机化合物气相沉积(Metal-organicChemical Vapor Depodition，MOCVD)方法生长N型材料层10，N型材料层10的材质可以为磷化铝镓铟(AlGaInP)，或其他材质，本申请对比不作具体限制。第一衬底20的材料可以为蓝宝石、石英或陶瓷等材料，在图3所示的实施例中，第一衬底20为蓝宝石材料。
步骤S002、请参阅图4，图4为制作第一凸起111的剖面结构示意图。如图4所示，在N型材料层10远离第一衬底20的表面制作第一球形粒子30，以第一球形粒子30为掩膜版对N型材料层10进行刻蚀，以获得第一凸起111，第一凸起111的至少部分表面为曲面。其中，刻蚀可以为湿法刻蚀、干法刻蚀等，本实施例中，可通过干法刻蚀对N型材料层10进行刻蚀。
第一球形粒子30可以通过旋涂法制成，还可以通过其他方式制成，本实施例对此不做具体限制。在图4所示的实施例中，通过旋涂法制成第一球形粒子30。另外，第一凸起111的曲面形状可以为椭圆曲面、球体曲面等，在本实施例中，第一凸起111为曲面形状为具体球体曲面的半球体。
步骤200，在第一凸起111上依次沉积形成第一有源层和第一P型层。
其中，步骤200具体包括：
步骤S003、请参阅图5，图5为制成第一有源层121、第一P型层131的剖面结构示意图。如图5所示，去掉第一球形粒子30后，在第一凸起111以及N型材料层10的表面采用MOCVD方法依次有序生长一层有源材料层和一层P型材料层，以形成第一有源层121和第一P型层131，其中第一有源层121与第一P型层131的沉积厚度可以相同，也可以依据需要调整，本申请对比不作具体限制。在图5所示的实施例中，第一有源层121与第一P型层131的沉积厚度基本相同。第一有源层121覆盖第一凸起111和N型材料层10的平坦化表面，对应第一有源层121具有包覆第一凸起111的球状表面的球形层结构。
第一P型层131覆盖第一有源层121，因此第一P型层131具有与第一有源层121的球形层结构相对应的球状表面，即具有球形层结构。其中，有源材料层的材质可以为磷化铝镓铟系列、氮化铝镓铟系列、氧化锌系列，其结构可以为单异质结构、双异质结构、双侧异质结构、多层量子阱等，P型材料层的材质可以为磷化镓，本实施例对有源材料层和P型材料层的材质和结构均不做具体限制。
步骤S004、请参阅图6，图6为制成刻蚀阻挡层(Etch Stop Layer,ESL)40后的剖面结构示意图。如图6所示，在第一P型层131背离第一衬底20的表面沉积刻蚀阻挡层40，刻蚀阻挡层40背离第一P型层131的表面为平坦化表面。其中，刻蚀阻挡层40可使用SiC材料或其他含硅材料，本申请实施例对刻蚀阻挡层40的材料不做具体限制。
步骤300，去除第一衬底20，对N型材料层10背离第一凸起111的一侧进行刻蚀，以形成与第一凸起111对应的第二凸起，其中第二凸起的至少部分表面为曲面。
步骤300具体包括：
步骤S005、请参阅图7，图7为去除第一衬底20后的剖面结构示意图。在图7所示的实施例中，交换第一衬底20和刻蚀阻挡层40在三维空间内的位置，并剥离去除第一衬底20。即，将N型材料层10背离第一凸起111的表面露出，以便于后续的制程。
步骤S006、请参阅图8，图8为形成与第一凸起111对应的岛状结构的剖面结构示意图。如图8所示，在N型材料层10背离刻蚀阻挡层40的表面形成第一光阻层(图中未示出)，并对第一光阻层进行图案化处理以使得第一光阻层包含第一预设图案(图中未示出)。
以包含第一预设图案的第一光阻层为掩膜版对N型材料层10、第一有源层121及第一P型层131进行刻蚀，形成与第一凸起111相对应的岛状结构。其中，岛状结构沿刻蚀阻挡层40的延伸方向上的长度至少大于第一凸起111沿刻蚀阻挡层40延伸方向上的长度。本实施例中，与第一凸起111对应的岛状结构为第一凸起111由半球形结构向球形结构延展、第一有源层121和第一P型层131由半球形层向球形层结构延展后的结构。
当形成与第一凸起111对应的岛状结构后，剥离第一光阻层。
步骤S007、请参阅图9，图9为制成第二凸起112的剖面结构示意图。如图9所示，对N型材料层10、第一有源层121及第一P型层131继续进行刻蚀。具体的，在岛状结构上形成第二球形粒子60，即在N型材料层10背离刻蚀阻挡层40的表面制成第二球形粒子60，本实施例对第二球形粒子60的制作方式不作具体限制。
以第二球形粒子60为掩膜版对N型材料层10、第一有源层121及第一P型层131进行刻蚀，以形成具有曲面形状的第二凸起112。其中，第二凸起112的曲面形状可以为椭圆曲面、球体曲面等，在本实施例中，第二凸起112为曲面形状为具体球体曲面的半球体。
进一步地，如图9所示，第二凸起112与第一凸起111关于对称线001镜像对称，且第二凸起112与第一凸起111结合形成N型层110，N型层110整体为球体结构，其表面轮廓为一球面形状。对称线001为第一凸起111和第二凸起112的对称中轴线。
另外，第一有源层121及第一P型层131经刻蚀后所形成的端面与刻蚀阻挡层40平齐，即第一有源层121的端面F1和第一P型层131的端面F2与刻蚀阻挡层40平齐。
步骤400，在第二凸起上依次沉积形成第二有源层和第二P型层，第一凸起111和第二凸起112构成N型层110，第一有源层121和第二有源层构成有源层，第一P型层131和第二P型层构成P型层。
步骤400具体包括：
步骤S008、请参阅图10，图10为对第二光阻层70进行图案化处理后的剖面结构示意图。
如图10所示，去除如图9所示的第二球形粒子60后，在N型层110显露出的表面、第一有源层121露出的表面、第一P型层131露出的表面及刻蚀阻挡层40的表面设置第二光阻层70。
对第二光阻层70进行图案化处理，即对第二光阻层70进行曝光显影。经曝光显影之后，第二光阻层70遮住刻蚀阻挡层40的表面和第一P型层131的端面F2，并显露出N型层110及第一有源层121的部分表面，即显露出第二凸起112的部分球状表面及第一有源层121的端面F1。在图10所示的实施例中，第二光阻层70经曝光显影后显露出第二凸起112的全部球状表面，以及第一有源层121的端面F1。
步骤S009、请参阅图11，图11为制成第二有源层122的剖面结构示意图。可以通过MOCVD方法在露出的第二凸起112的球状表面、第一有源层121的端面F1以及第二光阻层70的表面沉积一层有源层材料层，以获得第二有源层122。其中，第二有源层122的沉积厚度与第一有源层121的沉积厚度可以相同。
如图11所示，第二有源层122覆盖第一有源层121的端面F1、第二凸起112的球状表面及第二光阻层70的表面，则第二有源层122在对应第二凸起112的球状表面上形成与第一有源层121的端面F1的结构、尺寸基本相同的球形层。
本实施例中，第二有源层122为球状表面的半球形层，且第二有源层122与第一有源层121关于对称线001镜像对称。进一步的，第二有源层122与第一有源层121结合形成有源层120，有源层120为包覆N型层110的球形层。
步骤S010、请参阅图12，图12为剥离第二光阻层70后的剖面结构示意图。如图12所示，剥离第二光阻层70及覆盖在第二光阻层70表面的有源层材料层。并显露出刻蚀阻挡层40的表面、第二有源层122表面及第一P型层131的端面F2。
步骤S011、请参阅图13，图13为对第三光阻层80进行图案化处理后的剖面结构示意图。如图13所示，在刻蚀阻挡层40表面、第二有源层122表面及第一P型层131的端面F2涂布第三光阻层80，并对第三光阻层80进行图案化处理。在图13所示的实施例中，对第三光阻层80曝光显影，以使得第三光阻层80遮住刻蚀阻挡层40的表面，并显露出第二有源层122的球状表面及第一P型层131的端面F2。
步骤S012、请参阅图14，图14为制成第二P型层132的剖面结构示意图。在图14所示的实施例中，可以通过MOCVD方法在显露出第二有源层122的球状表面、第一P型层131的端面F2及第三光阻层80的表面沉积一层P型材料层。
如图14所示，覆盖在第二有源层122的球状表面、第一P型层131的端面F2的P型材料层形成第二P型层132，即第二P型层132为具有球状表面的球形层，且球形层的端面尺寸与第一P型层131的端面F2的形状、尺寸基本相同。本实施例中，第一P型层131与第二P型层132关于对称线001镜像对称，且第一P型层131与第二P型层132结合形成P型层130，P型层130为包覆有源层120的球形层。
步骤S013、请参阅图15，图15为剥离第三光阻层80后的剖面结构示意图。如图15所示，剥离如图14所示的第三光阻层80及沉积在第三光阻层80表面的P型材料层，以显露出P型层130的部分表面及刻蚀阻挡层40的表面，即露出第二P型层132的球状表面及刻蚀阻挡层40的平坦表面。
步骤S014、请参阅图16，图16为制成第一绝缘层141的剖面结构示意图。在第二P型层132的表面及刻蚀阻挡层40的表面上沉积绝缘材料层。如图16所示，覆盖第二P型层132的球状表面的绝缘材料层，形成与第二P型层132形状相同的球形表面，即为第一绝缘层141。
本实施例中，第一绝缘层141为具有球状表面的球形层，且第一绝缘层141的端面F3(请参见图18)的尺寸可以与P型层130的端面形状、尺寸基本相同，本实施例对此不作限定。
步骤S015、请参阅图17，图17为设置第二衬底90后的剖面结构示意图。在第一绝缘层141形成的球状表面、以及沉积在刻蚀阻挡层40的绝缘材料层的表面上设置第二衬底90。如图17所示，第二衬底90背离刻蚀阻挡层40的表面可以为平坦化的表面。
步骤S016、请参阅图18，图18为剥离刻蚀阻挡层40后的剖面结构示意图。
将刻蚀阻挡层40与第二衬底90在三维空间中交换位置，并剥离刻蚀阻挡层40及沉积在刻蚀阻挡层40上的绝缘材料层。如图18所示，第二衬底90的表面、第一绝缘层141的端面F3以及第一P型层131的表面显露出，以方便后续制程的进行。
步骤S017、请参阅图19，图19为制成第二绝缘层142的剖面结构示意图。在第二衬底90的表面、第一P型层131的表面以及第一绝缘层141的端面F3沉积绝缘材料层，并剥离沉积在第二衬底90表面的绝缘材料层。
如图19所示，沉积在第一P型层131的表面的绝缘材料层形成包覆第一P型层131的第二绝缘层142，即第二绝缘层142为具有球状表面的球形层，且第二绝缘层142的球形层的端面形状、尺寸与第一绝缘层141的端面F3的形状、尺寸基本相同。本实施中，第一绝缘层141与第二绝缘层142配合形成绝缘层140，且绝缘层140包覆P型层130呈球形层结构。
步骤S018、请参阅图20，图20为剥离第二衬底90后的剖面结构示意图。如图20所示，自如图19所示的第一绝缘层141表面剥离第二衬底90以获得如图2所示外延结构100。
前述外延结构100完全可以采用现有的设备制作球形的N型层110、有源层120与P型层130以及绝缘层140，完全无需采用特殊专用的设备形成球形外延结构100，从而降低了球形外延结构100的制作复杂度与成本。
本申请还提供一种发光元件200，本实施例中，发光元件200是通过在如图2所示的外延结构100上分别制作形成N电极和P电极形成。其中，N电极与N型层电连接，P电极与P型层电连接，N电极与P电极外部接收驱动信号从而使得N型层与P型层驱动有源层发光。
具体地，如图21所示，其中，图21为发光元件200沿任一中轴线的剖面结构示意图，发光元件200为在本申请外延结构100的基础上分别制作N电极150和P电极160获得。其中，N电极150与N型层110连接，P电极160与P型层130连接。
本申请还提供了一种如图21所示发光元件200的制作方法，具体地，在外延结构100的基础上进一步制作N电极150和P电极160的步骤以获得发光元件200。
如图22所示，其为本申请第一实施例中图21所示的发光元件的制作方法中各步骤对应的剖面结构示意图，在本实施例中，在外延结构100的基础上制作N电极150和P电极160获得发光元件200的步骤包括：
通过前述制作外延结构100的步骤S001-S017，可制作本申请发光元件200的N型层110、有源层120、P型层130及绝缘层140。
步骤S019、请参阅图22，图22为制成N电极150的剖面结构示意图。在绝缘层140上制作一第一开口H1，第一开口H1贯通至N型层110表面，并在第一开口H1内部设置N电极150。其中，第一开口H1的内壁附着一层绝缘材料，用以N电极150与其他结构之间的绝缘，本实施例对第一开口H1内壁附着的绝缘材料的材质不作具体限制，在图22所示的实施例中，绝缘材料与绝缘层140使用的材料为同一材质。具体的，可以在绝缘层140的表面用Si3N4覆盖膜等为掩膜版，同时用氯气等离子反应离子蚀刻在绝缘层140上进行蚀刻，直至显露出N型层110的表面，以制作第一开口H1。在第一开口H1的内部设置可以由Ni/Au的蒸镀膜构成的N电极150，本实施例对N电极150的制作方法不作具体限制。进一步的，本实施例对N电极150的结构形状、位置、材质等均不作具体限制。可以理解的，第一开口H1与N电极150可以为一细长条形或方形结构等，均沿发光元件200的球形轮廓的任意中轴线方向布置，N电极150使得电流在N型层110上均匀扩散且不遮挡光线。
当N电极150制成后，除去Si3N4覆盖膜。
步骤S020、请参阅图21，图21为制成P电极160的剖面结构示意图。如图21所示，在绝缘层140上与N电极150间隔一定距离制作与P型层130欧姆接触的P电极160。具体的，在图21所示的实施例中，在绝缘层140上与N电极150相反侧的表面上，用Ti/Au蒸镀膜形成与P型层130的表面接触的P电极160。本申请对P电极的结构形状、及位置不做具体限制，在图21所示的实施例，P电极160在N电极150所在中轴线的垂直平面上的正投影为线型。
N电极150与P电极160配合在N型层110与P型层130之间形成导电通路，也即是在电源中电流的驱动下N型层110、有源层120以及P型层130配合从而出射光线。
在前述外延结构100的基础上制作的发光元件200除了制作复杂度与成本较低外，球形层的有源层120具有较大的发光面积，从而使得发光元件200的发光效率有效提高。
请参阅图23-34，其为本申请第二实施例中图21所示的发光元件的制作方法中各步骤对应的剖面结构示意图，在本实施例中，在外延结构100的基础上制作N电极150和P电极160获得发光元件200的步骤包括：
通过前文所述制作外延结构100的步骤S001-S007，可制作本申请发光元件200的N型层110、第一有源层121、以及第一P型层131。
步骤S021、请参阅图23，图23为对第二光阻层70进行图案化处理后的剖面结构示意图。如图23所示，在N型层110的露出表面、第一有源层121的露出表面、第一P型层131的露出表面及刻蚀阻挡层40的表面设置第二光阻层70。并对第二光阻层70进行图案化处理，即使得第二光阻层70曝光显影。经曝光显影之后，第二光阻层70遮住刻蚀阻挡层40的表面、第一P型层131的端面，并露出N型层110及第一有源层121的部分表面，即露出第二凸起112的部分球状表面及第一有源层121的端面。在图23所示的实施例中，第二光阻层70经曝光显影后露出第二凸起112的部分表面，以及第一有源层121的端面。
步骤S022、请参阅图24，图24为制成第二有源层122的剖面结构示意图。可以通过MOCVD方法在部分露出的第二凸起112的球状表面、第一有源层121的端面以及第二光阻层70的表面沉积一层有源层材料层，以获得第二有源层122，且第二有源层122的沉积厚度与第一有源层121的沉积厚度相同。
如图24所示，第二有源层122覆盖第一有源层121的端面、露出部分的第二凸起112的球状表面及第二光阻层70的平坦化表面，因此第二有源层122在对应第二凸起112的球状表面上形成与第一有源层121端面尺寸相同的球形层。此时，由于第二凸起112的表面设有部分第二光阻层70，因此，第二有源层122具有第一缺口123，从第一缺口123显露部分N型层110表面，本实施例对第一缺口123的位置、形状结构等不作具体限制。可以理解的，第二有源层122为球状表面的半球形层，且第二有源层122与第一有源层121关于对称线001镜像对称。进一步的，第二有源层122与第一有源层121结合形成有源层120，有源层120为包覆N型层110的球形层。可以理解的，有源层120具有第一缺口123。
步骤S023、请参阅图25，图25为剥离部分第二光阻层70后的剖面结构示意图。如图25所示，剥离第二光阻层70及覆盖在第二光阻层70表面的有源层材料层，使得刻蚀阻挡层40的表面、第二有源层122表面、第一P型层131的端面露出，以及部分N型层110的表面从第一缺口123出露出。
步骤S024、请参阅图26，图26为对第三光阻层80进行图案化处理后的剖面结构示意图。如图26所示，在刻蚀阻挡层40表面、第二有源层122表面及第一P型层131端面、及从第一缺口123处露出的部分N型层110表面涂布第三光阻层80，并对第三光阻层80进行图案化处理。在图13所示的实施例中，对第三光阻层80曝光显影，以使得第三光阻层80遮住刻蚀阻挡层40、以及第一缺口123处露出的部分N型层110表面，并露出第二有源层122的表面及第一P型层131的端面。
步骤S025、请参阅图27，图27为制成第二P型层132的剖面结构示意图。在图27所示的实施例中，可以通过MOCVD方法在露出第二有源层122的球状表面、第一P型层131的端面及第三光阻层80的表面沉积一层P型材料层。如图27所示，覆盖在第二有源层122的球状表面、第一P型层131的端面的P型材料层形成第二P型层132，即第二P型层132为具有球状表面的球形层，且球形层的端面尺寸与第一P型层131的端面尺寸相同。进一步的，由于从第一缺口123露出的部分N型层110表面上设有部分第三光阻层80，因此第二P型层132具有第二缺口133。且如图27所示，第二缺口133的形状尺寸及位置与第一缺口123对应。
可以理解的，第一P型层131与第二P型层132关于对称线001镜像对称，且第一P型层131与第二P型层132结合形成P型层130，P型层130为包覆有源层120的球形层，且P型层130具有第二缺口133，且第二缺口133与第一缺口123结合构成第一开口H1。
步骤S026、请参阅图28，图28为剥离第三光阻层80后的剖面结构示意图。如图28所示，剥离第三光阻层80及沉积在第三光阻层80表面的P型材料层，以露出第二P型层132的表面、刻蚀阻挡层40的表面、及N型层110的部分表面。其中，N型层110的部分表面从第一开口H1处显露。
步骤S027、请参阅图29，图29为制成第一绝缘层141的剖面结构示意图。在第二P型层132的表面、部分显露的N型层110表面、及刻蚀阻挡层40的表面上沉积一层绝缘材料层。如图29所示，覆盖第二P型层132的球状表面的绝缘材料层，将形成与第二P型层132形状相同的球状表面，即为第一绝缘层141。可以理解的，第一绝缘层141为具有球状表面的球形层，其端面尺寸可以与P型层130的端面尺寸相同，还可以依据需要进行调整，本实施例对此不作限定。
另外，如图29所示，绝缘材料层还覆盖第二有源层122在第一缺口123处的端面、以及第二P型层132在第二缺口133处的端面。可以理解的，即第一开口H1的内壁附着一层绝缘材料层。
步骤S028、请参阅图30，图30为制成N电极150的剖面结构示意图。如图30所示，在第一开口H1内制作N电极150。具体的，除去覆盖在部分N型层110表面的绝缘层材料，以从第一开口H1处显露N型层110的部分表面，其中，除去绝缘层材料的方法可以通过刻蚀或其他方法，本申请对此不做具体限制。在显露的N型层110的表面，且在第一开口H1内部设置可以由Ni/Au的蒸镀膜构成的N电极150，以使得N电极150与N型层110连接。可以理解的，由于第一开口H1内壁覆盖着一层绝缘材料层，因此，N电极150与第一开口H1内壁相邻的侧面被绝缘材料层包裹，以使得N电极150与有源层120、P型层130之间绝缘。本实施例对N电极150的制作方法以及材质不作具体限制。进一步的，在图30所示的实施例中，N电极150背离刻蚀阻挡层40的表面与第一绝缘层141的表面构成一完整的半球状轮廓。
步骤S029、请参阅图31，图31为设置第二衬底90的剖面结构示意图。如图31所示，在第一绝缘层141的表面设置第二衬底90。其中，第二衬底90完全包覆第一绝缘层141、及N电极150背离刻蚀阻挡层40的表面，且第二衬底90背离刻蚀阻挡层40的表面为平坦化表面。可以理解的，第二衬底90可以为蓝宝石、石英或陶瓷等材料，本实施例对比不作具体限定。
步骤S030、请参阅图32，图32为除去刻蚀阻挡层40后的剖面结构示意图。在图32所示的实施例中，交换刻蚀阻挡层40和第二衬底90在空间内的位置，即使得刻蚀阻挡层40的平坦化表面露出。并采用与本实施例使用的刻蚀阻挡层40、及绝缘材料层对应的溶液分别去除刻蚀阻挡层40、及覆盖在刻蚀阻挡层40表面的绝缘材料层，以使得第二衬底90与刻蚀阻挡层40相邻的表面显露、并使得第一绝缘层141的端面F3显露。
步骤S031、请参阅图33，图33为制成第二绝缘层142的剖面结构示意图。在第二衬底90的显露表面、第一P型层131的表面以及第一绝缘层141的端面沉积绝缘材料层，并剥离沉积在第二衬底90表面的绝缘材料层。如图33所示，沉积在第一P型层131的表面的绝缘材料层形成包覆第一P型层131的第二绝缘层142，即第二绝缘层142为具有球状表面的球形层，且第二绝缘层142的球形层的端面尺寸与第一绝缘层141的端面尺寸相同。可以理解的，第一绝缘层141与第二绝缘层142结合形成绝缘层140，绝缘层140为包覆P型层130的球形层。
步骤S032、请参阅图34，图34为制成P电极160的剖面结构示意图。在绝缘层140上与N电极150间隔一定距离制作与P型层130欧姆接触的P电极160。具体的，在图34所示的实施例中，在绝缘层140上与N电极150相反侧的表面上，用Ti/Au蒸镀膜形成与P型层130的表面接触的P电极160，P电极160在N电极150所在中轴线的垂直平面上的正投影为线型。
请参阅图35，其为本申请第三实施例中图21所示的发光元件的剖面结构示意图。如图35所示，本实施例中发光元件200的结构与图21所示发光元件200的结构基本相同，区别仅在于P电极160的结构和位置不同。具体的，在图35所示的实施例中，P电极160在N电极150所在中轴线的垂直平面上的正投影为封闭环形，可以使得电流在P型层130上扩散的更加均匀，且不遮挡光线。即，不影响发光元件200的发光效率。
可变更地，P电极160的设置数量与位置可以依据实际需求进行调整。
请参阅图36，图36为本申请第四实施例中发光元件200的剖面结构示意图。如图36所示，发光元件200还可以包括电流扩散层170。电流扩散层170位于P型层130与绝缘层140之间，其结构为一球形层，并包覆P型层130。可以理解的，电流扩散层170可使电流在P型层130上均匀扩散和均匀分布。
请参阅图37，图37为本申请第四实施例中发光元件200的剖面结构示意图。如图37所示，发光元件200还可以包括电子阻挡层180。电子阻挡层180为球形层，位于有源层120与P型层130之间，能够包覆有源层120。可以理解的，通过电子阻挡层180能够阻挡电子迁移，避免有源层120发光效率降低，即电子阻挡层180可以增强发光元件200的发光效率。
可变更地，电流扩散层170与电子阻挡层180可以依据实际需求进行调整，即可以单独设置电流扩散层170或电子阻挡层180，也可以同时设置电流扩散层170与电子阻挡层180，本实施例对此不做具体限制。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易的想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种外延结构的制作方法，其特征在于，包括：
在第一衬底上沉积N型材料层，对所述N型材料层进行刻蚀形成第一凸起；所述第一凸起的至少部分表面为曲面；
在所述第一凸起上依次沉积形成第一有源层和第一P型层；
去除所述第一衬底，对所述N型材料层背离所述第一凸起的一侧进行刻蚀，以形成与所述第一凸起对应的第二凸起；其中，所述第二凸起的至少部分表面为曲面；
在所述第二凸起上依次沉积形成第二有源层和第二P型层；其中，所述第一凸起和第二凸起构成N型层，所述第一有源层和第二有源层构成有源层，所述第一P型层和第二P型层构成P型层。
2.根据权利要求1所述的外延结构的制作方法，其特征在于，所述第一凸起与所述第二凸起呈镜像对称。
3.根据权利要求2所述的外延结构的制作方法，其特征在于，所述第一凸起的表面为半球状，所述第二凸起的表面为半球状；具有半球状表面的所述第一凸起和具有半球状表面的所述第二凸起结合形成球状。
4.根据权利要求1所述的外延结构的制作方法，其特征在于，所述第一凸起的形成步骤，包括：
于所述N型材料层上形成第一球形粒子；
以所述第一球形粒子为掩膜对所述N型材料层进行蚀刻以形成所述第一凸起。
5.根据权利要求1所述的外延结构的制作方法，其特征在于，在所述去除第一衬底之前，还包括：
于所述第一P型层上形成一蚀刻阻挡层；其中，所述蚀刻阻挡层背离所述第一P型层的一面为平坦化表面。
6.根据权利要求5所述的外延结构的制作方法，其特征在于，所述第二凸起的形成步骤，包括：
于所述N型材料层背离所述蚀刻阻挡层一侧形成第二球形粒子；
以所述第二球形粒子为掩膜对所述N型材料层、第一有源层和第一P型层进行蚀刻以形成所述第二凸起；其中，所述第一有源层、第一P型层经由刻蚀后形成的端面与所述蚀刻阻挡层齐平。
7.根据权利要求6所述的外延结构的制作方法，其特征在于，在所述形成第二球形粒子之前，还包括：
于所述N型材料层背离所述蚀刻阻挡层一侧形成一第一光阻层；
对所述第一光阻层进行图案化处理；
以图案化处理后的所述第一光阻层为掩膜，对所述N型材料层、第一有源层、第一P型层进行刻蚀，以形成与所述第一凸起对应的岛状结构；其中，所述岛状结构沿所述蚀刻阻挡层延伸方向上的长度至少大于所述第一凸起沿所述蚀刻阻挡层延伸方向上的长度；
所述于所述N型材料层背离所述蚀刻阻挡层一侧形成第二球形粒子为于所述岛状结构上形成第二球形粒子。
8.根据权利要求6所述的外延结构的制作方法，其特征在于，所述第二有源层的形成步骤，包括：
于所述第二凸起一侧设置一第二光阻层；其中，所述第二光阻层覆盖所述第二凸起、所述第一有源层的端面和所述第一P型层的端面；
对所述第二光阻层进行图案化处理，以露出所述第一有源层的端面以及至少部分所述第二凸起；
于露出的至少部分所述第二凸起表面和所述第一有源层的端面沉积有源材料层以形成第二有源层。
9.根据权利要求8所述的外延结构的制作方法，其特征在于，所述第二P型层的形成步骤，包括：
去除所述第二光阻层，并于所述第二凸起一侧设置一第三光阻层；其中，所述第三光阻层覆盖所述第二凸起的露出表面、所述第二有源层和所述第一P型层的端面；
对所述第三光阻层进行图案化处理，以露出所述第一P型层的端面以及所述第二有源层；
于露出的所述第二有源层和所述第一P型层的端面沉积P型材料层以形成第二P型层。
10.根据权利要求9所述的外延结构的制作方法，其特征在于，第一绝缘层的形成步骤，包括：
去除所述第三光阻层，并在所述第二凸起一侧沉积绝缘材料层，以形成所述第一绝缘层。
11.根据权利要求9所述的外延结构的制作方法，其特征在于，第二绝缘层的形成步骤，包括：
在所述第一绝缘层表面设置第二衬底；
去除所述刻蚀阻挡层与部分所述第一绝缘层，以显露所述第一P型层及所述第一绝缘层的端面；
在所述第一P型层表面及所述第一绝缘层的端面上沉积绝缘材料层，以形成第二绝缘层。
12.一种外延结构，其特征在于，所述外延结构采用如权利要求1-11中任一项所述的方法进行制作。
13.一种发光元件的制作方法，其特征在于，包括：
提供一如权利要求12所述的外延结构；
在所述外延结构上分别制作形成N电极和P电极；其中，所述N电极与所述N型层电连接，所述P电极与所述P型层电连接。
14.一种发光元件，其特征在于，所述发光元件采用如权利要求13所述的方法进行制作。
CN202111354637.7A 2021-11-16 2021-11-16 外延结构及制作方法、发光元件及制作方法 Pending CN116137302A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111354637.7A CN116137302A (zh) 2021-11-16 2021-11-16 外延结构及制作方法、发光元件及制作方法
PCT/CN2022/092387 WO2023087638A1 (zh) 2021-11-16 2022-05-12 外延结构及制作方法、发光元件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111354637.7A CN116137302A (zh) 2021-11-16 2021-11-16 外延结构及制作方法、发光元件及制作方法

Publications (1)

Publication Number Publication Date
CN116137302A true CN116137302A (zh) 2023-05-19

Family

ID=86334067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111354637.7A Pending CN116137302A (zh) 2021-11-16 2021-11-16 外延结构及制作方法、发光元件及制作方法

Country Status (2)

Country Link
CN (1) CN116137302A (zh)
WO (1) WO2023087638A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152712A (en) * 1977-09-19 1979-05-01 Texas Instruments Incorporated Optoelectronic displays using uniformly spaced arrays of semisphere light emitting diodes and method of fabricating same
EP1668702A1 (en) * 2003-09-05 2006-06-14 Adrian H. Kitai Sphere-supported thin film phosphor electroluminescent devices
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
CN104733584A (zh) * 2013-12-18 2015-06-24 山东鲁鑫贵金属有限公司 一种多出光面、高光亮度、三维立体led半导体芯片
CN108899399B (zh) * 2018-05-29 2019-11-29 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
CN111540819A (zh) * 2020-03-23 2020-08-14 重庆康佳光电技术研究院有限公司 一种球形led芯片及其制造方法、显示面板
CN111540815A (zh) * 2020-03-23 2020-08-14 重庆康佳光电技术研究院有限公司 球形垂直微型led及其制造方法、显示面板及其转移方法

Also Published As

Publication number Publication date
WO2023087638A1 (zh) 2023-05-25

Similar Documents

Publication Publication Date Title
US9716127B2 (en) Light-emitting element having an optical function film including a reflection layer
TWI532212B (zh) 半導體發光裝置及其製造方法
US8653542B2 (en) Micro-interconnects for light-emitting diodes
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US7439552B2 (en) Semiconductor light-emitting device and method for fabricating the same
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9184361B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2018533220A (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
CN106062976B (zh) 用于制造半导体器件的方法和半导体器件
US11121170B2 (en) Method for manufacturing micro array light emitting diode and lighting device
KR102570552B1 (ko) 유기발광표시장치 및 유기발광표시장치의 제조방법
KR20160123316A (ko) 광전 반도체 소자를 제조하기 위한 방법 및 광전 반도체 소자
TW201639187A (zh) 發光元件及其製造方法
JP6764791B2 (ja) パターン付けされた基板を有する発光デバイス
KR20180009436A (ko) 반도체 발광소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
WO2015141166A1 (ja) 半導体発光装置とその製造方法
KR101356701B1 (ko) 발광소자 및 그 제조방법
KR20150035211A (ko) 넓은 지향각 및 균일한 조도를 갖는 발광 소자 및 그 제조 방법
CN116137302A (zh) 外延结构及制作方法、发光元件及制作方法
JP2013247301A (ja) 半導体発光装置及びその製造方法
US20150084085A1 (en) Light emitting device having wide beam angle and method of fabricating the same
US20150004725A1 (en) Methods for manufacturing light emitting diode and light emitting device
KR20210003995A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20120261691A1 (en) Light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination