CN116131831A - 半导体集成电路装置 - Google Patents

Abstract

本发明涉及一种半导体集成电路装置。抑制针对高侧开关IC中晶体管的导通电阻引起的输出电压降低的对策所需的芯片成本的增大。半导体集成电路装置具备连接在电压输入端子与电压输出端子之间的开关用晶体管；基于控制信号控制开关用晶体管为导通状态或断开状态的控制电路，控制电路具备：根据输入到电压输入端子的直流电压生成基准电压的基准电压源；将基准电压和电压输出端子的电压作为输入，输出对开关用晶体管的控制端子施加的电压的差动放大器及基于外部端子的控制信号生成控制差动放大器的动作状态的信号逻辑电路，差动放大器根据逻辑电路的输出信号在控制信号为第一逻辑电平时将开关用晶体管控制为导通状态，在第二逻辑电平时控制为断开状态。

Description

半导体集成电路装置

技术领域

本发明涉及具备连接在电压输入端子与输出端子之间的开关用晶体管以及对该晶体管进行导通、断开控制的电路的半导体集成电路装置(IC)，例如涉及用于高侧开关IC而有效的技术。

背景技术

在从电源向负载供给电源电压的电源线上设置有高侧开关IC作为用于向负载供给或切断电源电压的元件(器件)。

如图5所示，高侧开关IC例如设置在从USB电源20向传感器或个人计算机周边设备等USB器件21供给电源电压的电源线22上，用于通过来自微机23的指令进行的电源的供给/切断控制、由微机23监控器件21的状态并在产生了短路等异常时，切断电源供给而保护器件。

如图6所示，现有的高侧开关(high side switch)IC10由在被输入来自电源20的电源电压的电压输入端子IN与连接负载器件21的输出端子OUT之间连接的开关用晶体管M1以及对该晶体管进行导通、断开控制的逻辑电路11构成，通过从外部的微机等控制装置向作为IC的外部端子的控制端子CE输入导通、断开控制信号，进行电源的供给/切断。作为具有这样的功能的高侧开关IC的发明，例如有专利文献1、2所记载的发明。

现有技术文献

专利文献

专利文献1：日本特开2002-91584号公报

专利文献2：日本特开2012-90214号公报

发明内容

发明所要解决的课题

在具有图6所示的结构的高侧开关IC中，当晶体管M1的栅极端子为低电平而M1导通时，经由M1的导通电阻Ron而使输入端子IN与输出端子OUT之间导通并流过电流，因此如图7所示，输出电压Vout根据流向负载的输出电流Iout而变化并产生ΔV。

因此，为了减小输出电压Vout的变动幅度，需要使用导通电阻Ron较小、即元件尺寸大的晶体管来作为M1，或者增加接合线(bonding wire)的数量，因此导致芯片成本的增大。另外，若输出电流Iout急剧变化而输出电压Vout发生变化，则产生噪声，因此作为噪声对策，需要使用大容量的电容器作为与输出端子连接的稳定化用平滑电容器Co，或者设置滤波器电路，因此存在导致成本上升的课题。

进而，为了与晶体管M1的导通电阻无关地对负载器件的电源端子供给规定的电源电压，需要对从电源向电压输入端子输入的电压进行校正，例如考虑向比电压高的方向偏移导通电阻引起的电压下降量，将输入电压设定在落入输出电压的规定范围的中间点等方法。但是，由于需要根据与输出端子连接的负载器件的消耗电流的大小，按照每个系统改变校正量，因此存在用户的设计负担变大的课题。

本发明是着眼于上述那样的课题而完成的，其目的在于，提供一种作为高侧开关IC的半导体集成电路装置，其能够抑制针对因晶体管的导通电阻引起的输出电压的降低的对策所需的芯片成本的增大。

本发明的另一目的在于，提供一种作为高侧开关IC的半导体集成电路装置，其能够减小输出电压的变动，从而抑制噪声的产生，并能够减少噪声对策所需的成本。

本发明的另一目的在于，提供一种作为高侧开关IC的半导体集成电路装置，其不需要对每个系统的输入电压进行校正，能够减少用户的设计负担。

用于解决课题的手段

为了实现上述目的，本发明提供一种半导体集成电路装置，具备：开关用晶体管，其连接在被输入直流电压的电压输入端子与电压输出端子之间；外部端子(CE)，其被输入控制信号；以及控制电路，其基于所述控制信号将所述开关用晶体管控制为导通状态或断开状态，其中，

所述控制电路具备：

基准电压源，其根据输入到所述电压输入端子的所述直流电压来生成基准电压；

差动放大器，其将所述基准电压和所述电压输出端子的电压作为输入，输出对所述开关用晶体管的控制端子(栅极端子)施加的电压；以及

逻辑电路，其根据输入到所述外部端子的所述控制信号，生成控制所述差动放大器的动作状态的信号，

所述差动放大器构成为根据所述逻辑电路的输出信号，在所述控制信号为第一逻辑电平时将所述开关用晶体管控制为导通状态，在所述控制信号为第二逻辑电平时将所述开关用晶体管控制为断开状态。

根据具有上述结构的半导体集成电路装置，构成控制开关用晶体管的控制电路的差动放大器以使反相输入端子的电位与非反相输入端子的电位一致的方式进行动作，由此基准电压源、差动放大器、开关用晶体管作为恒压电路进行动作，因此即使输出电流即流过负载器件的电流发生变化，也能够将输出电压维持为恒定，能够防止因晶体管的导通电阻引起的输出电压的不稳定。另外，能够防止因输出电流的变化而引起的输出电压的变动，从而抑制噪声的产生。

另外，通过对电压输入端子施加施加了上述恒压的电压，能够抑制增大开关用晶体管的尺寸等针对输出电压的降低的对策所需的芯片成本的增大，并且能够减小伴随负载电流的变化的输出电压的变动而抑制噪声的产生，能够减少噪声对策所需的成本。

并且，由于开关用晶体管的导通电阻引起的电压下降量与输出电流的大小无关而恒定，因此不需要对每个系统改变输入电压的校正量，能够减少用户的设计负担。

发明效果

根据本发明，在作为具备连接在电压输入端子与输出端子之间的晶体管的高侧开关IC的半导体集成电路装置中，能够抑制针对因晶体管的导通电阻引起的输出电压的降低的对策所需的芯片成本的增大。另外，能够减小输出电压的变动而抑制噪声的产生，能够减少噪声对策所需的成本。进而，不需要对每个系统的输入电压进行校正，具有能够减少用户的设计负担的效果。

附图说明

图1是表示应用了本发明的高侧开关IC的一个实施方式的电路结构图。

图2是表示实施方式的高侧开关IC的输出电流-输出电压特性的特性图。

图3是表示实施方式的高侧开关IC的具体电路例的电路图。

图4是表示实施方式的高侧开关IC的变形例的电路结构图。

图5是示出使用高侧开关IC的系统的一般结构的系统结构图。

图6是表示现有的高侧开关IC的一般结构的电路结构图。

图7是表示图6所示的高侧开关IC的输出电流-输出电压特性的特性图。

附图标记说明

10…高侧开关IC、11…逻辑电路、12…差动放大器、13…基准电压源、14…自举电路、M1…开关用晶体管、CE…控制用外部端子。

具体实施方式

以下，基于附图对本发明的优选实施方式进行说明。

图1表示应用了本发明的高侧开关IC的一个实施方式。此外，在图1中，由单点划线包围的部分在单晶硅那样的半导体芯片上形成为半导体集成电路(IC)10，在该IC10的输出端子OUT上连接有输出稳定化用电容器Co。

在本实施方式的高侧开关IC10中，如图1所示，在被施加直流电压VDD的电压输入端子IN和连接有成为负载的各种器件21的输出端子OUT之间，连接有由P沟道MOS晶体管构成的开关用晶体管M1。另外，在IC10中设置有被输入来自外部的微型计算机(CPU)等的信号的芯片控制用端子CE、将端子CE的电位作为输入的逻辑电路11以及根据逻辑电路11的输出来生成晶体管M1的栅极控制信号的差动放大器(差动放大电路)12，逻辑电路11根据端子CE的电位对差动放大器12进行导通、断开控制。逻辑电路11通过反相器(inverter)等的逻辑门电路构成为具有所希望的逻辑功能。

在差动放大器12的反相输入端子(-)与电压输入端子IN之间连接有生成基准电压Vref的基准电压源13，向差动放大器12的非反相输入端子(+)输入输出端子OUT的电压Vout。因此，差动放大器12通过虚短路，以使输出端子OUT的电压Vout即晶体管M1的漏极电压成为与反相输入端子(-)的电压(VDD-Vref)相同的电压的方式驱动M1的栅极端子。由此，如图2所示，晶体管M1、差动放大器12和基准电压源13作为即使向负载器件21流动的输出电流Iout变化也生成并输出恒定的电压(VDD-Vref)的恒压电路来进行动作。

此外，关于开关用晶体管M1，只要设计成如果将其导通电阻设为Ron，将作为该IC的规格而决定的最大输出电流设为Iout，则具有满足导通电阻成为Ron＜Vref/Iout的条件的特性即可。另外，在不管流过负载的电流的大小如何而希望向负载器件21的电源电压端子供给规定的电压Vcc的情况下，只要将向电压输入端子IN输入的电源电压VDD设定为向比Vcc高的方向偏移了相当于输入端子IN的电压与输出端子OUT的电压的差值的ΔV后的电压即可。

在图5所示的现有的高侧开关IC中，若向负载器件21流动的输出电流不同，则所供给的电压变动，因此，为了即使输出电流Iout变动也使输出电压Vout的变动幅度减小，如上所述，需要使用元件尺寸大的晶体管作为M1，或者增加接合线的数量，存在导致芯片成本增大的课题。与此相对，在本实施方式的高侧开关IC中，由于晶体管M1作为恒压电路的输出晶体管进行动作，因此如果预先将高出ΔV的电压输入到输入端子IN，则不需要使用元件尺寸相当大的晶体管来作为M1，或者增加接合线的数量，从而能够避免芯片成本的增大。

另外，即使输出电流Iout发生变动，也能够减小输出电压Vout的变动，因此能够抑制噪声的产生，并能够减少噪声对策所需的成本。

进而，即使向负载器件21流动的输出电流Iout发生变化也生成并输出恒定的电压，因此即使在作为与输出端子连接的负载器件21而使用消耗电流不同的负载器件的情况下，也不需要输入电压的校正，从而能够减少用户的设计负担。

另外，作为上述基准电压Vref的适当的值，例如可以考虑0.05V-0.5V那样的范围的值。

接着，使用图3对图1所示的高侧开关IC10的具体的电路例进行说明。

如图3所示，差动放大器12具备：差动输入级，其由差动晶体管M5、M6、连接在M5、M6的公共源极与接地点之间的恒流源CC1、有源负载晶体管M7、M8构成，其中，差动晶体管M5、M6由N沟道MOS晶体管构成且公共连接有源极端子，有源负载晶体管M7、M8由连接在M5、M6的漏极端子与电压输入端子IN之间的P沟道MOS晶体管构成；以及输出级，其由串联连接在电压输入端子IN与接地点之间的P沟道MOS晶体管M9和恒流源CC2构成。晶体管M7的栅极端子与漏极端子耦合，M8的栅极端子与M7的栅极端子连接。另外，上述输出级的晶体管M9的栅极端子与晶体管M8和M6的连接节点即差动输入级的输出节点N0连接。

基准电压源13具备：串联连接在电压输入端子IN和接地点之间的耗尽型的N沟道MOS晶体管M2和增强型的N沟道MOS晶体管M3；以及串联连接在电压输入端子IN和接地点之间的电阻R2-N沟道MOS晶体管M4-电阻R1。

另外，耗尽型的晶体管M2的栅极与源极耦合而始终成为导通状态，MOS晶体管M3的栅极端子连接至M4与电阻R1的连接节点N2，MOS晶体管M4的栅极端子连接至M2与M3的连接节点N1。由此，基准电压源13构成为，当将MOS晶体管M3的栅极-源极间电压设为VGS3，将电阻R2与N沟道MOS晶体管M4的漏极端子的连接节点N3的电压设为Vref时，生成由Vref＝(R2/R1)×VGS3表示的基准电压Vref，所生成的基准电压Vref被输入到差动放大器12的差动晶体管M5的栅极端子，输出端子的电压Vout被输入到差动放大器12的另一方的差动晶体管M6的栅极端子。

进而，在本实施方式中，在基准电压源13和差动放大器12的副接地线SGL与主接地线MGL之间、以及差动放大器12的输出级的晶体管M9的栅极端子与主接地线MGL之间，分别设置有根据来自逻辑电路11的输出信号而导通、断开的开关元件SW1、SW2，开关元件SW1和SW2构成为根据来自逻辑电路11的输出信号互补地成为导通状态或者断开状态。

在上述那样的结构的情况下，逻辑电路11构成为例如能够由将芯片控制用端子CE的逻辑电平反相的反相器和使该反相器的输出进一步反相的反相器构成，并通过后级的反相器的输出来控制开关元件SW1，通过前级的反相器的输出来控制开关元件SW2。

由此，当向控制用端子CE输入高电平的信号时，开关元件SW1成为导通状态，基准电压源13以及差动放大器12被激活，并且开关元件SW2成为断开状态，连接在电压输入端子IN与输出端子OUT之间的开关用晶体管M1被差动放大器12的输出控制为导通状态。

另一方面，当向控制用端子CE输入低电平的信号时，开关元件SW1成为断开状态，基准电压源13以及差动放大器12的动作停止，并且开关元件SW2成为导通状态，对差动放大器12的输出级的晶体管M9的栅极端子施加接地电位而使M9成为完全的导通状态，从而对连接在电压输入端子IN与输出端子OUT之间的开关用晶体管M1的栅极端子施加输入电压VDD，M1成为断开状态。

此外，在IC的动作上也能够省略开关元件SW1，但通过设置开关元件SW1，能够减少使开关用晶体管M1成为断开状态的期间的IC的消耗电流。另外，从IC的低消耗电流化的观点出发，构成逻辑电路11的反相器也优选为CMOS反相器。

另外，在由例如电流镜电路构成差动放大器12的恒流源CC1、CC2的情况下，也可以构成为通过逻辑电路11的输出对恒流源CC1、CC2直接进行导通、断开控制。

使用了耗尽型MOS晶体管的基准电压源13的基本结构在日本特开2000-112548号公报等中被公开而公知，因此省略详细的动作的说明，但能够利用晶体管M3具有的负的温度特性来消除耗尽型晶体管M2所具有的正的温度特性，生成没有温度依赖性的基准电压Vref。

另外，由于在源极跟随器电路的部分设置有电阻R2、R1，因此通过适当地设计电阻比，能够以输入电压VDD为基准来生成上述的0.05V-0.5V的基准电压Vref。

(变形例)

图4示出了上述实施方式的高侧开关IC10的变形例。图4所示的变形例的高侧开关IC10作为连接在电压输入端子IN与输出端子OUT之间的开关用晶体管M1，代替P沟道MOS晶体管而使用N沟道MOS晶体管，并且在差动放大器12的后级设置由电荷泵等构成的自举电路14，以将差动放大器12的输出电压提升后的电压使晶体管M1导通。

此外，在本变形例中，构成为向差动放大器12的非反相输入端子输入基准电压Vref，向反相输入端子输入输出电压Vout。

若不设置自举电路14，而利用差动放大器12的输出电压使N沟道型的晶体管M1导通，则M1成为不完全的导通状态，输出电压Vout成为比输入电压VDD低了MOS晶体管的阈值电压的量的电压，但通过以将差动放大器12的输出电压提升后的电压使晶体管M1导通而成为完全的导通状态，能够防止输出电压Vout变低。另外，在想要实现相同的电流供给能力的情况下，通过使用N沟道MOS晶体管来代替P沟道MOS晶体管，能够使元件尺寸成为约1/2，具有能够降低IC的芯片尺寸的优点。

另外，也可以构成为，在高压侧开关IC10中设置保护开关用晶体管M1免于过电流的过电流保护电路、对电流进行限制以使输出电流Iout不流过规定值以上的限流电路、在检测出芯片的温度成为规定值以上的情况下生成并输出用于使上述输出晶体管断开的信号的热关断电路。

高侧开关IC中的过电流保护电路、电流限制电路、热关断电路是公知的技术，因此省略电路的结构例和动作的说明。

以上，基于实施方式具体地说明了由本发明人完成的发明，但本发明并不限定于上述实施方式。例如，在上述实施方式中，示出了使用MOS晶体管作为构成高侧开关IC10的内部电路的晶体管的情况，但也可以代替MOS晶体管而使用双极晶体管。另外，晶体管M1也可以使用用于降低导通电阻的分立晶体管。

另外，也可以在高侧开关IC10中设置用于在过电流检测电路检测到过电流、或者电流限制电路、热关断电路检测到电流异常、芯片温度异常的情况下，向外部输出检测信号的外部端子和检测信号输出电路。

Claims (6)

1.一种半导体集成电路装置，具备：开关用晶体管，其连接在被输入直流电压的电压输入端子与电压输出端子之间；外部端子，其被输入控制信号；以及控制电路，其基于所述控制信号将所述开关用晶体管控制为导通状态或者断开状态，其特征在于，

所述控制电路具备：

基准电压源，其根据输入到所述电压输入端子的所述直流电压来生成基准电压；

差动放大器，其将所述基准电压和所述电压输出端子的电压作为输入，输出对所述开关用晶体管的控制端子施加的电压；以及

逻辑电路，其基于输入到所述外部端子的所述控制信号，生成控制所述差动放大器的动作状态的信号，

所述差动放大器根据所述逻辑电路的输出信号，在所述控制信号为第一逻辑电平时将所述开关用晶体管控制为导通状态，在所述控制信号为第二逻辑电平时将所述开关用晶体管控制为断开状态。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

若将所述基准电压设为Vref，将从所述开关用晶体管朝向所述电压输出端子流动的输出电流设为Iout，则所述开关用晶体管具有其导通电阻即Ron满足Ron＜Vref/Iout的条件的特性。

3.根据权利要求1或2所述的半导体集成电路装置，其特征在于，

所述差动放大器构成为：

由具有一对差动晶体管的差动输入级和设置于该差动输入级的后级的输出级构成，

所述输出级的晶体管的控制端子连接至所述差动输入级的输出节点，在所述控制端子与接地点之间设置有基于从所述逻辑电路输出的信号进行导通、断开控制的第一开关元件，

在所述控制信号为第二逻辑电平时，所述差动输入级的动作电流被切断，在将所述开关用晶体管维持为断开状态的状态下停止其差动放大动作。

4.根据权利要求3所述的半导体集成电路装置，其特征在于，

所述开关用晶体管以及所述输出级的晶体管由P沟道型MOS晶体管构成，

所述输出级的晶体管的源极端子与所述电压输入端子连接，在所述控制信号为第二逻辑电平时，使所述第一开关元件成为导通状态，由此所述输出级的晶体管成为导通状态，使所述开关用晶体管维持为断开状态。

5.根据权利要求3所述的半导体集成电路装置，其特征在于，

在所述基准电压源与接地点之间连接有基于从所述逻辑电路输出的信号进行导通、断开控制的第二开关元件，

在所述控制信号为第二逻辑电平时，通过使所述第二开关元件成为断开状态，所述基准电压源停止动作。

6.根据权利要求3所述的半导体集成电路装置，其特征在于，

所述开关用晶体管由N沟道型MOS晶体管构成，

在所述差动放大器的输出端子与所述开关用晶体管的控制端子之间设置有将所述差动放大器的输出的电平提升的自举电路。

Images