CN116126401B - 一种寄存器配置电路、方法及电子设备 - Google Patents
一种寄存器配置电路、方法及电子设备 Download PDFInfo
- Publication number
- CN116126401B CN116126401B CN202310384558.3A CN202310384558A CN116126401B CN 116126401 B CN116126401 B CN 116126401B CN 202310384558 A CN202310384558 A CN 202310384558A CN 116126401 B CN116126401 B CN 116126401B
- Authority
- CN
- China
- Prior art keywords
- target
- register
- type
- module
- enabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Logic Circuits (AREA)
Abstract
本申请提出一种寄存器配置电路、方法及电子设备,包括处理器、广播模块及使能模块,处理器与广播模块通信连接;处理器用于向广播模块发送第一类写操作指示,第一类写操作指示包括第一类目标地址和第一类目标内容;使能模块用于向第一类目标输入端口发送使能信号,第一类目标输入端口为n个使能信号输入端口中的任意一个或多个;广播模块用于对第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;目标输出端口为n个广播信号输出端口中的任意一个或多个,目标寄存器为与目标输出端口连接的寄存器。以达到减小寄存器配置次数,减少寄存器配置延时,节省总线带宽,节约芯片功耗的目的。
Description
技术领域
本申请涉及集成电路设计领域,具体而言,涉及一种寄存器配置电路、方法及电子设备。
背景技术
随着集成电路的发展,芯片的集成度和电路的复杂性都在不断提升,越来越多的功能模块都被集成到单一芯片中。尤其是对于大规模SOC芯片设计,芯片中集成了大量的功能模块,一颗芯片即可实现之前需要芯片组才能实现的功能。一个功能模块中均加入了配置寄存器,为了实现对应的功能,需要对其中的配置寄存器进行配置。
随着功能模块数量的增加,配置寄存器的数量也同步增加。如果逐一进行配置将花费大量的时间,导致配置效率低下。
发明内容
本申请的目的在于提供一种寄存器配置电路、方法及电子设备,以至少部分改善上述问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请实施例提供一种寄存器配置电路,所述寄存器配置电路包括处理器、广播模块及使能模块,所述处理器与所述广播模块通信连接,所述广播模块包括n个使能信号输入端口和n个广播信号输出端口,所述使能模块的n个使能信号输出端口分别与所述n个使能信号输入端口连接,所述n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器;
所述处理器用于向所述广播模块发送第一类写操作指示,其中,所述第一类写操作指示包括第一类目标地址和第一类目标内容;
所述使能模块用于向第一类目标输入端口发送使能信号,其中,所述第一类目标输入端口为所述n个使能信号输入端口中的任意一个或多个;
所述广播模块用于对所述第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;
其中,所述目标输出端口为所述n个广播信号输出端口中的任意一个或多个,所述目标寄存器为与所述目标输出端口连接的寄存器。
可选地,所述寄存器配置电路还包括n个选择器,所述选择器的第一端连接于对应的所述广播信号输出端口,所述选择器的第二端用于连接寄存器,所述选择器的控制信号输入端连接于所述使能模块对应的控制信号输出端口;
所述使能模块还用于向第二类目标输入端口发送第一状态指令,以使第一目标选择器保持其内部的第一端和第二端导通;
其中,所述第二类目标输入端口为所述使能模块的n个控制信号输出端口中的任意一个或多个,所述第一目标选择器为与所述第二类目标输入端口连接的选择器,所述第二类目标输入端口与所述目标输出端口一一对应。
可选地,所述寄存器配置电路还包括n个第一类桥接器,所述n个第一类桥接器的第一端均通过AXI总线连接于所述处理器,所述n个第一类桥接器的第二端通过APB总线分别连接于对应的所述选择器的第三端;
所述使能模块还用于向第三类目标输入端口发送第二状态指令,以使第二目标选择器保持其内部的第三端和第二端导通;
其中,所述第三类目标输入端口为所述使能模块的n个控制信号输出端口中的非第二类目标输入端口,所述第二目标选择器为与所述第三类目标输入端口连接的选择器。
可选地,所述使能模块还用于在配置完成后,停止发送所述使能信号,并向所有的选择器输出所述第二状态指令,以使所有的选择器保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
可选地,所述处理器还用于在配置完成后,向所述使能模块发送配置完成指示。
可选地,所述寄存器配置电路还包括第二类桥接器,所述第二类桥接器的第一端通过AXI总线连接于所述处理器,所述第二类桥接器的第二端通过APB总线连接于所述广播模块。
第二方面,本申请实施例提供一种寄存器配置方法,应用于寄存器配置电路,所述寄存器配置电路包括处理器、广播模块及使能模块,所述处理器与所述广播模块通信连接,所述广播模块包括n个使能信号输入端口和n个广播信号输出端口,所述使能模块的n个使能信号输出端口分别与所述n个使能信号输入端口连接,所述n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器,所述方法包括:
所述处理器向所述广播模块发送第一类写操作指示,其中,所述第一类写操作指示包括第一类目标地址和第一类目标内容;
所述使能模块向第一类目标输入端口发送使能信号,其中,所述第一类目标输入端口为所述n个使能信号输入端口中的任意一个或多个;
所述广播模块对所述第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;
其中,所述目标输出端口为所述n个广播信号输出端口中的任意一个或多个,所述目标寄存器为与所述目标输出端口连接的寄存器。
可选地,所述寄存器配置电路还包括n个选择器,所述选择器的第一端连接于对应的所述广播信号输出端口,所述选择器的第二端用于连接寄存器,所述选择器的控制信号输入端连接于所述使能模块对应的控制信号输出端口,所述方法还包括:
所述使能模块向第二类目标输入端口发送第一状态指令,以使第一目标选择器保持其内部的第一端和第二端导通;
其中,所述第二类目标输入端口为所述使能模块的n个控制信号输出端口中的任意一个或多个,所述第一目标选择器为与所述第二类目标输入端口连接的选择器,所述第二类目标输入端口与所述目标输出端口一一对应。
可选地,所述寄存器配置电路还包括n个第一类桥接器,所述n个第一类桥接器的第一端均通过AXI总线连接于所述处理器,所述n个第一类桥接器的第二端通过APB总线分别连接于对应的所述选择器的第三端,所述方法还包括:
所述使能模块在配置完成后,停止发送所述使能信号,并向所有的选择器输出所述第二状态指令,以使所有的选择器保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
第三方面,本申请实施例提供一种电子设备,包上述的寄存器配置电路。
相对于现有技术,本申请实施例所提供的一种寄存器配置电路、方法及电子设备,包括处理器、广播模块及使能模块,处理器与广播模块通信连接,广播模块包括n个使能信号输入端口和n个广播信号输出端口,使能模块的n个使能信号输出端口分别与n个使能信号输入端口连接,n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器;处理器用于向广播模块发送第一类写操作指示,其中,第一类写操作指示包括第一类目标地址和第一类目标内容;使能模块用于向第一类目标输入端口发送使能信号,其中,第一类目标输入端口为n个使能信号输入端口中的任意一个或多个;广播模块用于对第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;其中,目标输出端口为n个广播信号输出端口中的任意一个或多个,目标寄存器为与目标输出端口连接的寄存器。以达到减小寄存器配置次数,减少寄存器配置延时,节省总线带宽,节约芯片功耗的目的。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的寄存器配置电路的结构示意图之一;
图2为本申请实施例提供的寄存器配置电路的结构示意图之二;
图3为本申请实施例提供的寄存器配置方法的流程示意图之一;
图4为本申请实施例提供的寄存器配置方法的流程示意图之二。
图中:10-寄存器配置电路;20-寄存器;101-处理器;102-使能模块;103-广播模块;104-第一类桥接器;105-第二类桥接器。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
寄存器配置电路是芯片设计里的一种常见电路,如果硬件功能模块的寄存器特别多,寄存器配置的时间就会比较长。所以对于具有同样寄存器配置功能模块可以采用并行寄存器配置的方式来减少寄存器配置的时间,而且达到提高软件执行速度和效率的目的。
在实际实现的时候,若采用在寄存器源头进行拷贝的方式,对同一组相同的寄存器进行配置的时候,会产生相同配置数据,但是不同配置地址的方式来实现,这种实现方式相对比较复杂,会占用总线带宽,并且由于在源头进行拷贝的方式,延迟相对也会比较长,是一种高成本低效率的实现方式。
可选地,现有技术在源头对操作进行拷贝,首先需要知道系统里面每个模块的地址分别是多少,然后产生多笔系统总线的操作,所以会占用系统的总线带宽,而本申请实施例中源头到目标模块只需要一笔操作,不会占用系统总线的额外的带宽,并且也不需要知道系统中各个模块的地址,所以设计更加简单。
为了克服以上问题,本申请实施例提供了一种可选的实施方式,请参考图1,图1为本申请实施例提供的寄存器配置电路的结构示意图之一。如图1所示,寄存器配置电路10包括处理器101、广播模块103及使能模块102,处理器101与广播模块103通信连接,广播模块103包括n个使能信号输入端口和n个广播信号输出端口,使能模块102的n个使能信号输出端口分别与n个使能信号输入端口连接,n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器20。
处理器101例如为CPU。n个配置需求相同的寄存器20可以包括1个主配置寄存器和n-1个影子寄存器。通过在一个功能模块中加入主配置寄存器,在其它需要相同配置信息的功能模块中加入影子寄存器,每次修改主配置寄存器时,同步修改影子寄存器,即可保证这些配置信息在多个功能模块之间保持一致。
广播模块103可以采用APB broadcast,使能模块102可以采用CPU软件可以控制的寄存器模块。
处理器101用于向广播模块103发送第一类写操作指示,其中,第一类写操作指示包括第一类目标地址和第一类目标内容。第一类目标地址可以为写入位置在寄存器20中的偏移地址。
使能模块102用于向第一类目标输入端口发送使能信号,其中,第一类目标输入端口为n个使能信号输入端口中的任意一个或多个。
广播模块103用于对第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置。
其中,目标输出端口为n个广播信号输出端口中的任意一个或多个,目标寄存器为与目标输出端口连接的寄存器20。
可选地,现有技术在源头对操作进行拷贝,首先需要知道系统里面每个模块的地址分别是多少,然后产生多笔系统总线的操作,所以会占用系统的总线带宽,而本申请实施例中源头到目标模块只需要一笔操作,不会占用系统总线的额外的带宽,并且也不需要知道系统中各个模块的地址,所以设计更加简单。
应理解,目标寄存器会将第一类目标内容写入其对应的第一类目标地址,从而完成寄存器写入配置。
应理解,本申请方案中,在功能模块的终端节点对寄存器配置以广播或者多播的方式进行。从而达到减小寄存器配置次数,减少寄存器配置延时,节省总线带宽,节约芯片功耗的目的。其中,终端节点为被配置的模块(寄存器20所在的模块),也可以称为终端模块。
综上所述,本申请实施例提供了一种寄存器配置电路,包括处理器、广播模块及使能模块,处理器与广播模块通信连接,广播模块包括n个使能信号输入端口和n个广播信号输出端口,使能模块的n个使能信号输出端口分别与n个使能信号输入端口连接,n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器;处理器用于向广播模块发送第一类写操作指示,其中,第一类写操作指示包括第一类目标地址和第一类目标内容;使能模块用于向第一类目标输入端口发送使能信号,其中,第一类目标输入端口为n个使能信号输入端口中的任意一个或多个;广播模块用于对第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;其中,目标输出端口为n个广播信号输出端口中的任意一个或多个,目标寄存器为与目标输出端口连接的寄存器。以达到减小寄存器配置次数,减少寄存器配置延时,节省总线带宽,节约芯片功耗的目的。
在一种可选地的场景下,广播模块103一共连接n个寄存器20,n个寄存器20分别部署在两种或两种以上类型的功能模块中,此时,关于如何完成寄存器写入配置,本申请实施例还提供了一种可选的实现方式,请参考下文。
处理器101还用于向使能模块102发送第一类目标输入端口的标识信息,以使使能模块102能够确定第一类目标输入端口,进而即完成本次需要进行配置的功能模块中的寄存器20的写入配置。
在图1的基础上,对于寄存器配置电路的结构,本申请实施例还提供了一种可选的实施方式,请参考图2,图2为本申请实施例提供的寄存器配置电路之二。如图2所示,寄存器配置电路10还包括n个选择器MUX,选择器MUX的第一端连接于对应的广播信号输出端口,选择器MUX的第二端用于连接寄存器20,选择器MUX的控制信号输入端连接于使能模块102对应的控制信号输出端口。
使能模块102还用于向第二类目标输入端口发送第一状态指令,以使第一目标选择器MUX保持其内部的第一端和第二端导通。
其中,第二类目标输入端口为使能模块102的n个控制信号输出端口中的任意一个或多个,第一目标选择器MUX为与第二类目标输入端口连接的选择器MUX,第二类目标输入端口与目标输出端口一一对应。
可选地,寄存器配置电路10还包括n个第一类桥接器104,n个第一类桥接器104的第一端均通过AXI总线连接于处理器101,n个第一类桥接器104的第二端通过APB总线分别连接于对应的选择器MUX的第三端。
使能模块102还用于向第三类目标输入端口发送第二状态指令,以使第二目标选择器MUX保持其内部的第三端和第二端导通。
其中,第三类目标输入端口为使能模块102的n个控制信号输出端口中的非第二类目标输入端口,第二目标选择器MUX为与第三类目标输入端口连接的选择器MUX。
应理解,通过设置选择器MUX,进一步避免对非目标寄存器进行误配置,保障配置的正确性。
在一种可能的实现方式中,使能模块102还用于在配置完成后,停止发送使能信号,并向所有的选择器MUX输出第二状态指令,以使所有的选择器MUX保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
在寄存器读状态通路形成后,处理器101可以读取任意一个寄存器20中的数据。
可选地于,处理器101还用于在配置完成后,向使能模块102发送配置完成指示。使能模块102接收到配置完成指示后,停止发送使能信号,并向所有的选择器MUX输出第二状态指令,以使所有的选择器MUX保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
可选地,寄存器配置电路10还包括第二类桥接器105,第二类桥接器105的第一端通过AXI总线连接于处理器101,第二类桥接器105的第二端通过APB总线连接于广播模块103。
可选地,第一类桥接器104和第二类桥接器105可以采用AXI2APB桥接器,用于将AXI总线数据转换为APB总线数据,并对转换后的APB总线数据进行转发。
应当理解的是,图1和图2所示的结构仅为寄存器配置电路的部分的结构示意图,寄存器配置电路还可包括比图1和图2中所示更多或者更少的组件。图1和图2中所示的各组件可以采用硬件、软件或其组合实现。
本申请实施例提供的一种寄存器配置方法,可以但不限于应用于图1和图2所示的寄存器配置电路,具体的流程,请参考图3,寄存器配置方法包括:S101A、S102A以及S103A,具体阐述如下。
S101A,处理器向广播模块发送第一类写操作指示。
其中,第一类写操作指示包括第一类目标地址和第一类目标内容。
S102A,使能模块向第一类目标输入端口发送使能信号。
其中,第一类目标输入端口为n个使能信号输入端口中的任意一个或多个。
S103A,广播模块对第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置。
其中,目标输出端口为n个广播信号输出端口中的任意一个或多个,目标寄存器为与目标输出端口连接的寄存器。
在图3的基础上,关于寄存器配置方法,本申请实施例还提供了一种可选的实施方式,请参考图4,寄存器配置方法还包括:S102B和S102C,具体阐述如下。
S102B,使能模块向第二类目标输入端口发送第一状态指令,以使第一目标选择器保持其内部的第一端和第二端导通。
其中,第二类目标输入端口为使能模块的n个控制信号输出端口中的任意一个或多个,第一目标选择器为与第二类目标输入端口连接的选择器,第二类目标输入端口与目标输出端口一一对应。
S102C,使能模块在配置完成后,停止发送使能信号,并向所有的选择器输出第二状态指令,以使所有的选择器保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
需要说明的是,本实施例所提供的寄存器配置方法,其可以执行上述寄存器配置电路实施例所示的功能用途,以实现对应的技术效果。为简要描述,本实施例部分未提及之处,可参考上述的实施例中相应内容。
本申请实施例还提供了一种电子设备,电子设备包括上述的寄存器配置电路。电子设备可以但不限定为电脑、手机以及其他智能终端设备。
在本申请所提供的实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (8)
1.一种寄存器配置电路,其特征在于,所述寄存器配置电路包括处理器、广播模块及使能模块,所述处理器与所述广播模块通信连接,所述广播模块包括n个使能信号输入端口和n个广播信号输出端口,所述使能模块的n个使能信号输出端口分别与所述n个使能信号输入端口连接,所述n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器;
所述处理器用于向所述广播模块发送第一类写操作指示,其中,所述第一类写操作指示包括第一类目标地址和第一类目标内容;
所述使能模块用于向第一类目标输入端口发送使能信号,其中,所述第一类目标输入端口为所述n个使能信号输入端口中的任意一个或多个;
所述广播模块用于对所述第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;
其中,所述目标输出端口为所述n个广播信号输出端口中的任意一个或多个,所述目标寄存器为与所述目标输出端口连接的寄存器;
所述寄存器配置电路还包括n个选择器,所述选择器的第一端连接于对应的所述广播信号输出端口,所述选择器的第二端用于连接寄存器,所述选择器的控制信号输入端连接于所述使能模块对应的控制信号输出端口;
所述使能模块还用于向第二类目标输入端口发送第一状态指令,以使第一目标选择器保持其内部的第一端和第二端导通;
其中,所述第二类目标输入端口为所述使能模块的n个控制信号输出端口中的任意一个或多个,所述第一目标选择器为与所述第二类目标输入端口连接的选择器,所述第二类目标输入端口与所述目标输出端口一一对应。
2.如权利要求1所述的寄存器配置电路,其特征在于,所述寄存器配置电路还包括n个第一类桥接器,所述n个第一类桥接器的第一端均通过AXI总线连接于所述处理器,所述n个第一类桥接器的第二端通过APB总线分别连接于对应的所述选择器的第三端;
所述使能模块还用于向第三类目标输入端口发送第二状态指令,以使第二目标选择器保持其内部的第三端和第二端导通;
其中,所述第三类目标输入端口为所述使能模块的n个控制信号输出端口中的非第二类目标输入端口,所述第二目标选择器为与所述第三类目标输入端口连接的选择器。
3.如权利要求2所述的寄存器配置电路,其特征在于,所述使能模块还用于在配置完成后,停止发送所述使能信号,并向所有的选择器输出所述第二状态指令,以使所有的选择器保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
4.如权利要求3所述的寄存器配置电路,其特征在于,所述处理器还用于在配置完成后,向所述使能模块发送配置完成指示。
5.如权利要求1所述的寄存器配置电路,其特征在于,所述寄存器配置电路还包括第二类桥接器,所述第二类桥接器的第一端通过AXI总线连接于所述处理器,所述第二类桥接器的第二端通过APB总线连接于所述广播模块。
6.一种寄存器配置方法,其特征在于,应用于寄存器配置电路,所述寄存器配置电路包括处理器、广播模块及使能模块,所述处理器与所述广播模块通信连接,所述广播模块包括n个使能信号输入端口和n个广播信号输出端口,所述使能模块的n个使能信号输出端口分别与所述n个使能信号输入端口连接,所述n个广播信号输出端口分别用于连接于n个配置需求相同的寄存器,所述方法包括:
所述处理器向所述广播模块发送第一类写操作指示,其中,所述第一类写操作指示包括第一类目标地址和第一类目标内容;
所述使能模块向第一类目标输入端口发送使能信号,其中,所述第一类目标输入端口为所述n个使能信号输入端口中的任意一个或多个;
所述广播模块对所述第一类写操作指示进行拷贝,并将拷贝结果通过目标输出端口发送给对应的目标寄存器,完成寄存器写入配置;
其中,所述目标输出端口为所述n个广播信号输出端口中的任意一个或多个,所述目标寄存器为与所述目标输出端口连接的寄存器;
所述寄存器配置电路还包括n个选择器,所述选择器的第一端连接于对应的所述广播信号输出端口,所述选择器的第二端用于连接寄存器,所述选择器的控制信号输入端连接于所述使能模块对应的控制信号输出端口,所述方法还包括:
所述使能模块向第二类目标输入端口发送第一状态指令,以使第一目标选择器保持其内部的第一端和第二端导通;
其中,所述第二类目标输入端口为所述使能模块的n个控制信号输出端口中的任意一个或多个,所述第一目标选择器为与所述第二类目标输入端口连接的选择器,所述第二类目标输入端口与所述目标输出端口一一对应。
7.如权利要求6所述的寄存器配置方法,其特征在于,所述寄存器配置电路还包括n个第一类桥接器,所述n个第一类桥接器的第一端均通过AXI总线连接于所述处理器,所述n个第一类桥接器的第二端通过APB总线分别连接于对应的所述选择器的第三端,所述方法还包括:
所述使能模块在配置完成后,停止发送所述使能信号,并向所有的选择器输出第二状态指令,以使所有的选择器保持其内部的第三端和第二端导通,进而形成寄存器读状态通路。
8.一种电子设备,其特征在于,包括权利要求1-5中任一项所述的寄存器配置电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310384558.3A CN116126401B (zh) | 2023-04-12 | 2023-04-12 | 一种寄存器配置电路、方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310384558.3A CN116126401B (zh) | 2023-04-12 | 2023-04-12 | 一种寄存器配置电路、方法及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116126401A CN116126401A (zh) | 2023-05-16 |
CN116126401B true CN116126401B (zh) | 2023-07-25 |
Family
ID=86308474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310384558.3A Active CN116126401B (zh) | 2023-04-12 | 2023-04-12 | 一种寄存器配置电路、方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116126401B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115589248A (zh) * | 2022-09-27 | 2023-01-10 | 飞腾信息技术有限公司 | 一种空口信号上行处理方法、下行处理方法及电子设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629190A (zh) * | 2012-02-29 | 2012-08-08 | 华为技术有限公司 | 一种寄存器的读写方法及装置 |
CN102831096B (zh) * | 2012-08-17 | 2016-05-18 | 中国科学院空间科学与应用研究中心 | 一种1553b总线协议ip核 |
US9483209B2 (en) * | 2014-09-22 | 2016-11-01 | Freescale Semiconductor, Inc. | Interface system and method |
CN108768720B (zh) * | 2018-05-24 | 2021-11-05 | 天津芯海创科技有限公司 | 一种路由表信息配置系统和方法 |
US20190188165A1 (en) * | 2019-02-22 | 2019-06-20 | Intel Corporation | Extended mode (xm) bus mode change, configuration register accesses and broadcast / multi-cast transactions to devices on a xm bus |
US10942876B1 (en) * | 2019-11-14 | 2021-03-09 | Mellanox Technologies, Ltd. | Hardware engine for configuration register setup |
CN111651384B (zh) * | 2020-06-05 | 2023-06-16 | Oppo广东移动通信有限公司 | 寄存器的读写方法、芯片、子系统、寄存器组及终端 |
US11579876B2 (en) * | 2020-08-05 | 2023-02-14 | Advanced Micro Devices, Inc. | Reducing save restore latency for power control based on write signals |
CN112230993A (zh) * | 2020-09-29 | 2021-01-15 | 海光信息技术股份有限公司 | 数据处理方法及装置、电子设备 |
CN112363759B (zh) * | 2020-10-22 | 2022-10-14 | 海光信息技术股份有限公司 | 一种寄存器配置方法、装置、cpu芯片及电子设备 |
CN114371876A (zh) * | 2021-12-30 | 2022-04-19 | 山东岱微电子有限公司 | 一种寄存器的配置电路以及一种集成电路芯片 |
CN115933811A (zh) * | 2022-12-23 | 2023-04-07 | 此芯科技(北京)有限公司 | 一种时钟频率调节系统、方法及电子设备 |
-
2023
- 2023-04-12 CN CN202310384558.3A patent/CN116126401B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115589248A (zh) * | 2022-09-27 | 2023-01-10 | 飞腾信息技术有限公司 | 一种空口信号上行处理方法、下行处理方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN116126401A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9032143B2 (en) | Enhanced memory savings in routing memory structures of serial attached SCSI expanders | |
CN110362512B (zh) | 一种面向sca和sdr的快速系统重构方法 | |
CN109960671B (zh) | 一种数据传输系统、方法及计算机设备 | |
US7747804B2 (en) | Method and system for setting addresses for slave devices in data communication | |
CN102984123A (zh) | 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型 | |
RU2006100275A (ru) | Система разработки интегральной схемы | |
US20090210595A1 (en) | Data transfer between devices within an integrated circuit | |
CN103500148A (zh) | 一种主控卡读取业务线卡类型的装置和方法 | |
CN103347098A (zh) | RapidIO总线互联系统的网络枚举方法 | |
CN115643167A (zh) | 片上网络配置方法和装置、以及存储介质 | |
CN116126401B (zh) | 一种寄存器配置电路、方法及电子设备 | |
CN101878620A (zh) | 在基于链路的系统中修改系统路由信息 | |
CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
CN112422485B (zh) | 一种传输控制协议的通信方法及装置 | |
CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
EP0322116B1 (en) | Interconnect system for multiprocessor structure | |
CN115758967A (zh) | 一种验证网表寄存器功能的方法、系统、设备和存储介质 | |
CN111506461A (zh) | 一种基于总线、用于测试的反压模块及其实现方法 | |
CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
CN106940684B (zh) | 一种按比特写数据的方法及装置 | |
CN111030950B (zh) | 一种堆叠交换机拓扑构造方法与装置 | |
CN108369570A (zh) | 音频总线中断 | |
JPH07154451A (ja) | システム相互接続用の走査プログラマブルチェックマトリクス | |
CN117290272B (zh) | PCIe Switch及其配置通路的实现方法 | |
CN112532582B (zh) | 一种多节点服务器的通信控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |