CN116113935A - 用于服务器cpu的cxl的低延迟光连接 - Google Patents

Abstract

一种具有片上系统(SOC)架构的处理器包括：一个或多个中央处理单元(CPU)，该一个或多个CPU包括多个核心。合并了逻辑光计算快速链接(CXL)协议堆栈路径的光CXL通信路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。CXL接口控制器连接到一个或多个CPU，以使得能够通过光CXL通信路径在CPU和一个或多个CXL装置之间进行通信。

Description

用于服务器CPU的CXL的低延迟光连接

技术领域

本公开的实施例涉及集成电路结构的领域，并且具体地，涉及用于服务器CPU的CXL的低延迟光连接。

背景技术

计算快速链接(CXL)是开放的行业标准互连，其在主机处理器与诸如加速器、存储缓冲器和智能I/O装置的装置之间提供高带宽、低延迟的连接性。CXL基于高速

5.0物理层基础设施。其被设计为通过支持异构处理和存储系统在人工智能、机器学习、通信系统和高性能计算中的应用来应对不断增长的高性能计算工作量。

被实施为片上系统(SOC)的服务器中央处理单元(CPU)可以实施全堆栈的CXL以实现基于标准的通信信道。CXL连接基于支持32gb/s/通道的带宽的PCIe PHY层来定义电物理层。随着每一代的规范，该速度在历史上已经翻倍。在32gb/s和64gb/s速度下，使用不归零(NRZ)信号，其不需要纠错来维持BER(误码率)。然而，一旦速度超过100gb/s，误码率增加，需要PAM4(脉冲幅度调制)用于传输。这继而意味着前向纠错调度(FEC)以减小误差，在电通信发送和接收路径上总共引入几乎100ns的延迟。

附图说明

图1A示出了根据一个实施例的具有片上系统(SOC)架构的处理器，该片上系统(SOC)架构具有低延迟光计算快速链接(CXL)通信路径。

图1B示出了根据另一实施例的具有SOC架构的处理器，该SOC架构具有双CXL通信路径。

图2是示出了逻辑电CXL协议堆栈和逻辑光CXL协议堆栈以及在它们中的协议层的图示。

图3是示出了CXL接口控制器与CPU之间的上游路径和下游路径的逻辑图示。

图4示出了根据本公开的一个实施方式的计算装置。

具体实施方式

描述了一种用于服务器CPU的CXL的低延迟光连接。在以下描述中，阐述了众多具体的细节，例如具体的材料和工具体系，以便提供对本公开的实施例的透彻理解。对本领域的技术人员将是显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，没有详细地描述公知特征，以避免不必要地使本公开的实施例难以理解。此外，应当理解，附图中示出的各个实施例是说明性的表示，并且不一定按比例绘制。在一些情况下，将以最有助于理解本公开的方式将各种操作依次描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。特别是，这些操作不必按照呈现的顺序执行。

仅出于参考的目，某些术语也可以用于以下描述中，并且因此不旨在进行限制。例如，诸如“上部”、“下部”、“上方”、“下方”、“底部”和“顶部”的术语是指所参考的附图中的方向。诸如“前”、“后”、“背”和“侧”的术语描述了部件的部分在一致但任意的参照系内的取向和/或位置，通过参考描述所讨论的部件的文本和关联的附图可以清楚地了解这些取向和/或位置。这样的术语可以包括上文具体提及的词语、其派生词以及类似含义的词语。

本公开的实施例针对支持光CXL通信路径或包括电CXL通信路径和光CXL通信路径两者的双计算快速链接(CXL)通信路径的处理器架构。电通信路径合并了具有多个层级的逻辑CXL协议堆栈，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电信号或比特流的物理信道。光CXL通信路径合并了逻辑CXL协议堆栈，但是在链接层之后直接发送和接收光信号或比特流，绕过CXL协议堆栈的多个层级。在双通信路径实施例中，处理器架构还包括复用器以将数据帧定向到电通信路径或光通信路径。

因此，将光CXL连接嵌入在CPU内为高速的低延迟传输提供了路径。光传输误码率低得多，因此不需要内联的前向纠错(FEC)，从而节省～100ns的延迟。所公开的实施例描述了支持运行来自处理器/SOC的CXL协议的光连接或者电连接和光连接两者的CXL路径。过渡到光技术将要求SOC实施的服务器CPU在行业正在向全光技术过渡时期在几代中支持电链路和光链路两者。用于服务器CPU的低延迟光CXL连接可能是用于提供高带宽连接性的适用的高性能高带宽计算和可扩展架构。

图1A示出了根据一个实施例的具有片上系统(SOC)架构的处理器，该SOC架构具有低延迟光CXL通信路径。处理器/SOC 100包括一个或多个中央处理单元(CPU)102，CPU 102中的每个CPU包括多个核心102a。一般地，用于服务器CPU的SOC架构可以包括大约16个核心102a，并且支持高速、低延迟通信信道。SOC架构还可以支持相同类型的CPU 102之间的协同计算，以创建适合于服务器应用的多个CPU的集群。

根据实施例，处理器/SOC 100A设置有光CXL通信路径107和CXL接口控制器104A。光CXL通信路径107合并了逻辑CXL协议堆栈，其在CXL协议堆栈的链接层之后直接发送和接收光信号或比特流，依次绕过CXL协议堆栈的多个层级并且减小延迟。

CXL接口控制器104A连接到CPU 102，以实现通过光CXL通信路径107在CPU 102和一个或多个CXL装置106之间进行通信，CXL装置106连接到光CXL通信路径107。CXL接口控制器104A包括光接口112。光接口112可以包括一个或多个光收发机116，以控制通过光通信路径108B在CPU 102和CXL装置106之间的通信。光收发机116通过一个或多个光信道中的每个光信道发送和接收光信号。光收发机116可以包括多个光波导，每个光波导耦合到光探测器(例如，但不限于p-i-n光二极管)中，和/或耦合到激光发射器。光探测器/激光器继而电耦合到下游集成电路系统，该下游集成电路系统例如还可以包括电压供应和感测/驱动电路系统。

CXL装置106可以包括能够经由CXL协议进行通信的任何装置。CXL装置106可以提供任何类型的I/O功能性，并且可以包括存储器装置(例如，DRAM)106A、存储装置106B、加速器装置(例如，FPGA和GPU)106C、系统管理控制器106D和系统引导装置106E的任何组合。在一个实施例中，CXL装置106中的一个或多个CXL装置可以包括位于处理器/SOC 100内的片上部件。在另一实施例中，CXL装置106中的一个或多个CXL装置可以包括片外部件。例如，CXL装置106可以位于处理器/SOC 100的处理器板的背侧上，或者位于单独的I/O板上，该I/O板位于服务器机架中。

图1B示出了根据另一实施例的具有SOC架构的处理器，该SOC架构具有双CXL通信路径，其中，来自图1A的类似的部件具有类似的附图标记。与在图1A中一样，处理器/SOC100B包括一个或多个中央处理单元(CPU)102，CPU 102中的每个CPU包括多个核心102a。

根据实施例，处理器/SOC 100还包括双CXL通信路径108和CXL接口控制器104B。双CXL通信路径108包括电通信路径108A和光通信路径108B。如关于图2所描述的，电通信路径108A合并了具有多个层级的逻辑电CXL协议堆栈，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收光信号或比特流的物理信道。光CXL通信路径108B合并了逻辑光CXL协议堆栈路径，其在链接层之后直接发送和接收光信号或比特流，因此绕过CXL协议堆栈的多个层级。

CXL接口控制器104B连接到CPU 102，以实现通过双CXL通信路径108在CPU 102和一个或多个CXL装置106之间的通信，CXL装置106连接到双CXL通信路径108。CXL接口控制器104B包括复用器(MUX)118，以将数据帧(例如链接层(LPIF)帧)定向到电通信路径108A或光通信路径108B。

在一个实施例中，CXL接口控制器104还包括连接到复用器118的电接口110和光接口112。电接口110可以包括电物理层114，并且控制通过电通信路径108A在CPU 102和CXL装置106之间的通信。在一个实施例中，电接口110和电通信路径108A可以包括任何类型的网络，例如基于以太网协议的以太网网络接口，但是非以太网协议和链路结构可以与电通信路径108A一起使用。

光接口112可以包括一个或多个光收发机116，以控制通过光通信路径108B在CPU102和CXL装置106之间的通信。光收发机116通过一个或多个光信道中的每个光信道发送和接收光信号。光收发机116可以包括多个光波导，每个光波导耦合到光探测器(例如，但不限于p-i-n光二极管)中，和/或耦合到激光发射器。光探测器/激光器继而电耦合到下游集成电路系统，该下游集成电路系统例如还可以包括电压供应和感测/驱动电路系统。

因此，复用器118分别通过电接口110和光接口112在电通信路径108A与光通信路径108B之间复用双CXL通信路径108。在实施例中，复用器118在CXL协议堆栈的链接层之后直接复用通信。复用器118使用选择线120在电接口110与光接口112之间进行选择或切换。

根据一个实施例，CXL接口控制器104可以基于特定CXL装置106与CPU之间的物理距离来控制由复用器118进行的选择。如果数据流在CPU 102与CXL装置106之间必须行进的距离大，则CXL接口控制器104使复用器118启用光通信路径108B。如果数据流在CPU 102与CXL装置106之间必须行进的距离相对短和/或需要低带宽，则CXL接口控制器104使复用器118禁用光通信路径108B，并且使用电通信路径108A。在一个实施例中，距离可以由查找表来确定，或者被动态地确定。

具有光通信路径107或双CXL通信路径108的处理器/SOC 100提供了若干优点。添加光通信路径108B提供了低延迟传输路径，为处理器/SOC 100提供在电链路和光链路两者上对CXL协议的支持。此外，为了增加灵活性，可以基于链路带宽来作出带宽调整(即，电通信路径108A具有比光通信路径108D低的带宽要求)。添加光通信路径108B还为服务器CPU提供了迁移路径，直到采取/实施了全光通信。

图2是示出了逻辑电CXL协议堆栈和逻辑光CXL协议堆栈以及在它们中的协议层的图示。逻辑电CXL协议堆栈200被合并到电通信路径108A中，并且逻辑光CXL协议堆栈202被合并到光通信路径108B中。逻辑电CXL协议堆栈200包括协议层、事务层、链接层、MAC层、PHY层和物理信道。在协议层和事务层中，连接每个IP块(例如，CPU核心+L2、图形、系统代理)的管芯内接口(IDI)通信被转变成CXL，并且CXL被转变成PCIe。链接层形成LPIF数据帧，作为链接层与由MAC层定义的逻辑物理层之间的接口。物理(PHY)层定义通过物理数据链路发送原始比特的方式。

如图所示，逻辑光CXL协议堆栈202包括比逻辑电CXL协议堆栈200明显更少的层，因为在链接层之后的CXL协议层不需要执行光调制。因此，逻辑光CXL协议堆栈202通过在链接层之后直接发送和接收光信号来提供低延迟光CXL路径。

图3是示出了CXL接口控制器104与CPU 102之间的上游路径300和下游路径302的逻辑图示。在上游路径300中，数据由CXL接口控制器104接收，并且发送给CPU 102。在下游路径302中，来自CPU 102的数据由CXL接口控制器104通过电PHY层114或者通过光收发机116以光的形式发送。在图1中，CXL接口控制器104的部件被示为单数个体。就是说，示出了一个复用器118、一个电PHY层114和一个光收发机116。然而，在图3中，CXL接口控制器104的部件在逻辑图示中被拆分，以分开示出上游路径300的功能性与下游路径302的功能性。还示出了由上层协议层、事务层和链接层执行的一些处理步骤。

根据所公开的实施例，电通信路径108A和光通信路径108B共存，并且基于由复用器118进行的选择，使用一个或另一个来发送/接收数据。光通信路径108B不需要与电通信路径108A一样多的处理，因此为极高的带宽提供了较低的延迟。

在上游路径300中，在PHY接口层处接收数据流。就是说，电PHY层114a从电通信路径108A接收LPIF帧的数据流。光收发机116A从光通信路径108A接收LPIF帧的数据流，并且执行光到电的转换和光收发机预处理。在数据被发送给CPU之前，链接层解包LPIF帧，并且执行处理步骤，例如错误校验、帧分解、排队和缓冲以及时钟交叉。

在下游路径300中，接收来自CPU的数据，并且执行处理步骤，例如时钟交叉、排队和缓冲、帧分解和错误校验，并且链接层将数据打包成LPIF帧。

如果复用器118B已经经由选择线120选择了电通信路径108A，则LPIF帧被定向到电PHY层114B。如果复用器118B已经选择了光通信路径108B，则LPIF帧被定向到光收发机116B。光收发机116B执行光收发机分解以及电到光的转换。

现在将描述涉及具有用于CXL的低延迟光通信路径的服务器CPU的制造的示例性处理方案。根据实施例，用于制造处理器片上系统(SOC)的工艺流程可以通过制造包括多个核心的一个或多个中央处理单元(CPU)开始。制造双CXL通信路径以包括：i)合并了具有多个层级的逻辑电CXL协议堆栈的电通信路径，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流的物理信道；以及ii)合并了逻辑光CXL协议堆栈路径的光CXL通信路径，逻辑光CXL协议堆栈路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。然后复用器连接到CXL数据路径以定向数据帧，从而选择电通信路径或光通信路径。

图4示出了根据本公开的一个实施方式的计算装置400。计算装置400容纳板402。板402可以包括多个部件，包括但不限于处理器404和至少一个通信芯片406。处理器404物理和电耦合到板402。在一些实施方式中，至少一个通信芯片406也物理和电耦合到板402。在其他实施方式中，通信芯片406是处理器404的部分。

取决于计算装置400的应用，计算装置400可以包括其他部件，所述其他部件可以或可以不物理和电耦合到板402。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置(例如，硬盘驱动器、压缩光盘(CD)、数字多功能光盘(DVD)等)。

通信芯片406能够实现用于向计算装置400传输数据和从计算装置400传输数据的无线通信。术语“无线”及其派生词可以用于描述可通过使用经调制的电磁辐射通过非固体介质来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不含有任何导线，尽管在一些实施例中，它们可能不含有导线。通信芯片406可以实施多种无线标准或协议中的任何无线标准或协议，其包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物以及任何其他被指定为3G、4G、5G和更高版本的无线协议。计算装置400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于较短程的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片406可以专用于长程的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。通信芯片406包括封装在通信芯片406内的集成电路管芯。

计算装置400的处理器404包括封装在处理器404内的集成电路管芯。在本公开的一些实施方式中，处理器404可以包括根据本公开的实施例的实施方式的具有用于CXL的低延迟光连接的处理器SOC。术语“处理器”可以指对来自寄存器和/或存储器的电子数据进行处理以将该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。

在进一步的实施方式中，容纳在计算装置400内的另一部件可以含有根据本公开的实施例的实施方式的处理器芯片复合体。

在各种实施方式中，计算装置400可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在进一步的实施方式中，计算装置500可以是处理数据的任何其他电子装置。

因此，本文中描述的实施例包括支持光CXL通信路径或双计算快速链接(CXL)通信路径的处理器架构，该双CXL通信路径包括电CXL通信路径和光CXL通信路径两者。

对本公开的实施例的所示实施方式的以上描述(包括摘要中描述的内容)并非旨在穷举或将本公开限制于所公开的精确形式。尽管本文中出于说明性目的描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围之内各种等同的修改是可能的。

考虑到以上详细描述，可以对本公开做出这些修改。在所附权利要求中使用的术语不应被解释成将本公开限制于说明书和权利要求书中公开的具体实施方式。相反，本公开的范围完全由所附权利要求确定，将根据权利要求解释的既定原则来解释所附权利要求。

示例性实施例1：一种具有片上系统(SOC)架构的处理器包括一个或多个中央处理单元(CPU)，该一个或多个中央处理单元(CPU)包括多个核心。合并了逻辑光计算快速链接(CXL)协议堆栈路径的光CXL通信路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。CXL接口控制器连接到一个或多个CPU，以使得能够通过光CXL通信路径在CPU和一个或多个CXL装置之间进行通信。

示例性实施例2：根据实施例1所述的处理器，其中，CXL接口控制器包括光接口，以控制光CXL通信路径。

示例性实施例3：根据实施例1或2所述的处理器，其中，光接口包括光收发机，以控制通过光CXL通信路径在CPU和一个或多个CXL装置之间的通信。

示例性实施例4：根据实施例1、2或3所述的处理器，还包括：合并了具有多个层级的逻辑电协议堆栈的电通信路径，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流以提供双CXL通信路径的物理信道。

示例性实施例5：根据实施例4所述的处理器，其中，CXL接口控制器还包括电接口，以控制电通信路径。

示例性实施例6：根据实施例5所述的处理器，其中，电接口和电通信路径包括基于以太网协议的以太网网络接口。

示例性实施例7：根据实施例5或6所述的处理器，其中，CXL接口控制器通过电接口和光接口在电通信路径与光通信路径之间复用双CXL通信路径。

示例性实施例8：根据实施例4、5、6或7所述的处理器，其中，CXL接口控制器还包括复用器，以将数据帧定向到电通信路径或光通信路径。

示例性实施例9：根据实施例8所述的处理器，其中，复用器使用选择线在电接口与光接口之间进行选择。

示例性实施例10：根据实施例8或9所述的处理器，其中，CXL接口控制器基于至少一个CXL装置与一个或多个CPU之间的物理距离来控制由复用器进行的选择。

示例性实施例11：一种处理器片上系统(SOC)包括一个或多个中央处理单元(CPU)，该一个或多个CPU包括多个核心。双计算快速链接(CXL)通信路径包括：i)合并了具有多个层级的逻辑电CXL协议堆栈的电通信路径，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流的物理信道；以及ii)合并了逻辑光CXL协议堆栈路径的光CXL通信路径，逻辑光CXL协议堆栈路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。复用器将数据帧定向到电通信路径或光通信路径。至少一个CXL装置连接到双CXL通信路径。

示例性实施例12：根据实施例11所述的处理器SOC，其中，CXL接口控制器包括用于控制电通信路径的电接口以及用于控制光通信路径的光接口。

示例性实施例13：根据实施例11或12所述的处理器SOC，其中，CXL接口控制器基于至少一个CXL装置与一个或多个CPU之间的物理距离来控制由复用器进行的选择。

示例性实施例14：根据实施例13所述的处理器SOC，其中，如果数据流在CPU与至少一个CXL装置之间必须行进的距离大，则CXL接口控制器使复用器启用光通信路径。

示例性实施例15：根据实施例13所述的处理器SOC，其中，如果数据流在CPU与至少一个CXL装置之间必须行进的距离相对短或需要低带宽，则CXL接口控制器使复用器禁用光通信路径。

示例性实施例16：根据实施例11、12、13、14或15所述的处理器SOC，其中，至少一个CXL装置包括存储器装置、存储装置、加速器装置、系统管理控制器或系统引导装置。

示例性实施例17：根据实施例11、12、13、14、15或16所述的处理器SOC，其中，至少一个CXL装置包括处理器内的片上部件。

示例性实施例18：根据实施例11、12、13、14、15或16所述的处理器SOC，其中，至少一个CXL装置包括片外部件。

示例性实施例19：根据实施例11、12、13、14、15、16或17所述的处理器SOC，其中，至少一个CXL装置位于处理器SOC的处理器板的背侧上。

示例性实施例20：根据实施例11、12、13、14、15、16或17所述的处理器SOC，其中，至少一个CXL装置位于位于服务器机架中的单独的I/O板上。

示例性实施例21：一种制造处理器片上系统(SOC)的方法包括制造包括多个核心的一个或多个中央处理单元(CPU)。制造双计算快速链接(CXL)通信路径，其包括：i)合并了具有多个层级的逻辑电CXL协议堆栈的电通信路径，多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流的物理信道；以及ii)合并了逻辑光CXL协议堆栈路径的光CXL通信路径，逻辑光CXL协议堆栈路径在链接层之后直接发送和接收光比特流，绕过CXL协议堆栈的多个层级。复用器连接到CXL数据路径以定向数据帧，从而选择电通信路径或光通信路径。

示例性实施例22：根据实施例21所述的方法，还包括具有电接口和光接口的CXL接口控制器，电接口和光接口各自连接到复用器。

示例性实施例23：根据实施例22所述的方法，还包括：利用电物理层对电接口进行配置，以控制通过电通信路径在一个或多个CPU和一个或多个CXL装置之间的通信。

示例性实施例24：根据实施例21、22或23所述的方法，还包括：利用光收发机对光接口进行配置，以控制通过光通信路径在一个或多个CPU和一个或多个CXL装置之间的通信。

Claims (24)

1.一种具有片上系统(SOC)架构的处理器，包括：

一个或多个中央处理单元(CPU)，其包括多个核心；

光计算快速链接(CXL)通信路径，其合并了逻辑光CXL协议堆栈路径，所述逻辑光CXL协议堆栈路径在链接层之后直接发送和接收光比特流，绕过所述CXL协议堆栈的多个层级；以及

CXL接口控制器，其连接到所述一个或多个CPU，以使得能够通过所述光CXL通信路径在所述CPU和一个或多个CXL装置之间进行通信。

2.根据权利要求1所述的处理器，其中，所述CXL接口控制器包括光接口，以控制所述光CXL通信路径。

3.根据权利要求1或2所述的处理器，其中，所述光接口包括光收发机，以控制通过所述光通信路径在所述CPU和所述一个或多个CXL装置之间的通信。

4.根据权利要求1或2所述的处理器，还包括：电通信路径，所述电通信路径合并了具有多个层级的逻辑电协议堆栈，所述多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流以提供双CXL通信路径的物理信道。

5.根据权利要求4所述的处理器，其中，所述CXL接口控制器还包括电接口，以控制所述电通信路径。

6.根据权利要求5所述的处理器，其中，所述电接口和所述电通信路径包括基于以太网协议的以太网网络接口。

7.根据权利要求5所述的处理器，其中，所述CXL接口控制器通过所述电接口和所述光接口在所述电通信路径与所述光通信路径之间复用所述双CXL通信路径。

8.根据权利要求4所述的处理器，其中，所述CXL接口控制器还包括复用器，以将数据帧定向到所述电通信路径或所述光通信路径。

9.根据权利要求8所述的处理器，其中，所述复用器使用选择线在所述电接口与所述光接口之间进行选择。

10.根据权利要求8所述的处理器，其中，所述CXL接口控制器基于所述至少一个CXL装置与所述一个或多个CPU之间的物理距离来控制由所述复用器进行的选择。

11.一种处理器片上系统(SOC)，包括：

一个或多个中央处理单元(CPU)，其包括多个核心；

双计算快速链接(CXL)通信路径，其包括：

电通信路径，所述电通信路径合并了具有多个层级的逻辑电CXL协议堆栈，所述多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流的物理信道；以及

光CXL通信路径，所述光CXL通信路径合并了逻辑光CXL协议堆栈路径，所述逻辑光CXL协议堆栈路径在所述链接层之后直接发送和接收光比特流，绕过所述CXL协议堆栈的多个层级；

复用器，所述复用器用于将数据帧定向到所述电通信路径或所述光通信路径；以及

至少一个CXL装置，其连接到所述双CXL通信路径。

12.根据权利要求11所述的处理器SOC，其中，CXL接口控制器包括用于控制所述电通信路径的电接口以及用于控制所述光通信路径的光接口。

13.根据权利要求11或12所述的处理器SOC，其中，CXL接口控制器基于所述至少一个CXL装置与所述一个或多个CPU之间的物理距离来控制由所述复用器进行的选择。

14.根据权利要求13所述的处理器SOC，其中，如果数据流在所述CPU与所述至少一个CXL装置之间必须行进的距离大，则所述CXL接口控制器使所述复用器启用所述光通信路径。

15.根据权利要求13所述的处理器SOC，其中，如果数据流在所述CPU与所述至少一个CXL装置之间必须行进的距离相对短或需要低带宽，则所述CXL接口控制器使所述复用器禁用所述光通信路径。

16.根据权利要求11或12所述的处理器SOC，其中，所述至少一个CXL装置包括存储器装置、存储装置、加速器装置、系统管理控制器或系统引导装置。

17.根据权利要求11或12所述的处理器SOC，其中，所述至少一个CXL装置包括所述处理器SOC内的片上部件。

18.根据权利要求11或12所述的处理器SOC，其中，所述至少一个CXL装置包括片外部件。

19.根据权利要求11或12所述的处理器SOC，其中，所述至少一个CXL装置位于所述处理器SOC的处理器板的背侧上。

20.根据权利要求11或12所述的处理器SOC，其中，所述至少一个CXL装置位于单独的I/O板上，所述I/O板位于服务器机架中。

21.一种制造处理器片上系统(SOC)的方法，所述方法包括：

制造包括多个核心的一个或多个中央处理单元(CPU)；

制造双计算快速链接(CXL)通信路径，所述双计算快速链接(CXL)通信路径包括：

电通信路径，所述电通信路径合并了具有多个层级的逻辑电CXL协议堆栈，所述多个层级包括协议层、事务层、链接层、MAC层、PHY层以及用于发送和接收电比特流的物理信道；以及

光CXL通信路径，所述光CXL通信路径合并了逻辑光CXL协议堆栈路径，所述逻辑光CXL协议堆栈路径在所述链接层之后直接发送和接收光比特流，绕过所述CXL协议堆栈的多个层级；

将复用器连接到所述CXL数据路径以定向数据帧，从而选择所述电通信路径或所述光通信路径。

22.根据权利要求21所述的方法，还包括：具有电接口和光接口的CXL接口控制器，所述电接口和所述光接口各自连接到所述复用器。

23.根据权利要求22所述的方法，还包括：利用电物理层对所述电接口进行配置，以控制通过所述电通信路径在所述一个或多个CPU和一个或多个CXL装置之间的通信。

24.根据权利要求21或22所述的方法，还包括：利用光收发机对所述光接口进行配置，以控制通过所述光通信路径在所述一个或多个CPU和一个或多个CXL装置之间的通信。

Images