CN116112016A - 前端采样电路与信号采样方法 - Google Patents

Abstract

本申请公开了前端采样电路与信号采样方法，前端采样电路包含全局开关、本地开关以及辅助开关。全局开关用以根据一第一控制信号选择性地导通，以传输一输入信号。本地开关用以根据一第二控制信号选择性地导通，以自该全局开关传输该输入信号至一节点，其中一储存电路耦接至该节点以储存该输入信号。辅助开关用以根据一第三控制信号选择性地导通，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

Description

前端采样电路与信号采样方法

技术领域

本申请是关于应用于模拟数字转换器的前端采样电路，尤其是设置额外路径来提升追踪输入信号的速度的前端采样电路与信号采样方法。

背景技术

模拟数字转换器常见于各种电子装置中，以转换模拟信号为对应数字信号以进行后续的信号处理。随着操作速度越来越快，模拟数字转换器转换信号的可操作期间越来越短。例如，采样电路必须在有限的采样期间内采样输入信号。当输入信号的频率很高时，输入信号会在很短的时间内产生一定量的电压差。在此情形下，现有技术中的采样电路需要较长的处理时间才能获取对应的信号值。若采样电路无法在有限的采样期间内追踪到输入信号，所采样到的信号值可能会失真而不足以还原出输入信号，导致模拟数字转换器的分辨率下降。

发明内容

于一些实施例中，本申请的目的之一为(但不限于)提供一种可应用于时间交错式模拟数字转换器的前端采样电路与信号转换方法。

于一些实施例中，前端采样电路包含全局开关、本地开关以及辅助开关。全局开关用以根据一第一控制信号选择性地导通，以传输一输入信号。本地开关，用以根据一第二控制信号选择性地导通，以自该全局开关传输该输入信号至一节点，其中一储存电路耦接至该节点以储存该输入信号。辅助开关用以根据一第三控制信号选择性地导通，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

于一些实施例中，信号采样方法包含下列操作：根据一第一控制信号选择性地导通一全局开关，以传输一输入信号；根据一第二控制信号选择性地导通一本地开关，以自该全局开关传输该输入信号至一节点，其中一储存电路耦接至该节点以储存该输入信号；以及根据一第三控制信号选择性地导通一辅助开关，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

有关本申请的特征、实现与功效，兹配合附图作较佳实施例详细说明如下。

附图说明

图1为根据本申请一些实施例绘制的一种前端采样电路的示意图；

图2为根据本申请一些实施例绘制的一种前端采样电路的示意图；

图3A为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图；

图3B为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图；

图4为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图；

图5为根据本申请一些实施例绘制图2中的多个控制信号的时序示意图；以及

图6为根据本申请一些实施例中绘制一种信号采样方法的流程图。

符号说明：

100,200:前端采样电路

110[0]～110[n]:储存电路

210:缓冲器电路

600:信号采样方法

C_G:电容

E1～E3:下降边缘

N0～Nn:节点

P[0]～P[n],S[0]～S[n],S0:控制信号

S1:采样信号

S610,S620,S630:操作

SW_A0～SW_An:辅助开关

SW_G:全局开关

SW_L0～SW_Ln:本地开关

VIN:输入信号

t01～t06,t11～t16,t21～t26:时间点

具体实施方式

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本申请的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与含义。同样地，本申请亦不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个组件相互操作或动作。如本文所用，用语『电路系统(circuitry)』可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。

关于本文中所使用的“约”、“接近”或“相同”一般通常指实际数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“接近”或“相同”所表示的误差或范围。

如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本申请的本意。

图1为根据本申请一些实施例绘制的一种前端采样电路100的示意图。于一些实施例中，前端采样电路100可应用于(但不限于)时间交错式模拟数字转换器，以配置时间交错式模拟数字转换器中的多个信道交替地对输入信号VIN采样。

前端采样电路100包含全局(global)开关SW_G、多个本地(local)开关SW_L0～SW_Ln、多个辅助开关SW_A0～SW_An以及多个储存电路110[0]～110[n](图中有若干省略)。于一些实施例中，多个储存电路110[0]～110[n]可为时间交错式模拟转换器中的多个通道内的多个采样保持电路，其中n可为大于或等于1的正整数。例如，多个储存电路110[0]～110[n]每一者可由(但不限于)一电容阵列电路或一电容式数字模拟转换器电路实施。

全局开关SW_G用以根据控制信号S0选择性地导通，以传输输入信号VIN。多个本地开关SW_L0～SW_Ln每一者用以根据多个控制信号S[0]～S[n]中之一对应者导通，以自全局开关SW_G传输输入信号VIN至多个节点N0～Nn(图中有若干省略)中的一对应者。多个储存电路110[0]～110[n]耦接至多个节点N0～Nn，以储存输入信号VIN以供后续信号转换。详细而言，以本地开关SW_L0与储存电路110[0]为例，全局开关SW_G的第一端接收输入信号VIN，全局开关SW_G的第二端经由本地开关SW_L0耦接至节点N0，且全局开关SW_G的控制端接收控制信号S0。本地开关SW_L0根据控制信号S[0]导通，以自全局开关SW_G传输输入信号VIN至节点N0。换言之，当全局开关SW_G以及本地开关SW_L0皆导通时，输入信号VIN可传输至节点N0，以使储存电路110[0]储存输入信号VIN。依此类推，可理解剩余的多个本地开关SW_L1～SW_Ln、多个控制信号S[1]～S[n]、多个储存电路110[1]～110[n]以及多个节点N1～Nn之间的对应关系。藉由设置全局开关SW_G，可以在未对输入信号VIN采样的期间内断开该些储存电路110[0]～110[n]与输入信号VIN之间的连接，进而降低来自多个控制信号S[1]～S[n]的间的时序偏斜(timing skew)的影响。

多个辅助开关SW_A0～SW_An中每一者根据多个控制信号P[0]～P[n]中之一对应者导通，以传输输入信号VIN至多个节点N0～Nn中之一对应者。例如，辅助开关SW_A0者根据控制信号P[0]导通，以传输输入信号VIN至节点N0。依此类推，可理解剩余的多个辅助开关SW_A1～SW_An、多个控制信号P[1]～P[n]以及多个节点N1～Nn之间的对应关系。

在不同实施例中，多个辅助开关SW_A0～SW_An中每一者的导通时间可设定为早于、相同于或晚于全局开关SW_G的导通时间，且多个辅助开关SW_A0～SW_An中每一者的关断时间可设定为早于或相同于全局开关SW_G的关断时间。藉由上述设置方式，多个辅助开关SW_A0～SW_An中每一者可在采样输入信号VIN的过程中提供一额外信号路径来传输输入信号VIN给多个储存电路110[0]～110[n]。如此一来，可提高该些该些储存电路110[0]～110[n]对输入信号VIN的追踪速度，以适合采样具有高频率的输入信号VIN。

于一些实施例中，多个辅助开关SW_A0～SW_An中每一者的规格要求可低于全局开关SW_G或多个本地开关SW_L0～SW_Ln的规格要求。在一些实施例中，此处的规格要求可能包含(但不限于)：开关导通时的阻值、开关导通时在不同电压下的阻值、开关导通或断开瞬间的频率馈通(Clock Feed Through)或电荷注入(Charge Injection)、线性度等。举例而言，为了提高前端采样电路100的效能，可由具有较高效能的开关电路来实施全局开关SW_G或多个本地开关SW_L0～SW_Ln，以使该些开关具有较高的线性度或是提供较稳定的转导值。例如，全局开关SW-_G与多个本地开关SW_L0～SW_Ln中每一者可由(但不限于)一靴带式(bootstrapped)开关电路实施。相对地，多个辅助开关SW_A0～SW_An是用来提供额外路径来加速对输入信号VIN的追踪速度而不会影响采样操作，故多个辅助开关SW_A0～SW_An中每一者可由较为简单的开关电路(例如可为，但不限于，互补式传输闸电路)实施。如此一来，可以降低多个辅助开关SW_A0～SW_An的电路成本。换言之，在一些实施例中，多个辅助开关SW_A0～SW_An中每一者的电路面积可低于全局开关SW_G与多个本地开关SW_L0～SW_Ln中每一者的电路面积。

图2为根据本申请一些实施例绘制的一种前端采样电路200的示意图。相较于图1的前端采样电路100，于此实施例中，前端采样电路200更包含电容C_G以及缓冲器电路210。

电容C_G耦接至全局开关SW_G，以自全局开关SW_G接收输入信号VIN并储存输入信号VIN为采样信号S1。缓冲器电路210耦接至电容C_G，并用以传输采样信号S1至多个本地开关SW_L0～SW_Ln。于此实施例中，多个本地开关SW_L0～SW_Ln用以传输采样信号S1至多个节点N0～Nn，且多个储存电路110[0]～110[n]还用以储存采样信号S1。例如，当全局开关SW_G导通时，电容C_G可储存输入信号VIN为采样信号S1。当本地开关SW_L0导通时，采样信号S1可经由本地开关SW_L0传输至节点N0。如此一来，储存电路110[0]可储存采样信号S1。

藉由设置缓冲器电路210，可以进一步提高驱动能力，以将输入信号VIN(相当于采样信号S1)传输给更多的储存电路，且可进一步增加时间交错的通道数量。再者，相较于图1的实施例，于此实施例中，多个辅助开关SW_A0～SW_An中每一者的关断时间可设定为早于或相同于全局开关SW_G的关断时间。换言之，藉由缓冲器电路210的驱动能力，可迅速修正多个储存电路110[0]～110[n]所储存到的信号值。

图1与图2中所示的电路数量用于示例，且本申请并不以此为限。例如，前端采样电路100(或前端采样电路200)可包含更多全局开关以及与该些全局开关对应的多组本地开关与多组储存电路。前端采样电路100(或前端采样电路200)中示出的电路设置方式，且本申请并不以此为限。例如，在另一些实施例中，多个辅助开关SW_A0～SW_An中每一者可改为连接于全局开关SW_G的第二端与多个节点N0～Nn中之一对应者之间。例如，辅助开关SWA0耦接于全局开关SW_G的第二端与节点N0之间。可利用辅助开关SW_A0～SW_An来提供额外信号路径以加快追踪输入信号VIN的速度的各种设置方式皆为本申请所涵盖的范围。

图3A为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图。在此实施例中，辅助开关SW_A0(由设置一或设置二的控制信号P[0]所控制)的关断时间点(例如为时间点t04)设定为早于全局开关SW_G(由控制信号S0所控制)的关断时间点(例如为时间点t05)，且辅助开关SW_A0的导通时间点(例如为时间点t01或t02)设定为早于全局开关SW_G的导通时间点(例如为时间点t03)。

例如，在时间点t04，控制信号P[0]切换至禁能电平，以关断辅助开关SW_A0。换言之，辅助开关SW_A0开始关断的关断时间点为时间点t04。类似地，在时间点t05，控制信号S0切换至禁能电平，以关断全局开关SW_G。换言之，全局开关SW_G开始关断(即不导通)的关断时间点为时间点t05，其中时间点t04早于时间点t05。再者，在时间点t01(请见设置一的控制信号P[0]态样)或时间点t02(请见设置二的控制信号P[0]态样)，控制信号P[0]切换至致能电平，以导通辅助开关SW_A0。辅助开关SW_A0开始导通的导通时间点为时间点t01(控制信号P[0]的设置一)或时间点t02(控制信号P[0]的设置二)。类似地，在时间点t03，控制信号S0切换至致能电平，以导通全局开关SW_G。全局开关SW_G开始导通的导通时间点为时间点t03，其中时间点t01与时间点t02皆早于时间点t03。

当辅助开关SW_A0的关断时间点(例如为时间点t04)设定为早于全局开关SW_G的关断时间点(例如为时间点t05)时，本地开关SW_L0(由控制信号S[0]控制)的导通时间点(例如为时间点t02)早于全局开关SW_G的导通时间点(例如为时间点t03)，且本地开关SW_L0的关断时间点(例如为时间点t06)晚于全局开关SW_G的关断时间点(例如为时间点t05)。详细而言，在时间点t02，控制信号S[0]切换至致能电平，以导通本地开关SW_L0。换言之，本地开关SW_L0开始导通的导通时间点为时间点t02，其中时间点t02早于时间点t03(即全局开关SW_G的导通时间点)。类似地，在时间点t06，控制信号S[0]切换至禁能电平，以关断本地开关SW_L0。换言的，本地开关SW_L0开始关断的关断时间点为时间点t06，其中时间点t06晚于时间点t05(即全局开关SW_G的关断时间点)。

另外，在此例中，辅助开关SW_A0的导通时间点可设定为早于或相同于本地开关SW_L0的导通时间点。例如，在设置一中，辅助开关SW_A0的导通时间点为时间点t01，其早于本地开关SW_L0的导通时间点(例如为时间点t02)。或者，在设置二中，辅助开关SW_A0的导通时间点为时间点t02，其相同于本地开关SW_L0的导通时间(例如为时间t02)。藉由上述设置方式，在储存电路110[0]对输入信号VIN进行采样的过程中，辅助开关SW_A0可导通以提供额外路径来耦合输入信号VIN到储存电路110[0]，以加快储存电路110[0]对输入信号VIN的追踪速度。此外，由于辅助开关SW_A0的关断时间点早于全局开关SW_G的关断时间点，故前述的额外路径不会影响原有的采样操作。

图3B为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图。相较于图3A，在此实施例中，辅助开关SW_A0(由控制信号P[0]所控制)的导通时间点(例如为时间点t03)设定为相同于全局开关SW_G的导通时间点(例如为时间点t03)。例如，控制信号P[0]与控制信号S0是在相同时间点t03切换至致能电平，以分别导通辅助开关SW_A0与全局开关SW_G。辅助开关SW_A0的关断时间点、全局开关SW_G的关断时间点、本地开关SW_L0的导通时间点、本地开关SW_L0的关断时间点之间的设定方式相同于图3A，故于此不再赘述。

图4为根据本申请一些实施例绘制图1或图2中的多个控制信号的时序示意图。于此实施例中，当辅助开关SW_A0(由设置一或设置二的控制信号P[0]所控制)的关断时间点(例如为时间点t14)设定为早于全局开关SW_G(由控制信号S0所控制)的关断时间点(例如为时间点t15)时，本地开关SW_L0(由控制信号S[0]所控制)的导通时间点(例如为时间点t13)晚于全局开关SW_G的导通时间点(例如为时间点t12)，且本地开关SW_L0的关断时间点(例如为时间点t16)晚于全局开关SW_G的关断时间点。

详细而言，在时间点t14，在设置一或设置二中的控制信号P[0]切换至禁能电平，以关断辅助开关SW_A0。换言之，辅助开关SW_A0开始关断的关断时间点为时间点t14。在时间点t15，控制信号S0切换至禁能电平，以关断全局开关SW_G。换言之，全局开关SW_G开始关断的关断时间点为时间点t15，其中时间点t14早于时间点t15。再者，在时间点t13，控制信号S[0]切换至致能电平，以导通本地开关SW_L0。本地开关SW_L0开始导通的导通时间点为时间点t13。在时间点t12，控制信号S0切换至致能电平，以导通全局开关SW_G。全局开关SW_G开始导通的导通时间点为时间点t12，其中时间点t13晚于时间点t12。在时间点t16，控制信号S[0]切换至禁能电平，以关断本地开关SW_L0。本地开关SW_L0开始关断的关断时间点为时间点t16，其中时间点t16晚于时间点t15(即全局开关SW_G的关断时间点)。

另外，在此例中，辅助开关SW_A0的导通时间点可设定为早于或相同于本地开关SW_L0的导通时间点。例如，在设置一中，控制信号P[0]在时间点t11切换至致能电平以导通辅助开关SW_A0。辅助开关SW_A0的导通时间点为时间点t11，其早于本地开关SW_L0的导通时间点(例如为时间点t12)。或者，在设置二中，控制信号P[0]在时间点t12切换至致能电平以导通辅助开关SW_A0。辅助开关SW_A0的导通时间点为时间点t12，其相同于本地开关SW_L0的导通时间点(例如为时间点t12)。

图5为根据本申请一些实施例绘制图2中的多个控制信号的时序示意图。于一些实施例中，图5所示的时序配置方式适用于图2的前端采样电路200。不同于前述的实施例，在图5中，辅助开关SW_A0(由控制信号P[0]所控制)的导通时间点可早于(设置一)、相同于(设置二)或晚于(设置三)全局开关SW_G(由控制信号S0所控制)的导通时间点(例如为时间点t22)，且辅助开关SW_A0的关断时间点(例如为时间点t24或t25)可早于或相同于全局开关SW_G的关断时间点(例如为时间点t25)。

详细而言，在时间点t22，控制信号S0切换至致能电平，以导通全局开关SW_G。换言之，全局开关SW_G开始导通的导通时间点为t22。在时间点t25，控制信号S0切换至禁能电平，以关断全局开关SW_G。换言之，全局开关SW_G开始关断的关断时间点为t25。在设置一中，控制信号P[0]在时间点t21切换至致能电平以导通辅助开关SW_A0，且控制信号P[0]在时间点t24切换至禁能电平以关断辅助开关SW_A0。在设置一中，辅助开关SW_A0开始导通的导通时间点为时间点t21，其早于时间点t22(即全局开关SW_G的导通时间点)，且辅助开关SW_A0开始关断的关断时间点可为时间点t24，其早于时间点t25(即全局开关SW_G的关断时间点)。或者，在其他例子中，控制信号P[0]可延迟至时间点t25(以虚线标示)才切换至禁能电平(即下降边缘E1)以关断辅助开关SW_A0。换言之，在设置一中，辅助开关SW_A0开始关断的关断时间点可延至时间点t25，其相同于全局开关SW_G的关断时间点。

类似地，在设置二中，控制信号P[0]在时间点t22切换至致能电平以导通辅助开关SW_A0，且控制信号P[0]在时间点t24切换至禁能电平以关断辅助开关SW_A0。在设置二中，辅助开关SW_A0开始导通的导通时间点为时间点t22，其相同于全局开关SW_G的导通时间点，且辅助开关SW_A0开始关断的关断时间点可为时间点t24，其早于全局开关SW_G的关断时间点。或者，在其他例子中，控制信号P[0]可延迟至时间点t25(以虚线标示)切换至禁能电平(即下降边缘E2)以关断辅助开关SW_A0。换言之，在设置二中，辅助开关SW_A0开始关断的关断时间点可延至时间点t25，其相同于全局开关SW_G的关断时间点。

在设置三中，控制信号P[0]在时间点t23切换至致能电平以导通辅助开关SW_A0，且控制信号P[0]在时间点t24切换至禁能电平以关断辅助开关SW_A0。在设置三中，辅助开关SW_A0开始导通的导通时间点为时间点t23，其晚于全局开关SW_G的导通时间点，且辅助开关SW_A0开始关断的关断时间点可为时间点t24，其早于全局开关SW_G的关断时间点。或者，在其他例子中，控制信号P[0]可延迟至时间点t25(以虚线标示)切换至禁能电平(即下降边缘E3)以关断辅助开关SW_A0。换言之，在设置三中，辅助开关SW_A0开始关断的关断时间点可延至时间点t25，其相同于全局开关SW_G的关断时间点。如先前所述，在图2的实施例中，藉由设置缓冲器电路210，可以迅速地修正多个储存电路110[0]～110[n]所储存到的信号值。因此，在图5所示的部分例子中，辅助开关SW_A0与全局开关SW_G可于相同时间点关断，而不会影响原有的采样操作。

再者，于此实施例中，本地开关SW_L0(由控制信号S[0]所控制)的导通时间点(例如为时间点t26)晚于全局开关SW_G的关断时间点(例如为时间点t25)。详细而言，控制信号S0在时间点t26切换至禁能电平以关断本地开关SW_L0。换言之，本地开关SW_L0开始关断的关断时间点为t26，其晚于全局开关SW_G的关断时间点。藉由上述设置方式，可避免本地开关SW_L0影响电容C_G储存输入信号VIN的过程。

图3A、图3B、图4以及图5所示的时序是以控制时间交错式中的一个通道所对应的本地开关(例如为本地开关SW_L0)的控制信号S[0]与辅助开关(例如为辅助开关SW_A0)的控制信号P[0]在一次采样中的时序为例说明。其余信道所对应的多个控制信号S[1]～S[n]以及多个控制信号P[1]～P[n]与控制信号S0的间的对应关系可依此类推，故于此不再重复赘述。

图6为根据本申请一些实施例中绘制一种信号采样方法600的流程图。于操作S610，根据一第一控制信号(例如为控制信号S0)选择性地导通一全局开关(例如为全局开关SW_G)，以传输一输入信号(例如为输入信号VIN)。于操作S620，根据一第二控制信号(例如为控制信号S[0])选择性地导通一本地开关(例如为本地开关SW_L0)，以自该全局开关传输该输入信号至一节点(例如为节点N0)，其中一储存电路(例如为储存电路110[0])耦接至该节点以储存该输入信号。于操作S630，根据一第三控制信号(例如为控制信号P[0])选择性地导通一辅助开关(例如为辅助开关SW_A0)，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

上述的多个操作可参考前述实施例理解，故于此不再赘述。图6中的多个操作与/或步骤仅为示例，并非限定需依照此示例中的顺序执行。在不违背本申请的各实施例的操作方式与范围下，信号采样方法600中的多个操作可适当地增加、替换、省略或以不同顺序执行。或者，信号采样方法600中的多个操作可以是同时或部分同时执行。

综上所述，在本申请一些实施例中的前端采样电路与信号采样方法可利用具有较低规格的开关来提供额外路径进行采样。如此，可以提升储存电路(例如为采样保持电路)追踪输入信号的速度，以提高模拟数字转换器的整体操作速度。

虽然本申请的实施例如上所述，然而该些实施例并非用来限定本申请，本技术领域具有通常知识者可依据本申请的明示或隐含的内容对本申请的技术特征施以变化，凡此种种变化均可能属于本申请所寻求的专利保护范畴，换言之，本申请的专利保护范围须视本说明书的权利要求书所界定者为准。

Claims (10)

1.一种前端采样电路，其特征在于，包含：

一全局开关，用以根据一第一控制信号选择性地导通，以传输一输入信号；

一本地开关，用以根据一第二控制信号选择性地导通，以自该全局开关传输该输入信号至一节点，其中一储存电路耦接至该节点以储存该输入信号；以及

一辅助开关，用以根据一第三控制信号选择性地导通，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

2.如权利要求1的前端采样电路，其特征在于，该全局开关的一第一端与该辅助开关的一第一端接收该输入信号，且该全局开关的一第二端经由该本地开关耦接至该节点。

3.如权利要求1的前端采样电路，其特征在于，该本地开关的导通时间点早于该全局开关的导通时间，且该本地开关的关断时间点晚于该全局开关的关断时间点。

4.如请求项3的前端采样电路，其特征在于，该辅助开关的导通时间点早于或相同于该本地开关的导通时间点。

5.如权利要求1的前端采样电路，其特征在于，该本地开关的导通时间点晚于该全局开关的导通时间点，且该本地开关的关断时间点晚于该全局开关的关断时间点。

6.如权利要求5的前端采样电路，其特征在于，该辅助开关的导通时间点为早于或相同于该全局开关的导通时间点。

7.如权利要求1的前端采样电路，其特征在于，还包含：

一电容，耦接至该全局开关以自该全局开关接收该输入信号，并用以储存该输入信号为一采样信号；以及

一缓冲器电路，耦接至该电容，用以传输该采样信号至该本地开关，

其中该本地开关更用以传输该采样信号至该节点，且该储存电路更用以储存该采样信号。

8.如权利要求7的前端采样电路，其特征在于，该辅助开关的导通时间点早于、晚于或相同于该全局开关的导通时间点，且该本地开关的导通时间点晚于该全局开关的关断时间点。

9.如权利要求1的前端采样电路，其特征在于，该辅助开关的规格要求低于该全局开关或该本地开关的规格要求。

10.一种信号采样方法，其特征在于，包含：

根据一第一控制信号选择性地导通一全局开关，以传输一输入信号；

根据一第二控制信号选择性地导通一本地开关，以自该全局开关传输该输入信号至一节点，其中一储存电路耦接至该节点以储存该输入信号；以及

根据一第三控制信号选择性地导通一辅助开关，以传输该输入信号至该节点，其中该辅助开关的关断时间点设定为早于或相同于该全局开关的关断时间点。

Images