CN116110452A - 存储器系统、刷新控制电路和刷新控制方法 - Google Patents

存储器系统、刷新控制电路和刷新控制方法 Download PDF

Info

Publication number
CN116110452A
CN116110452A CN202211403824.4A CN202211403824A CN116110452A CN 116110452 A CN116110452 A CN 116110452A CN 202211403824 A CN202211403824 A CN 202211403824A CN 116110452 A CN116110452 A CN 116110452A
Authority
CN
China
Prior art keywords
row
refresh
rows
target
hash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211403824.4A
Other languages
English (en)
Inventor
金鹄渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220016768A external-priority patent/KR20230068242A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116110452A publication Critical patent/CN116110452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

提供存储器系统、刷新控制电路和刷新控制方法。所述刷新控制电路包括：计数布隆过滤器，包括N个散列控制逻辑和M个计数器，并且通过使用存储器单元的行的地址作为输入数据来更新由从所述N个散列逻辑获得的M位序列的值指示的对应计数器的计数值，所述N个散列控制逻辑中的每个对输入数据执行散列操作并且输出M位序列，所述M个计数器中的每个对应于M位序列的位；候选行确定器，将在预定时段中访问的存储器单元中的所述对应计数器的计数值大于阈值的行确定为用于目标刷新操作的候选行；以及目标刷新控制器，输出针对与由候选行确定器确定的候选行的一个或多个目标行邻近的行的目标刷新信号。

Description

存储器系统、刷新控制电路和刷新控制方法
本申请要求于2021年11月10日在韩国知识产权局提交的第10-2021-0154143号韩国专利申请和于2022年2月9日在韩国知识产权局提交的第10-2022-0016768号韩国专利申请的优先权，所述韩国专利申请的两者的内容通过引用全部包含于此。
技术领域
本发明构思的实施例指向包括存储器装置的存储器系统，存储器装置的刷新控制电路及其刷新控制方法。
背景技术
存储器装置包括连接到多条字线和位线的存储器单元。连接到一条字线的存储器单元形成存储器单元的行。随着存储器装置在密度方面增加，存储器装置中的存储器单元的多个行之间具有较小的距离，这增大在存储器单元的邻近的行彼此结合时产生的效应。
每当数据被输入到存储器单元或从存储器单元被输出时，字线在激活状态与非激活状态之间进行切换。该切换可增大在存储器单元的邻近的行彼此结合时产生的效应，这可导致与存储器单元的频繁激活的行临近的存储器单元的行中的数据的丢失。这种现象可被称为行锤(row hammering)，并且由于行锤，存储器单元中的数据可在存储器单元被刷新之前丢失。
发明内容
实施例提供可高效地选择用于由于行锤导致的刷新的存储器单元的行的刷新控制电路、刷新控制方法和存储器系统。
根据实施例，一种用于控制存储器单元的多个行的刷新的刷新控制电路包括：计数布隆过滤器，包括N个散列控制逻辑和M个计数器，并且通过使用存储器单元的所述多个行中的正被访问的行的地址作为输入数据来更新由从所述N个散列逻辑获得的M位序列的值指示的所述M个计数器中的对应计数器的计数值，其中，N是正整数，其中，每个散列控制逻辑对输入数据执行散列操作并且输出M位序列，其中，M是正整数，其中，每个计数器对应于M位序列的位；候选行确定器，在预定时段中将所述对应计数器的计数值大于阈值的存储器单元的行确定为用于目标刷新操作的候选行；以及目标刷新控制器，输出与由候选行确定器确定的候选行的一个或多个目标行邻近的行的目标刷新信号。
根据实施例，一种存储器系统包括：存储器装置，包括存储器单元的多个行；以及控制器，控制存储器装置。控制器将存储器单元的所述多个行中的访问的行输入到计数布隆过滤器，基于存储在计数布隆过滤器中的计数值将访问的行中的正被频繁访问的行确定为候选行，并且控制存储器装置以对候选行的与确定的目标行邻近的行执行目标刷新操作。
根据实施例，一种存储器单元的多个行的刷新控制方法包括：在计数时段中，通过将存储器单元的所述多个行中的第一行的地址输入到多个散列控制逻辑中来获得第一散列操作的多个结果值，并且更新分别由第一散列操作的多个结果值指示的多个计数器中的对应计数器的计数值；在计数时段之后的候选选择时段中，通过将存储器单元的所述多个行中的第二行的地址输入到所述多个散列控制逻辑中来获得第二散列操作的多个结果值，并且基于分别由第二散列操作的多个结果值指示的所述多个计数器中的计数器的计数值，将第二行确定为用于目标刷新操作的候选行；以及执行针对与在候选选择时段中确定的候选行的至少一个目标行邻近的行的目标刷新操作。
附图说明
图1是根据本发明构思的实施例的存储器系统的框图。
图2和图3分别示出根据本发明构思的实施例的存储器装置。
图4是根据本发明构思的实施例的刷新控制电路的框图。
图5A和图5B是根据本发明构思的实施例的刷新操作的周期的时序图。
图6是根据本发明构思的实施例的刷新控制方法的流程图。
图7至图8C分别示出根据本发明构思的实施例的刷新控制方法。
图9是根据本发明构思的实施例的刷新控制电路的框图。
图10是根据本发明构思的实施例的刷新控制方法的时序图。
图11示出根据本发明构思的实施例的包括存储器系统的半导体模块。
图12示出根据本发明构思的实施例的使用存储器系统的系统。
具体实施方式
在下文中，将参照附图描述实施例。
图1是根据本发明构思的实施例的存储器系统的框图。
参照图1，在一个实施例中，存储器系统10包括控制器100和存储器装置200。
控制器100基于主机的请求来控制存储器装置200的操作。例如，图1中的控制器100可以是包括在控制存储器装置200的主机的主处理器中的存储器控制器，或者可以是与存储器装置200一起集成到一个存储器芯片中的控制逻辑。
存储器装置200从控制器100接收命令CMD和地址ADDR，并且执行由命令CMD和地址ADDR指示的操作。存储器装置200可需要刷新操作。例如，存储器装置200可以是动态随机存取存储器(DRAM)或需要刷新操作的另一类型的存储器装置。
存储器装置200包括存储器单元的行。存储器单元存储与数据位对应的电荷，并且当存储器单元的电荷随时间丢失时，存储在存储器单元中的数据丢失。另外，如上所述，当行由于行锤(row hammering)而被频繁地激活时，存储在邻近的行中的数据也可丢失。
控制器100包括控制刷新操作以防止数据丢失的刷新控制电路110。刷新控制电路110调度自动刷新操作，在自动刷新操作中存储器装置200的行被周期性地刷新。另外，除了自动刷新操作之外，刷新控制电路110还调度目标刷新操作，目标刷新操作是防止由于行锤导致的数据丢失的附加刷新操作。
与在其中行被顺序地刷新的自动刷新操作不同，目标刷新操作刷新确定为具有由于行锤导致的数据丢失的高概率的行。也就是说，刷新控制电路110确定哪一行具有数据丢失的高概率然后调度目标刷新操作，并且控制器100将该行的地址与用于控制目标刷新操作的激活命令一起发送到存储器装置200。
刷新控制电路110监测与激活命令一起发送到存储器装置200的行的地址以确定数据丢失的概率，并且确定哪一行被频繁地访问。另外，刷新控制电路110将与频繁访问的行邻近的行确定为具有数据丢失的高概率的行。
当对针对每个行的访问进行计数以确定频繁访问的行时，刷新控制电路110使用多个计数器资源。在刷新控制电路110包括更大数量的计数器资源时，存储器系统10可无法缩小尺寸并且存储器系统10可具有增大的功耗。
另一方面，当刷新控制电路110省略针对一些行的访问计数以减少在访问计数期间使用的计数器资源时，由于行锤导致的数据丢失可能无法被防止。例如，恶意用户可侵入到存储器系统10中以找出哪些行针对访问计数被省略。当恶意用户通过重复访问行来执行行锤攻击时，刷新控制电路110可能无法检测对该行的这样的访问并且可能不能够防止与该行邻近的行的数据丢失。
因此，存在对在其中刷新控制电路110通过使用有限数量的计数器资源来高效地允许访问计数针对所有访问的行被执行的方法的需要。
根据本发明构思的实施例，刷新控制电路110通过将访问的行的地址输入到计数布隆过滤器(counting bloom filter)来允许访问计数被执行。另外，刷新控制电路110基于将特定行的地址输入到计数布隆过滤器的结果来估计行是否被频繁地访问，并且控制对与估计为正被频繁访问的行邻近的行执行的目标刷新操作。
布隆过滤器包括基于位的数据结构，基于位的数据结构概率性地确定特定数据是否存在于集合中。为了确定特定数据是否存在于集合中，特定数据被输入到多个散列(hash，或称为哈希)函数中以获得多个结果值，然后该数据结构表示结果位值。
计数布隆过滤器具有布隆过滤器的改进的数据结构，并且具有包括多个计数器的基于计数器的数据结构。对于计数布隆过滤器针对行地址执行访问计数，行地址被输入到多个散列函数中以获得多个结果值，并且由多个结果值指示的计数器的计数值被更新。
散列函数具有冲突的概率，因此，计数布隆过滤器具有误肯定(false positive，或被称为假正)的概率但不具有误否定(false negative，或被称为假负)的概率。因此，即使在“根据本发明构思的实施例的刷新控制电路110的计数器资源的数量”小于“存储器装置200中的存储器单元的行的数量”时，刷新控制电路110也在不遗失任何访问的行的情况下执行访问计数。因此，刷新控制电路110通过使用有限的计数器资源来针对所有访问的行高效地执行访问计数，并且有效地防御数据抵抗有意的行锤攻击。因此，存储器装置200具有提高的可靠性。
图2和图3分别示出根据本发明构思的实施例的存储器装置。
图2中示出的存储器装置200对应于参照图1描述的存储器装置200。参照图2，在一个实施例中，存储器装置200包括存储器单元阵列211、行解码器212、感测放大器(SA)213和列解码器214。
控制器100缓冲从外部装置接收的命令CMD、地址ADDR和时钟信号CK。另外，控制器100将缓冲的命令CMD和地址ADDR发送到存储器装置200，并且将缓冲的时钟信号CK发送到存储器装置200作为控制存储器装置200的操作的输出时钟信号。
通过主通道，存储器装置200将数据信号DQ和数据选通信号DQS发送到外部装置以及从外部装置接收数据信号DQ和数据选通信号DQS。例如，主通道可以是双倍数据率(DDR)、DDR2、DDR3、DDR4、低功率DDR(LPDDR)、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC、外围组件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线(firewire)、通用闪存(UFS)和非易失性存储器快速(NVMe)中的至少一个。
通过主通道发送到半导体模块的信号通过在其上安装有存储器装置200和控制电路的印刷电路板被发送到存储器装置200。另外，由控制电路发送到存储器装置200的信号也通过该印刷电路板被发送。
存储器装置200可以是易失性存储器装置(诸如，动态随机存取存储器(DRAM)装置)。
DRAM是一种将数据的每个位存储在集成电路中的电容器中的随机存取存储器。每个电容器包括充电状态和放电状态，并且这两个状态表示两个值，通常称为一个位的“零(0)”和“1”。存储在DRAM中的每个电容器中的电荷可泄漏，并且当每个电容器中的电荷不被周期性地刷新时，存储在电容器中的信息可丢失。
由DRAM的每个电容器提供的存储器单元连接到字线和位线，以形成存储器单元阵列。
参照图3，在一个实施例中，存储器单元阵列211包括连接到位线BL和字线WL的多个存储器单元MC，多个存储器单元MC中的每个包括单元开关CS和单元电容器CC。数据通过导通单元开关CS并对单元电容器CC充电或放电而被存储在多个存储器单元MC中的每个中，并且存储在多个存储器单元MC中的每个中的数据可通过导通单元开关CS并测量单元电容器CC的电压而被读取。
存储器单元所连接到的字线在存储器单元被访问之前被激活，并且该字线在存储器单元被访问之后被预充电。连接到与上面的字线邻近的字线的存储器单元的电荷可由于这样的激活操作和预充电操作而泄漏。
参照图3，在一个实施例中，连接到单条字线WL的存储器单元MC形成存储器单元阵列211的行。例如，图3示出第N行Row_N以及与第N行Row_N邻近的行Row_N-1和Row_N+1。当第N行Row_N被频繁地访问时，与第N行Row_N对应的字线被频繁地激活和预充电。第N行Row_N以及邻近的行Row_N-1和Row_N+1彼此电结合，因此导致在其中邻近的行Row_N-1和Row_N+1中的数据丢失的行锤。
在下文中，高效地选择用于由于行锤导致的目标刷新操作的行的刷新控制电路和刷新控制方法参照图4至图10被更详细的描述。
图4是根据本发明构思的实施例的刷新控制电路的框图。
图4中示出的刷新控制电路110对应于参照图1描述的刷新控制电路110。刷新控制电路110包括计数布隆过滤器111、候选行确定器112和目标刷新控制器113。
计数布隆过滤器111包括M(其中，M是正整数)个计数器C1至CM和N(其中，N是正整数)个散列逻辑Hash1至HashN。计数器C1至CM提供上面描述的基于计数器的数据结构。散列逻辑Hash1至HashN通过对输入数据执行散列操作来生成M位序列作为结果值。M位序列的每个位对应于计数器C1至CM中的一个，计数布隆过滤器111更新如由M位序列所指示的计数器的计数值。计数布隆过滤器111通过使用行的地址ADDR_R作为输入数据来执行散列操作，并且更新由散列操作结果值指示的计数器的计数值。
另外，N个散列逻辑的值和M个计数器的值基于设计被自由地选择。例如，N的值越小，越少的用于散列操作的计算资源可被消耗，N的值越大，越多的根据散列操作结果值进行的行的地址的追踪变得有挑战性，因此增加数据抵抗行锤攻击的安全性。另外，M的值越小，越少的用于访问计数的计数器资源可被消耗，M的值越大，越少的散列操作结果值之间的冲突可发生，因此增加访问计数的准确性。因此，考虑到计算资源和计数器资源、访问计数的准确性、安全性等，N和M中的每个值被预先确定。
候选行确定器112将在预定时段中正被访问的行确定为正被频繁访问的用于目标刷新操作的候选行。如上所述，当行地址被输入到散列逻辑Hash1至HashN中时，指示计数器C1至CM中的一些的结果值被生成。在下文中，由针对频繁访问的行的地址的散列操作结果值指示的计数器被称为对应行计数器或对应计数器。候选行确定器112将存储在对应行计数器中的计数值与阈值进行比较，以估计行地址是否是频繁访问的行的地址，并且将正被频繁访问的行确定为候选行。
目标刷新控制器113将由候选行确定器112确定的候选行中的一个或多个行确定为目标行，并且控制存储器装置200的针对与目标行邻近的行的目标刷新操作。例如，目标刷新控制器113输出控制目标刷新操作的目标刷新控制信号TRS。参照图1描述的控制器100响应于目标刷新控制信号而将激活命令和邻近的行的地址发送到存储器装置200。
同时，刷新控制电路110调度目标刷新操作，使得目标刷新操作被周期性地执行。另外，在其中候选行确定器112选择候选行的操作和在其中目标刷新控制器113控制目标刷新操作的操作被周期性地执行。目标刷新操作的周期参照图5A和图5B被详细地描述。
图5A和图5B是根据本发明构思的实施例的刷新操作的周期的时序图。
图5A示出根据实施例的目标刷新操作的周期。刷新控制电路110调度将被顺序地刷新的存储器单元阵列211的行的自动刷新操作AR。刷新控制电路110调度在自动刷新操作AR之间将被执行的目标刷新操作TRO。
图5A在时间轴上示出在自动刷新操作AR和目标刷新操作TRO被执行时的次数。参照图5A，对第一行Row1至第四行Row4执行自动刷新操作AR，执行目标刷新操作TRO，对第五行Row5至第八行Row8执行自动刷新操作AR，并且执行目标刷新操作TRO。也就是说，针对每四个自动刷新操作AR，一个目标刷新操作TRO被执行。
图5A示出在其中目标刷新操作TRO具有预定周期的实施例，但本发明构思的实施例不必限于此。例如，在一个实施例中，刷新控制电路110将目标刷新操作TRO控制为具有随机周期。也就是说，邻近的目标刷新操作TRO之间的每个参考时间段tREF1和tREF2的持续时间可被预先确定，或者可每次被随机确定。
刷新控制电路110在参考时间段中针对访问的行执行访问计数，并且基于访问计数结果选择候选行。另外，当参考时间段结束时，刷新控制电路110控制关于候选行的目标刷新操作TRO。
图5B示出在其中在随机参考时间段tREFi中访问计数被执行并且针对目标刷新操作TRO的候选行被选择的实施例。
参考时间段tREFi包括计数时段和候选选择时段。刷新控制电路110在计数时段中对访问的行执行访问计数，从而收集行的访问历史以选择候选行。另外，刷新控制电路110基于在计数时段之后的候选选择时段中访问的行的行访问历史来将候选行确定为正被频繁访问。
参考时间段内的计数时段改变为候选选择时段的时间点可被称为转变时间点。转变时间点是访问计数已经被执行足够次数以基于在计数时段中访问的行来确定候选行的时间点。例如，已经经过超过一半的参考时间段之后的转变时间点。在目标刷新操作被执行的候选选择时段之后的时间点可被称为目标刷新(TR)时间点。
当刷新控制电路110基于随机时段来控制目标刷新操作时，对恶意用户来说确定计数时段和候选选择时段更有挑战性。恶意用户可能不能够通过避免候选选择时段重复访问特定行来执行行锤攻击，并且数据被更有效地保护免受行锤攻击。
在下文中，在一个参考时间段中执行的目标刷新控制操作参照图6至图8C被详细描述。
图6是根据本发明构思的实施例的刷新控制方法的流程图；图7至图8C分别示出根据本发明构思的实施例的刷新控制方法。
在图6中，在一个实施例中，操作S11至操作S13指示在计数时段中执行的操作，操作S15至操作S17指示在候选选择时段中执行的操作。图7示出在计数时段中执行的操作，图8A至图8C分别示出在候选选择时段中执行的操作。
参照图6，在一个实施例中，在操作S11中，检测对第一行的访问。详细地，第一行是存储器单元阵列211中的多个行中的任何一个。刷新控制电路110基于与激活命令一起发送到存储器装置200的行地址来检测对第一行的访问。
在操作S12中，使用N个散列函数执行第一散列操作。详细地，计数布隆过滤器111通过将第一行的地址输入到N个散列逻辑来执行第一散列操作，并且生成N个结果值。每个结果值是M位序列，并且M位序列的每个位对应于M个计数器中的一个。
在操作S13中，更新由第一散列操作的结果值指示的计数器的计数值。详细地，计数布隆过滤器111将由M个计数器的结果值指示的那些计数器的计数值增大预定增量。
图7通过取在其中计数布隆过滤器111包括三个散列逻辑Hash1至Hash3和十个计数器C1至C10的情况作为示例来示出操作S12和操作S13。
参照图7，在一个实施例中，第一行的地址ADDR_R1被输入到散列逻辑Hash1至Hash3中的每个。散列逻辑Hash1至Hash3中的每个通过对第一行的地址ADDR_R1执行散列操作来输出10位序列。每个10位序列的每个位对应于十个计数器C1至C10中的一个。另外，每个10位序列指示与具有值“1”的位对应的计数器。
例如，在从第一散列逻辑Hash1输出的10位序列“01000 00000”中，第二位具有值“1”，并且该序列指示第二计数器C2。相似地，从第二散列逻辑Hash2输出的序列指示第八计数器C8和第九计数器C9，并且从第三散列逻辑Hash3输出的序列指示第五计数器C5。从散列逻辑Hash1至Hash3输出的三个10位序列指示第二计数器C2、第五计数器C5、第八计数器C8和第九计数器C9。由序列指示的计数器被称为第一行的对应计数器。
在计数时段中访问的行的对应计数器的计数值被更新。在图7的示例中，第二计数器C2、第五计数器C5、第八计数器C8和第九计数器C9的计数值各自增加一(即，+1)。图7示出在其中不同序列指示不同计数器的情况。然而，不同序列可根据散列操作结果重复指示特定计数器。重复指示的计数器的计数值增加计数器被重复指示的次数那么多。
返回参照图6，在一个实施例中，在操作S14中，确定转变时间点是否被达到。当转变时间点未被达到(例如，操作S14中的“否”)时，刷新控制电路110通过重复执行操作S11至操作S13来连续地执行针对访问的行的访问计数。
当转变时间点被达到(例如，操作S14中的“是”)时，计数时段改变为候选选择时段，并且操作S15被执行。
在操作S15中，检测对第二行的访问。详细地，第二行是存储器单元阵列211中的多个行中的任何一个。刷新控制电路110基于与激活命令一起发送到存储器装置200的行的地址来检测对第二行的访问。
在操作S16中，使用N个散列函数执行第二散列操作。详细地，计数布隆过滤器111通过将第二行的地址输入到N个散列逻辑来执行第二散列操作，并且生成N个结果值。第一散列操作和第二散列操作使用相同的N个散列逻辑被执行。
在操作S17中，基于由第二散列操作的结果值指示的计数器的计数值，将第二行选择为候选行。例如，当第二行是频繁访问的行时，第二行的对应计数器的计数值在与其他计数器的计数值相比时显著更大。因此，当对应计数器的计数值大于阈值时，候选行确定器112将第二行选择为候选行。
图8A通过取在其中计数布隆过滤器111包括三个散列逻辑Hash1至Hash3和十个计数器C1至C10的情况作为示例来示出操作S16和操作S17。图8A中示出的散列逻辑Hash1至Hash3执行与图7中示出的散列逻辑Hash1至Hash3相同的散列操作。
参照图8A，在一个实施例中，基于作为关于第二行的地址ADDR_R2的散列操作结果值输出的10位序列，与第二行的地址ADDR_R2对应的计数器被确定为第四计数器C4、第八计数器C8和第十计数器C10。散列逻辑Hash1至Hash3各自从一个输入输出唯一的10位序列。也就是说，无论第二行的地址ADDR_R2何时被访问，第四计数器C4、第八计数器C8和第十计数器C10的计数值都被更新。
然而，散列函数可彼此冲突，并且即使当除第二行之外的行被访问时，第四计数器C4、第八计数器C8和第十计数器C10的计数值也被更新。因此，当第四计数器C4、第八计数器C8和第十计数器C10中的仅一个的计数值大于阈值时，不能总是被确定出第二行是否被频繁访问。然而，当第四计数器C4、第八计数器C8和第十计数器C10的计数值各自大于阈值时，可被估计出第二行被频繁访问。例如，当第四计数器C4、第八计数器C8和第十计数器C10的计数值的最小值大于阈值时，第二行被估计为被频繁访问。
图8A示出计数器C1至C10中的每个的计数值Cnt_value。“1000”可以是计数值的阈值。计数器C1至C10中的其计数值大于阈值的计数器以点图案被示出。在图8A的示例中，作为第二行的对应计数器的第四计数器C4、第八计数器C8和第十计数器C10的计数值的最小值“1050”大于阈值“1000”，并且第二行被确定为候选行。
计数值的阈值基于设计被自由选择。例如，当特定行被重复访问时，阈值基于限制访问计数而被确定，限制访问计数是即使当与重复访问的行邻近的行不被刷新时数据也被正常保持的计数值。例如，当即使邻近的行不被刷新邻近的行也正常保持数据直到该行被访问1000次时，阈值被确定为1000。
除了限制访问计数之外，阈值还考虑计数器的数量M而被确定。散列函数之间的冲突可导致针对每个行的访问计数的过高估计(over-estimation)。例如，即使“1050”是第二行中的对应计数器的计数值的最小值，也不能总是被确定出第二行是否被访问1050次或更多次。第十计数器C10可通过对另一行以及对第二行的访问而被计数，并且当最小值是“1050”时，第二行可实际上被访问少于1050次。当计数器的数量M较小时，散列函数具有更多的冲突，并且每个计数器可具有比针对每个行的访问的实际数量大的值。因此，当计数器的数量M被减少时，过高估计通过增大阈值而被补偿(例如，M个计数器的值可通过增大阈值而被补偿)。
同时，在候选选择时段中访问的行的对应计数器的计数器值也如与在计数时段中访问的行的情况下那样被更新。
返回参照图6，在一个实施例中，在操作S18中，确定目标刷新操作被执行的时间点是否被达到。当目标刷新时间点未被达到(例如，操作S18中的“否”)时，刷新控制电路110通过重复执行操作S15至操作S17来从访问的行连续地选择候选行。
图8B通过取在其中第三行在候选选择部分(例如，候选选择时段)中被进一步访问的情况作为示例来示出本发明构思的实施例。图8B中的计数布隆过滤器111通过使用与图7和图8A中示出的相同的三个散列逻辑Hash1至Hash3和十个计数器C1至C10来执行访问计数。
参照图8B，在一个实施例中，基于作为通过第三行的地址ADDR_R3的散列操作结果值输出的10位序列，与第三行的地址ADDR_R3对应的计数器被确定为第三计数器C3和第四计数器C4。第三行的地址ADDR_R3的对应计数器的最小值“1077”大于阈值，并且第三行在候选选择部分中被进一步确定为候选行。
当转变时间点被达到(例如，操作S18中的“是”)时，在操作S19中，控制针对与候选行的至少一个目标行邻近的行的目标刷新操作。
可存在对可在一个目标刷新操作中同时刷新的行的数量的限制。当与候选行邻近的行的数量大于限制时，目标刷新控制器113从候选行选择限制数量的行作为目标行，并且对与目标行邻近的行执行目标刷新操作。
目标刷新控制器113选择估计为具有候选行的最高访问数量的行作为目标行。然而，本发明构思的实施例不必限于此。例如，在一个实施例中，目标刷新控制器113通过从候选行随机选择有限数量的行来选择目标行，以快速地确定目标行。
目标刷新控制器113针对与目标行邻近的行输出目标刷新控制信号，并减小目标行的对应计数器的计数值。例如，在输出目标刷新控制信号或者执行目标刷新操作之后，目标刷新控制器113通过将目标行输入到计数布隆过滤器111来确定各自的目标行的对应计数器，并且通过从“对应计数器的各自的计数值”减去“该各自的计数值的最小值”来减小计数值。
图8C示出根据实施例的在操作S19中的目标刷新控制完成之后的下一参考时间段中的时间点处的计数布隆过滤器111。图8C中的计数布隆过滤器111通过使用与图7、图8A和图8B中示出的相同的三个散列逻辑Hash1至Hash3和十个计数器C1至C10来执行访问计数。
在操作S19中，在仅将候选行的第二行选择为目标行时，对与第二行邻近的行执行目标刷新操作。另外，作为第二行的对应计数器的第四计数器C4、第八计数器C8和第十计数器C10的计数值减小最小值“1050”。图8C中示出的计数值示出在目标刷新操作之后被减小的计数值。
对应计数器的计数值可被减小最小值那么多，以将对应计数器的计数值近似地减小通过目标行计数的计数值那么多。例如，在图8A和图8B的示例中，第四计数器C4的计数值在第二行被访问时被更新，并且在第三行被访问时也被计数(或更新)。当图8B中示出的第四计数器C4的计数值“2230”被减小“1050”时，第四计数器C4的计数值中的由第三行计数的值总体上被保持。
在图8C的示例中，第三行在下一参考时间段的候选行选择部分中被再次访问。如参照图8B所描述的，第三行的对应计数器被确定为第三计数器C3和第四计数器C4。对应计数器的计数值的最小值“1077”大于阈值，第三行被再次选择为候选行。也就是说，在特定参考时间段中未被选择为目标行的候选行可在下一参考时间段中被再次选择为候选行，并且可具有被选择为目标行的机会。
当自动刷新操作对特定行被执行时，计数布隆过滤器111减小对应于与特定行临近的行的计数器的计数值。当自动刷新操作在目标刷新操作对邻近的行被执行之前对与频繁访问的行邻近的行被执行时，即使目标刷新操作尚未对该行被立即执行，该行的数据丢失也可被防止。因此，当自动刷新操作对特定行被执行时，与特定行邻近的行的对应计数器的计数值被减小，使得目标刷新操作对特定行不被立即执行。
根据本发明构思的实施例，刷新控制电路110通过使用计数布隆过滤器针对行执行访问计数，从而通过使用有限数量的计数器资源来追踪所有行的访问历史。因此，即使当恶意用户重复访问行以执行行锤攻击时，行也可被确定为目标行，并且目标刷新操作也可被执行。
在下文中，在其中刷新控制电路110防止恶意行锤攻击的示例参照图9和图10被描述。
图9是根据本发明构思的实施例的刷新控制电路的框图。
图9中的刷新控制电路110中的计数布隆过滤器111、候选行确定器112和目标刷新控制器113对应于参照图4描述的那些。图9中的刷新控制电路110还包括散列逻辑重新配置器114。
散列逻辑重新配置器114通过周期性地改变计数布隆过滤器111中的N个散列逻辑来重新配置N个散列逻辑。例如，N个散列逻辑中的每个包括多个逻辑门，并且每个散列逻辑的散列函数基于逻辑门的连接结构而被定义。根据本发明构思的实施例，散列逻辑重新配置器114改变每个散列逻辑的连接结构，从而改变每个散列逻辑的散列函数。
图10是根据本发明构思的实施例的刷新控制方法的时序图。
图10示出时间轴上的目标刷新操作(TRO)被执行的时间点。应用于散列逻辑的散列函数周期性地改变。例如，计数布隆过滤器通过使用包括Hash1A的散列函数来执行访问计数并选择候选行。另外，在特定时间点之后，计数布隆过滤器通过使用包括Hash1B的改变后的散列函数来执行访问计数并选择候选行。
当散列逻辑的散列函数被固定时，恶意用户可通过重复访问若干行来猜测M个计数器中的哪个具有较少的散列冲突。另外，恶意用户可重复访问具有作为对应计数器的拥有最少散列冲突的计数器的行，以使检测频繁访问的行有挑战性，从而在避免目标刷新时执行行锤攻击。
然而，根据本发明构思的实施例，当散列逻辑的散列函数改变时，每个行的对应计数器改变。例如，在计数布隆过滤器使用包括Hash1A的散列函数执行目标刷新操作时，恶意用户可确定用于避免目标刷新的策略。然而，恶意用户的策略可在计数布隆过滤器通过使用包括Hash1B的改变后的散列函数来执行目标刷新操作时的时间点而成为无意义的。因此，恶意用户可在避免目标刷新时不能够执行行锤攻击，从而增加抵抗行锤攻击的安全性。
在下文中，根据本发明构思的实施例的使用刷新控制电路和刷新控制方法的存储器系统的示例将参照图11和图12被描述。
图11示出根据本发明构思的实施例的存储器系统。
参照图11，在一个实施例中，半导体装置30对应于存储器系统，并且半导体装置30包括多个单元存储器装置400和控制逻辑电路(或逻辑电路)300。多个单元存储器装置400和控制逻辑电路300可被包括在一个存储器芯片中。
单元存储器装置400对应于参照图2描述的存储器装置200。例如，当单元存储器装置400是动态随机存取存储器(DRAM)时，单元存储器装置400是存储器存储体(memorybank)。多个单元存储器装置400中的每个包括存储器单元阵列411、行解码器412、感测放大器电路(或SA)413、列解码器414等。
多个单元存储器装置400的操作由控制逻辑电路300控制。控制逻辑电路300将从外部装置接收的数据存储在多个单元存储器装置400中的至少一个中，或者基于从外部装置接收的地址信息从多个单元存储器装置400中的至少一个读取数据，并且将数据输出到外部装置。
另外，控制逻辑电路300包括将信号发送到外部装置和从外部装置接收信号的输入/输出电路。多个单元存储器装置400设置在控制逻辑电路300的两侧上，并且控制逻辑电路300设置在半导体装置30的中心区域中。
控制逻辑电路300对应于参照图1描述的控制器100，并且包括刷新控制电路。根据本发明构思的实施例，控制逻辑电路300通过使用包括有限数量的计数器资源的计数布隆过滤器来高效地对由多个单元存储器装置400访问的行进行计数。另外，控制逻辑电路300基于将行(例如，行的地址)输入到计数布隆过滤器的结果来估计该行是否是频繁访问的行，并且基于估计结果对与该行邻近的行执行目标刷新操作。因此，控制逻辑电路300防止由于行锤导致的数据丢失。
图12示出根据本发明构思的实施例的使用存储器系统的系统。
图12中的系统1000是移动电话、智能电话、平板个人计算机(PC)、可穿戴装置、医疗保健装置和移动系统(诸如，物联网(IOT)装置)中的一个。然而，图12中的系统1000不必限于移动系统，并且可以是个人计算机、膝上型计算机、服务器、多媒体播放器或汽车装置(诸如，导航装置)。
参照图12，在一个实施例中，系统1000包括主处理器1100、存储器1200a和1200b、以及存储装置1300a和1300b，并且还包括图像拍摄装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、电源装置1470和连接接口1480中的至少一个。
主处理器1100控制系统1000的整体操作和系统1000中的其他组件的操作。主处理器1100可被实现为通用处理器、专用处理器或应用处理器等。
主处理器1100包括至少一个中央处理器(CPU)核1110，并且还包括控制存储器1200a和1200b和/或存储装置1300a和1300b的控制器1120。根据实施例，主处理器1100还包括加速器1130，加速器1130是用于高速数据操作(诸如，人工智能(AI)数据操作)的专用电路。加速器1130可包括图形处理器(GPU)、神经处理器(NPU)和/或数据处理单元(DPU)，并且可被实现为物理上独立于主处理器1100的其他组件的单独芯片。
存储器1200a和1200b是系统1000的主存储器装置，并且包括易失性存储器(诸如，阴影随机存取存储器(SRAM)和/或数据随机存取存储器(DRAM))且还包括非易失性存储器(诸如，闪存、相变随机存取存储器(PRAM)和/或冗余随机存取存储器(RRAM))。存储器1200a和1200b可在与主处理器1100相同的封装件中实现。
存储器1200a和1200b对应于参照图1描述的存储器装置200，控制器1120对应于参照图1描述的控制器100。控制器1120包括控制存储器1200a和1200b的刷新操作的刷新控制电路。
根据本发明构思的实施例，控制器1120的计数布隆过滤器执行存储器1200a和1200b中的存储器单元的行的访问计数，并且基于访问计数结果来选择由于行锤导致的刷新操作的行。
存储装置1300a和1300b用作不管是否供电都存储数据的非易失性存储装置，并且与存储器1200a和1200b相比具有相对大的存储容量。存储装置1300a和1300b包括存储控制器和在存储控制器的控制下存储数据的非易失性存储器(NVM)。非易失性存储器可包括具有二维(2D)结构或三维(3D)垂直NAND(V-NAND)结构的闪存，并且可包括另一类型的非易失性存储器(诸如，相变随机存取存储器(PRAM)和/或冗余随机存取存储器(RRAM))。
存储装置1300a和1300b可通过与主处理器1100物理上分离而被包括在系统1000中，或者可被实现在与主处理器1100相同的封装件中。另外，存储装置1300a和1300b可以是固态装置(SSD)或存储器卡，并因此通过接口(诸如，在下面描述的连接接口1480)与系统1000的其他组件可拆卸地结合。存储装置1300a和1300b使用标准协议(诸如，通用闪存(UFS)、嵌入式多媒体卡(eMMC)或非易失性存储器快速(NVMe))，但不必限于此。
图像拍摄装置1410拍摄静止图像或运动图像，并且可以是相机、摄像机和/或网络摄像头。
用户输入装置1420从系统1000的用户接收各种类型的数据，并且可包括触摸板、小键盘、键盘、鼠标和/或麦克风。
传感器1430检测从系统1000外部接收的各种类型的物理量，并且将检测到的物理量转换为电信号。传感器1430可以是温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。
通信装置1440根据各种通信协议将信号发送到系统1000外部的其他装置和从系统1000外部的其他装置接收信号。通信装置1440可用天线、收发器和/或调制解调器来实现。
显示器1450和扬声器1460分别用作将视觉信息和听觉信息输出到系统1000的用户的输出装置。
电源装置1470适当地转换从内置在系统1000中的电池和/或外部电源接收的电力，并且将转换后的电力发送到系统1000的每个组件。
连接接口1480将系统1000连接到外部装置，并且可在系统1000与外部装置之间交换数据。连接接口1480可使用各种接口方法(诸如，高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)、非易失性存储器快速(NVMe)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和/或紧凑型闪存(CF)卡接口)来实现。
如上所述，本发明构思的实施例提供高效地选择由于行锤而将被刷新的存储器单元的行的刷新控制电路、刷新控制方法和存储器系统。
详细地，本发明构思的实施例提供通过使用计数布隆过滤器针对存储器单元的行执行访问计数来减少用于访问计数的计数器资源的刷新控制电路、刷新控制方法和存储器系统。
另外，根据本发明构思的实施例，计数布隆过滤器通过使用多个散列函数来将一个行的地址映射到若干计数器。使对于恶意用户追踪存储器单元的行的访问模式有挑战性并增加抵抗行锤攻击的安全性的刷新控制电路、刷新控制方法和存储器系统可被提供。
虽然上面已经示出和描述了实施例，但是对于本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的实施例的范围的情况下，修改和变化可被作出。

Claims (20)

1.一种刷新控制电路，所述刷新控制电路用于控制存储器单元的多个行的刷新，所述刷新控制电路包括：
计数布隆过滤器，包括N个散列控制逻辑和M个计数器，并且通过使用存储器单元的所述多个行中的正被访问的行的地址作为输入数据来更新由从所述N个散列逻辑获得的M位序列的值指示的所述M个计数器中的对应计数器的计数值，其中，N是正整数，其中，每个散列控制逻辑对输入数据执行散列操作并且输出M位序列，其中，M是正整数，其中，每个计数器对应于M位序列的位；
候选行确定器，在预定时段中将所述对应计数器的计数值大于阈值的存储器单元的行确定为用于目标刷新操作的候选行；以及
目标刷新控制器，输出用于与由候选行确定器确定的候选行的一个或多个目标行邻近的行的目标刷新信号。
2.根据权利要求1所述的刷新控制电路，其中，计数布隆过滤器将与M位序列的各自的位中的每个具有值“1”的位对应的计数器确定为访问的行的所述对应计数器。
3.根据权利要求1所述的刷新控制电路，其中，目标刷新控制器输出用于与所述一个或多个目标行邻近的行的目标刷新信号，并且减小所述一个或多个目标行的所述对应计数器的各自的计数值。
4.根据权利要求3所述的刷新控制电路，其中，目标刷新控制器通过从所述一个或多个目标行中的每个的所述对应计数器的各自的计数值减去所述各自的计数值的最小值来减小计数值。
5.根据权利要求1所述的刷新控制电路，其中，目标刷新控制器通过基于被同时执行目标刷新操作的行的数量从候选行随机选择预定数量的行来确定所述一个或多个目标行。
6.根据权利要求1所述的刷新控制电路，其中，刷新控制电路调度顺序地刷新存储器单元的所述多个行的自动刷新操作，并且在调度的自动刷新操作之间调度目标刷新操作。
7.根据权利要求6所述的刷新控制电路，其中，在用于自动刷新操作中的一个自动刷新操作的自动刷新信号被提供给存储器单元的所述多个行中的一行之后，计数布隆过滤器减小对应于与所述一行邻近的行的计数器的计数值。
8.根据权利要求1至7中的任何一项所述的刷新控制电路，其中，候选行确定器在关于时间邻近的目标刷新操作之间的参考时间段中的预定时间点之后的所述预定时段中确定候选行。
9.根据权利要求1至7中的任何一项所述的刷新控制电路，还包括：散列逻辑重新配置器，通过周期性地改变应用于所述N个散列逻辑中的每个的散列函数来重新配置所述N个散列逻辑。
10.根据权利要求1至7中的任何一项所述的刷新控制电路，其中，当存储器单元的所述多个行中的行被重复访问时，所述阈值基于限制访问计数而被确定，限制访问计数是即使当与重复访问的行邻近的行不被刷新时数据也被保持的访问计数。
11.根据权利要求10所述的刷新控制电路，其中，所述阈值基于限制访问计数和计数器的数量而被确定，并且增大以补偿所述M个计数器的值。
12.一种存储器系统，包括：
存储器装置，包括存储器单元的多个行；以及
控制器，控制存储器装置，
其中，控制器将存储器单元的所述多个行中的访问的行输入到计数布隆过滤器，基于存储在计数布隆过滤器中的计数值将访问的行中的正被频繁访问的行确定为候选行，并且控制存储器装置对与候选行的确定的目标行邻近的行执行目标刷新操作。
13.根据权利要求12所述的存储器系统，其中，计数布隆过滤器对输入到计数布隆过滤器的行执行访问计数，其中，计数布隆过滤器包括多个计数器，通过将访问的行的地址输入到多个散列函数中来执行散列操作，确定由散列操作的结果值指示的对应计数器，并且更新所述对应计数器的计数值。
14.根据权利要求13所述的存储器系统，其中，控制器将访问的行中的所述对应计数器的计数值的最小值大于阈值的那些行确定为候选行。
15.根据权利要求13所述的存储器系统，其中，在执行目标刷新操作之后，控制器通过将目标行输入到计数布隆过滤器并且减小确定的目标行的所述对应计数器的计数值来确定目标行的所述对应计数器。
16.根据权利要求12至15中的任何一项所述的存储器系统，其中，存储器装置是动态随机存取存储器装置，并且存储器装置和控制器被包括在一个存储器芯片中。
17.根据权利要求12至15中的任何一项所述的存储器系统，其中，存储器装置是动态随机存取存储器装置，并且控制器是包括在控制存储器装置的主机系统的主处理器中的存储器控制器。
18.一种存储器单元的多个行的刷新控制方法，所述刷新控制方法包括：
在计数时段中，通过将存储器单元的所述多个行中的第一行的地址输入到多个散列控制逻辑中来获得第一散列操作的多个结果值，并且更新分别由第一散列操作的多个结果值指示的多个计数器中的对应计数器的计数值；
在计数时段之后的候选选择时段中，通过将存储器单元的所述多个行中的第二行的地址输入到所述多个散列控制逻辑中来获得第二散列操作的多个结果值，并且基于分别由第二散列操作的多个结果值指示的所述多个计数器中的对应计数器的计数值，将第二行确定为用于目标刷新操作的候选行；以及
执行针对与在候选选择时段中确定的候选行的至少一个目标行邻近的行的目标刷新操作。
19.根据权利要求18所述的刷新控制方法，其中，计数时段和候选选择时段被包括在关于时间邻近的目标刷新操作之间的参考时间段中，并且参考时间段的长度被随机确定。
20.根据权利要求18或19所述的刷新控制方法，还包括：周期性地改变应用于所述多个散列控制逻辑的散列函数。
CN202211403824.4A 2021-11-10 2022-11-10 存储器系统、刷新控制电路和刷新控制方法 Pending CN116110452A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210154143 2021-11-10
KR10-2021-0154143 2021-11-10
KR1020220016768A KR20230068242A (ko) 2021-11-10 2022-02-09 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법
KR10-2022-0016768 2022-02-09

Publications (1)

Publication Number Publication Date
CN116110452A true CN116110452A (zh) 2023-05-12

Family

ID=86228735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211403824.4A Pending CN116110452A (zh) 2021-11-10 2022-11-10 存储器系统、刷新控制电路和刷新控制方法

Country Status (2)

Country Link
US (1) US20230147402A1 (zh)
CN (1) CN116110452A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) * 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20220121596A (ko) * 2021-02-25 2022-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템
KR20230056339A (ko) * 2021-10-20 2023-04-27 에스케이하이닉스 주식회사 스마트 리프레쉬 동작을 수행하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20230147402A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US11990172B2 (en) Refresh command control for host assist of row hammer mitigation
CN110827883B (zh) 存储器件、存储系统以及用于刷新存储器件的方法
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102399475B1 (ko) 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR20170024307A (ko) 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102577160B1 (ko) 메모리 시스템
CN116364142A (zh) 用于行锤击计数器垫的设备和方法
CN111090387B (zh) 存储模块、操作其的方法以及操作控制其的主机的方法
US11961550B2 (en) Memory device, memory system having the same and operating method thereof
US11727965B2 (en) Nonvolatile memory device, operating method of nonvolatile memory device, and electronic device including nonvolatile memory device
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
KR20230068242A (ko) 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법
KR20180072314A (ko) 반도체장치
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US11848043B2 (en) Memory device and memory system
US20230143468A1 (en) Memory device, a memory system having the same and an operating method thereof
US20240144990A1 (en) Memory device, memory system including the same and method of operating the same
US20240071479A1 (en) Sram including reference voltage generator and read method thereof
US20230236732A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication