CN116095986A - 一种电路板的加工方法及电路板 - Google Patents

Abstract

本申请公开了一种电路板的加工方法及电路板，其中，该电路板的加工方法包括：提供至少两个铜箔，对每一铜箔进行图案化；对图案化的至少两个铜箔进行层压，并在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板；在芯板上形成通孔；在芯板及通孔的孔壁上形成第一导电金属层；在第一导电金属层上贴设一干膜；其中，干膜正对通孔及第一导电金属层上待形成焊盘的位置区域的部分结构被去除；正对干膜的去除部分在第一导电金属层上形成第二导电金属层；去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层。通过上述方式，本申请能够有效减少整板镀铜和减铜对电镀层面铜均匀性的影响，进而实现对电镀层线路的高精度控制。

Description

一种电路板的加工方法及电路板

技术领域

本申请涉及电路板的技术领域，尤其是涉及一种电路板的加工方法及电路板。

背景技术

印制电路板作为重要的电子连接件，几乎用于所有的电子产品上，被认为是“电子系统产品之母”。随着5G通信的广泛应用，数据传输容量和质量要求越来越高，针对多层印制电路板的电镀层阻抗控制和损耗控制也越来越严格。其中，常规多层印制电路板的制做通常包括：多层板压合，多层板钻通孔，孔金属化，多层板外层线路制作等工艺流程。

然而，在常规多层板制作过程中，为了使孔壁金属化，通常需要电镀孔铜和面铜，并通过加成法增加电镀层的面铜铜厚，然后再通过减成法把电镀层铜厚降低至目标铜厚，最后再进行图形制作。由于加成法和减成法在控制面铜的过程中，必然会导致面铜均匀性的差异，特别是加成法电镀，面铜极差通常可以达到8-10微米。

而当电镀层面铜极差过大时，将进一步影响到电镀层线路制作的精度，特别是对于有高速阻抗和信号传输要求的产品，电镀面铜均匀性是最为关键的影响因素，将导致高速传输线路阻抗控制和信号传输损耗控制难以达到客户的产品需求。

发明内容

本申请提供了一种电路板的加工方法及电路板，以解决现有技术的电路板的加工方法将导致电镀层面铜极差过大，影响电镀层线路制作的精度，以致高速传输线路阻抗控制和信号传输损耗控制难以达到客户的产品需求的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种电路板的加工方法，其中，该电路板的加工方法包括：提供至少两个铜箔，对每一铜箔进行图案化；对图案化的至少两个铜箔进行层压，并在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板；在芯板上形成通孔；在芯板及通孔的孔壁上形成第一导电金属层；在第一导电金属层上贴设一干膜；其中，干膜正对通孔及第一导电金属层上待形成焊盘的位置区域的部分结构被去除；正对干膜的去除部分在第一导电金属层上形成第二导电金属层；去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层。

其中，提供至少两个铜箔，对每一铜箔进行图案化的步骤包括：提供至少两个铜箔和至少两个支撑基板，将每一铜箔对应贴设于其中一个支撑基板上，以对每一铜箔进行图案化；对图案化的至少两个铜箔进行层压，并在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板的步骤包括：对图案化的至少两个铜箔及相应的支撑基板进行层压，并去除支撑基板，在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板。

其中，对图案化的至少两个铜箔及相应的支撑基板进行层压，并去除支撑基板，在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板的步骤包括：对图案化的至少两个铜箔及相应的支撑基板进行层压；对支撑基板进行加热去除，并在每相邻两个图案化的铜箔之间及图案化每一铜箔形成的空隙处填充绝缘材料，以形成绝缘层，从而得到芯板。

其中，在芯板及通孔的孔壁上形成第一导电金属层的步骤包括：在芯板及通孔的孔壁上形成厚度为1-2微米的第一导电金属层。

其中，正对干膜的去除部分在第一导电金属层上形成第二导电金属层的步骤包括：正对干膜的去除部分在第一导电金属层上形成第二导电金属层，并使第二导电金属层的厚度大于设定铜厚2-3微米。

其中，去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层的步骤包括：去除干膜，以对第一导电金属层和第二导电金属层进行蚀刻，并正对干膜的覆盖区域去除第一导电金属层，以形成设定线路层。

其中，去除干膜，以对第一导电金属层和第二导电金属层进行蚀刻，并正对干膜的覆盖区域去除第一导电金属层，以形成设定线路层的步骤包括：去除干膜，以对第一导电金属层和第二导电金属层进行蚀刻，并保证蚀刻厚度为3-4微米，从而正对干膜的覆盖区域去除第一导电金属层，形成设定线路层。

其中，在芯板及通孔的孔壁上形成第一导电金属层的步骤包括：对芯板依次进行沉铜、电镀处理，以在芯板及通孔的孔壁上形成第一导电金属层。

其中，去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层的步骤之后，还包括：在形成有设定线路层后的芯板上形成阻焊层。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电路板，其中，该电路板是通过如上任一项的电路板的加工方法得到。

本申请的有益效果是：区别于现有技术的情况，本申请中的电路板的加工方法通过对每一铜箔进行图案化，并直接对图案化的至少两个铜箔进行层压，以形成相应的绝缘层后，得到内、外层线路均已制做完成的芯板，以能够在钻孔并孔金属化形成第一导电层，并通过贴干膜的方式对应在无需形成外层线路的位置处形成第二导电金属层，以在去除干膜后，能够通过图案化第一导电金属层和第二导电金属层，再次将芯板的外层线路层刻画出来，从而能够有效避免通过加成法和减成法来完成芯板外层的图形制做，因此也便能够有效减少整板镀铜和减铜对电镀层面铜均匀性的影响，进而实现对电镀层线路的高精度控制，也便使得对高速传输线路的阻抗控制和信号传输的损耗控制能够达到客户的产品需求。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1a是本申请电路板的加工方法第一实施例的流程示意图；

图1b-图1h是图1a中S11-S17对应的一实施方式的结构示意图；

图2是本申请电路板的加工方法第二实施例的流程示意图；

图3是图2中S22一实施例的流程示意图。

具体实施方式

为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参阅图1a，图1a是本申请电路板的加工方法第一实施例的流程示意图。本实施例包括如下步骤：

S11：提供至少两个铜箔，对每一铜箔进行图案化。

可理解的是，在电路板的线路制做中，通常是对铜箔1011或覆铜板进行蚀刻，以能够对应形成设计线路图层。

具体地，如图1b所示，将对应提供的至少两个铜箔1011分别贴设于一载台上，或一特殊支撑基板上，以能够分别对每一铜箔1011进行图案化，并在进行层压之前率先完成最终成品电路板中每一层铜箔1011或覆铜板对应的设定线路层的制做。

为方便说明，以该铜箔1011的数量具体为4个为例，进行说明，而在其他实施例中，该铜箔1011的数量还可以为2个、3个或5个等任一合理的数量，本申请对此不做限定。

S12：对图案化的至少两个铜箔进行层压，并在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板。

进一步地，如图1b和图1c所示，对图案化制做完成的至少两个铜箔1011进行层压，比如，在每相邻两个图案化的铜箔1011之间夹设一绝缘材料层，如绝缘树脂或半固化片后，进行加热压合，以使每相邻两个图案化的铜箔1011之间对应形成绝缘层1012，并使该绝缘层1012溶融、填充至每一铜箔1011在图案化制做时形成的空隙中，而得到相应的多层芯板101。

S13：在芯板上形成通孔。

具体地，如图1d所示，对层压得到的芯板101进行钻孔，比如，通过激光钻孔或机械钻孔等任一合理的方式在芯板101上形成通孔102。

S14：在芯板及通孔的孔壁上形成第一导电金属层。

进一步地，如图1e所示，通过沉铜、电镀等任意合理的工艺方式在芯板101的相对两侧面上及通孔102的孔壁上对应制做得到电镀层，也即第一导电金属层103。

S15：在第一导电金属层上贴设一干膜。

又进一步地，如图1f所示，在制做形成的第一导电金属层103上贴设一干膜104。其中，该干膜104具体可理解为一抗电镀干膜104，以能够避免被干膜104覆盖的部分第一导电金属层103在芯板101进行整板电镀时，与未被干膜104覆盖的另一部分第一导电金属层103同步形成有相应的电镀层。

具体地，该干膜104正对通孔102及第一导电金属层103上待形成焊盘的位置区域的部分结构被去除，也即第一导电金属层103上预先形成有线路图层的区域被该干膜104覆盖，而第一导电金属层103上对应于通孔102及后续旨在制做焊盘的位置区域未被覆盖，而被显露出。

S16：正对干膜的去除部分在第一导电金属层上形成第二导电金属层。

具体地，如图1g所示，对相应形成有第一导电金属层103的芯板101再次进行电镀，以能够正对干膜104的去除部分在第一导电金属层103上形成第二导电金属层105，也即被干膜104覆盖的部分不受本次电镀影响，而仅在芯板101通孔102的孔壁及旨在制做焊盘的位置处所对应的第一导电金属层103上形成第二导电金属层105。

S17：去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层。

进一步地，如图1h所示，去除干膜104，也即撕掉贴设在芯板101外侧的干膜104，以对重新暴露出的部分第一导电金属层103和第二导电金属层105进行图案化，比如，对第一导电金属层103和第二导电金属层105进行微蚀，并保证本次微蚀量为第一导电金属层103的厚度，以对应去除形成在芯板101相对两侧面的部分第一导电金属层103，且保留芯板101通孔102的孔壁上以及旨在形成焊盘位置处的另一部分第一导电金属层103，也即其上对应形成有第二导电金属层105的另一部分第一导电金属层103被保留，而再次显露芯板101中最外侧铜箔1011预先制做完成的线路图层，也即设定线路层。

在另一实施例中，在去除干膜104后，对第一导电金属层103和第二导电金属层105进行的整板微蚀所对应的微蚀量还可以大于第一导电金属层103的厚度但小于第一导电金属层103与芯板101最外侧铜箔1011的厚度之和，以能够再次显露芯板101中最外侧铜箔1011预先制做完成的线路图层，并进一步从最外侧蚀刻掉芯板101的一部分而得到设定线路层。且该设定线路层的厚度不小于或稍小于常规工艺中电路板最靠近外侧的电镀层的厚度，而具体可以是能够满足基本的电路逻辑功能中的任一合理的厚度中的一种，以不致于影响最终成品的功能使用，本申请对此不做限定。

可理解的是，通过整板微蚀第一导电金属层103和第二导电金属层105得到芯板101外层线路的方式，显然能够有效避免常规电路板加工中，还需通过加成法和减成法使相应的电镀层铜厚降低至目标铜厚来满足图形制做需求的工艺流程，也便有效避免了加成法和减成法在控制面铜的过程中，必然会导致的面铜均匀性差异的问题，且相应实现成本也得以降低。

需说明的是，该加成法具体指的是在绝缘基材表面上，有选择性地沉积导电金属而形成导电图形的方法。而减成法通常指的是，蚀刻法：采用化学腐蚀方法减去不需要的铜箔1011；或，雕刻法：用机械加工方法除去不需要的铜箔1011。

且由于芯板101上旨在进行焊盘制做的位置区域对应形成有第一导电金属层103和第二导电金属层105，在形成设定线路层的整板蚀刻中，仍会在这一位置区域凸出形成一导电部106，从而能够作为最终成品电路板的焊盘，而无需另外再进行焊盘制做，也便有效简化了电路板整个的制做工艺流程，并降低了加工成本。

进一步地，在一实施例中，上述S14具体还可以包括：在芯板101及通孔102的孔壁上形成厚度为1-2微米的第一导电金属层103。

可理解的是，基于后续进一步在第一导电金属层103上形成第二导电金属层105，并蚀刻去除部分第一导电金属层103的整体考量，在最初于芯板101及通孔102的孔壁上形成第一导电金属层103时，即可通过相应的工艺控制使本次形成的第一导电金属层103的厚度为1-2微米。

进一步地，在一实施例中，上述S16具体还可以包括：正对干膜104的去除部分在第一导电金属层103上形成第二导电金属层105，并使第二导电金属层105的厚度大于设定铜厚2-3微米。

可理解的是，为给后续蚀刻得到设定线路层留有余量，在形成第二导电金属层105的过程中，在使第二导电金属层105的厚度达到设定铜厚后，还需在设定铜厚的基础上增加2-3微米的铜厚补偿值。

其中，该设定铜厚具体可理解为常规电路板工艺中电路板最靠近外侧的电镀层的目标厚度。

进一步地，在一实施例中，上述S17具体还可以包括：去除干膜104，以对第一导电金属层103和第二导电金属层105进行蚀刻，并正对干膜104的覆盖区域去除第一导电金属层103，以形成设定线路层。

具体地，在去除干膜104后，可通过对第一导电金属层103和第二导电金属层105进行蚀刻，并保证本次蚀刻量等于第一导电金属层103的厚度，以能够正对干膜104的覆盖区域去除第一导电金属层103，而再次显露芯板101中最外侧铜箔1011预先制做完成的线路图层，也即设定线路层。

进一步地，在一实施例中，上述S17具体还可以包括：去除干膜104，以对第一导电金属层103和第二导电金属层105进行蚀刻，并保证蚀刻厚度为3-4微米，从而正对干膜104的覆盖区域去除第一导电金属层103，形成设定线路层。

可理解的是，在本实施例中，第一导电金属层103的厚度具体可以为1-2微米，以在去除干膜104后，对第一导电金属层103和第二导电金属层105进行的蚀刻所对应的蚀刻厚度为3-4微米时，能够去除正对干膜104的覆盖区域的部分第一导电金属层103，并进一步从最外侧蚀刻掉芯板101的一部分，而保留最外侧铜箔1011的部分厚度，以得到设定线路层。

进一步地，在一实施例中，上述S14具体还可以包括：对芯板101依次进行沉铜、电镀处理，以在芯板101及通孔102的孔壁上形成第一导电金属层103。

可理解的是，在芯板101及通孔102的孔壁上形成的第一导电金属层103具体可以是通过沉铜、电镀处理等任意合理的工艺流程得到。

进一步地，在一实施例中，上述S17之后，具体还可以包括：在形成有设定线路层后的芯板101上形成阻焊层。

可理解的是，在制做得到芯板101最外侧的设定线路层后，为对最外侧的设定线路层进行防护，还需进一步在芯板101的最外侧形成一阻焊层，以对设定线路层进行覆盖，但同时还需显露出凸出于设定线路层的导电部106，以作为芯板101的外侧焊盘。

进一步地，在一实施例中，上述S17之后，具体还可以包括：在通孔102中填充树脂，以塞满整个通孔102。

上述方案，通过对每一铜箔1011进行图案化，并直接对图案化的至少两个铜箔1011进行层压，以形成相应的绝缘层1012后，得到内、外层线路均已制做完成的芯板101，以能够在钻孔并孔金属化形成第一导电层，并通过贴干膜104的方式对应在无需形成外层线路的位置处形成第二导电金属层105，以在去除干膜104后，能够通过图案化第一导电金属层103和第二导电金属层105，再次将芯板101的外层线路层刻画出来，从而能够有效避免通过加成法和减成法来完成芯板101外层的图形制做，因此也便能够有效减少整板镀铜和减铜对电镀层面铜均匀性的影响，进而实现对电镀层线路的高精度控制，也便使得对高速传输线路的阻抗控制和信号传输的损耗控制能够达到客户的产品需求。

请参阅图2，图2是本申请电路板的加工方法第二实施例的流程示意图。本实施例的电路板的加工方法是图1a中的电路板的加工方法的一细化实施例的流程示意图，本实施例包括如下步骤：

S21：提供至少两个铜箔和至少两个支撑基板，将每一铜箔对应贴设于其中一个支撑基板上，以对每一铜箔进行图案化。

具体地，提供相同数量的至少两个铜箔和至少两个支撑基板，以将每一铜箔对应贴设于其中的一个支撑基板上，并对每一铜箔进行图案化，从而在层压之前率先完成最终成品电路板中每一层铜箔或覆铜板所对应的设定线路层的制做。

其中，该铜箔的厚度具体为成品电路板中每一常规线路层的厚度。

S22：对图案化的至少两个铜箔及相应的支撑基板进行层压，并去除支撑基板，在每相邻两个图案化的铜箔之间形成绝缘层，以得到芯板。

进一步地，对图案化的至少两个铜箔及相应的支撑基板进行叠层设置，并保证每相邻两个图案化的铜箔之间对应为一个支撑基板，以进行加热压合。

其中，该支撑基板具体是由一加强材料制成，且铜箔与该加强材料相结合的粘附剂在常温下为固体，而在经过高温加热后，铜箔与该加强材料结合力将降低，从而使铜箔与支撑基板相互分离，且无残留物存在于铜箔表面。

则可理解的是，在对图案化的至少两个铜箔进行加热层压时，支撑基板将逐渐脱落，从而能够对应将呈熔融状态的绝缘材料，比如，绝缘树脂等任一合理的绝缘材料填充至每相邻两个图案化的铜箔之间而对应形成一绝缘层，以得到芯板。

S23：在芯板上形成通孔。

S24：在芯板及通孔的孔壁上形成第一导电金属层。

S25：在第一导电金属层上贴设一干膜。

S26：正对干膜的去除部分在第一导电金属层上形成第二导电金属层。

S27：去除干膜，以图案化第一导电金属层和第二导电金属层形成设定线路层。

其中，S23、S24、S25、S26以及S27与图1a中的S13、S14、S15、S16以及S17相同，具体请参阅S13、S14、S15、S16以及S17及其相关的文字描述，在此不再赘述。

请参阅图3，图3是图2中S22一实施例的流程示意图。在一实施例中，本申请的电路板的加工方法第二实施例除了包括上述S21-S27之外，还进一步包括一些更为具体的步骤。具体地，上述S22具体还可以包括如下步骤：

S221：对图案化的至少两个铜箔及相应的支撑基板进行层压。

具体地，对图案化的至少两个铜箔及相应的支撑基板进行叠层设置，并保证每相邻两个图案化的铜箔之间对应为一个支撑基板，以进行加热压合。

S222：对支撑基板进行加热去除，并在每相邻两个图案化的铜箔之间及图案化每一铜箔形成的空隙处填充绝缘材料，以形成绝缘层，从而得到芯板。

进一步地，对支撑基板进行加热去除，并同步将呈熔融状态的绝缘材料，比如，绝缘树脂等任一合理的绝缘材料填充至每相邻两个图案化的铜箔之间及图案化每一铜箔形成的空隙处，而对应形成一绝缘层，以得到芯板。

基于总的发明构思，本申请还提供了一种电路板，其中，该电路板是通过如上任一项所述的电路板的加工方法得到。

区别于现有技术的情况，本申请中的电路板的加工方法通过对每一铜箔进行图案化，并直接对图案化的至少两个铜箔进行层压，以形成相应的绝缘层后，得到内、外层线路均已制做完成的芯板，以能够在钻孔并孔金属化形成第一导电层，并通过贴干膜的方式对应在无需形成外层线路的位置处形成第二导电金属层，以在去除干膜后，能够通过图案化第一导电金属层和第二导电金属层，再次将芯板的外层线路层刻画出来，从而能够有效避免通过加成法和减成法来完成芯板外层的图形制做，因此也便能够有效减少整板镀铜和减铜对电镀层面铜均匀性的影响，进而实现对电镀层线路的高精度控制，也便使得对高速传输线路的阻抗控制和信号传输的损耗控制能够达到客户的产品需求。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板的加工方法，其特征在于，所述电路板的加工方法包括：

提供至少两个铜箔，对每一所述铜箔进行图案化；

对图案化的至少两个所述铜箔进行层压，并在每相邻两个图案化的所述铜箔之间形成绝缘层，以得到芯板；

在所述芯板上形成通孔；

在所述芯板及所述通孔的孔壁上形成第一导电金属层；

在所述第一导电金属层上贴设一干膜；其中，所述干膜正对所述通孔及所述第一导电金属层上待形成焊盘的位置区域的部分结构被去除；

正对所述干膜的去除部分在所述第一导电金属层上形成第二导电金属层；

去除所述干膜，以图案化所述第一导电金属层和所述第二导电金属层形成设定线路层。

2.根据权利要求1所述的电路板的加工方法，其特征在于，所述提供至少两个铜箔，对每一所述铜箔进行图案化的步骤包括：

提供至少两个铜箔和至少两个支撑基板，将每一所述铜箔对应贴设于其中一个所述支撑基板上，以对每一所述铜箔进行图案化；

所述对图案化的至少两个所述铜箔进行层压，并在每相邻两个图案化的所述铜箔之间形成绝缘层，以得到芯板的步骤包括：

对图案化的至少两个所述铜箔及相应的所述支撑基板进行层压，并去除所述支撑基板，在每相邻两个图案化的所述铜箔之间形成所述绝缘层，以得到所述芯板。

3.根据权利要求2所述的电路板的加工方法，其特征在于，所述对图案化的至少两个所述铜箔及相应的所述支撑基板进行层压，并去除所述支撑基板，在每相邻两个图案化的所述铜箔之间形成所述绝缘层，以得到所述芯板的步骤包括：

对图案化的至少两个所述铜箔及相应的所述支撑基板进行层压；

对所述支撑基板进行加热去除，并在每相邻两个图案化的所述铜箔之间及图案化每一所述铜箔形成的空隙处填充绝缘材料，以形成所述绝缘层，从而得到所述芯板。

4.根据权利要求1所述的电路板的加工方法，其特征在于，所述在所述芯板及所述通孔的孔壁上形成第一导电金属层的步骤包括：

在所述芯板及所述通孔的孔壁上形成厚度为1-2微米的所述第一导电金属层。

5.根据权利要求4所述的电路板的加工方法，其特征在于，所述正对所述干膜的去除部分在所述第一导电金属层上形成第二导电金属层的步骤包括：

正对所述干膜的去除部分在所述第一导电金属层上形成所述第二导电金属层，并使所述第二导电金属层的厚度大于设定铜厚2-3微米。

6.根据权利要求5所述的电路板的加工方法，其特征在于，所述去除所述干膜，以图案化所述第一导电金属层和所述第二导电金属层形成设定线路层的步骤包括：

去除所述干膜，以对所述第一导电金属层和所述第二导电金属层进行蚀刻，并正对所述干膜的覆盖区域去除所述第一导电金属层，以形成所述设定线路层。

7.根据权利要求6所述的电路板的加工方法，其特征在于，所述去除所述干膜，以对所述第一导电金属层和所述第二导电金属层进行蚀刻，并正对所述干膜的覆盖区域去除所述第一导电金属层，以形成所述设定线路层的步骤包括：

去除所述干膜，以对所述第一导电金属层和所述第二导电金属层进行蚀刻，并保证蚀刻厚度为3-4微米，从而正对所述干膜的覆盖区域去除所述第一导电金属层，形成所述设定线路层。

8.根据权利要求1所述的电路板的加工方法，其特征在于，所述在所述芯板及所述通孔的孔壁上形成第一导电金属层的步骤包括：

对所述芯板依次进行沉铜、电镀处理，以在所述芯板及所述通孔的孔壁上形成所述第一导电金属层。

9.根据权利要求1所述的电路板的加工方法，其特征在于，所述去除所述干膜，以图案化所述第一导电金属层和所述第二导电金属层形成设定线路层的步骤之后，还包括：

在形成有所述设定线路层后的所述芯板上形成阻焊层。

10.一种电路板，其特征在于，所述电路板是通过如权利要求1-9中任一项所述的电路板的加工方法得到。

Images